CN1655056A - 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法 - Google Patents

光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法 Download PDF

Info

Publication number
CN1655056A
CN1655056A CNA2005100640314A CN200510064031A CN1655056A CN 1655056 A CN1655056 A CN 1655056A CN A2005100640314 A CNA2005100640314 A CN A2005100640314A CN 200510064031 A CN200510064031 A CN 200510064031A CN 1655056 A CN1655056 A CN 1655056A
Authority
CN
China
Prior art keywords
slit
semiconductor layer
optical mask
length
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100640314A
Other languages
English (en)
Other versions
CN1655056B (zh
Inventor
郑义振
姜明求
李在馥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040000547A external-priority patent/KR101152115B1/ko
Priority claimed from KR1020040003216A external-priority patent/KR101348759B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1655056A publication Critical patent/CN1655056A/zh
Application granted granted Critical
Publication of CN1655056B publication Critical patent/CN1655056B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种用于使非晶硅结晶的光学掩模，其包括第一狭缝区域，所述第一狭缝区域包括规则排布以用于限定激光束入射区域的多个狭缝，其中在结晶工艺中第一狭缝区域的狭缝形成为与光学掩模的移动方向倾斜成预定角度，并且其中第一狭缝区域的狭缝包括具有第一长度的第一狭缝和具有第二长度的第二狭缝，所述第二长度大于所述第一长度。

Description

光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法
技术领域
本发明涉及一种使非晶硅结晶为多晶硅的光学掩模(optic mask)和利用该光学掩模制造薄膜晶体管阵列面板的方法。
背景技术
通常，根据晶体状态，将硅分为非晶硅和晶体硅。因为非晶硅膜可以在低温下制造，因此非晶硅广泛地用于具有熔点低的玻璃的显示器中。
然而，非晶硅膜具有低的载流子迁移率。它可能不适合应用于显示面板的高质量驱动电路。反之，由于多晶硅具有显著的电场效应迁移率，高频操作以及低的泄漏电流，所以高质量驱动电路要求多晶硅。
准分子激光退火(ELA)和燃烧室(chamber)退火为制造多晶硅的一般方法。最近，提出了连续横向固化(SLS)工艺。SLS技术利用了硅晶粒横向生长到液体区域和固体区域的边界的现象。
发明内容
本发明提供了一种提高薄膜晶体管特性均匀度的用于使硅结晶的光学掩模，以及利用该光学掩模制造薄膜晶体管阵列面板的方法。
根据本发明的一个方面，用于使非晶硅结晶的光学掩模包括第一狭缝区域，其包括用于限定激光束入射区域的规则排布的多个狭缝，其中在结晶工艺中，第一狭缝区域的狭缝与光学掩模的移动方向倾斜成预定角度，并且其中第一狭缝区域的狭缝包括具有第一长度的第一狭缝和具有大于第一长度的第二长度的第二狭缝。
这里，优选第二长度长于第一长度的量为光学掩模的未对准余量。
光学掩模可以进一步包括第二狭缝区域，其包括用于限定激光束入射区域规则排布的多个狭缝，其中第一狭缝区域的狭缝排布成偏离第二狭缝区域的狭缝。
根据本发明的另一方面，一种制造薄膜晶体管的方法包括：在绝缘衬底上形成非晶硅层；将激光束通过包括第一长度的第一狭缝和第二长度的第二狭缝的光学掩模辐射到非晶硅层上并平移激光束和光学掩模，来形成多晶硅层；通过构图多晶硅层来形成半导体层；在半导体层上方形成栅极绝缘层；在栅极绝缘层上形成栅极线从而与半导体层部分地重叠；通过在半导体层的预定区域上掺杂高浓度的导电杂质而形成源极区域和漏极区域；在栅极线和半导体层上方形成第一层间绝缘层；形成包括连接到源极区域的源电极的数据线并形成连接到漏极区域的漏电极；在数据线和漏电极上形成第二层间绝缘层；以及在第二层间绝缘层上形成象素电极从而与漏电极连接。
根据本发明的另一方面，一种制造薄膜晶体管的方法包括下述步骤：在绝缘衬底上形成非晶硅层；通过包括第一长度的第一狭缝和第二长度的第二狭缝的光学掩模将激光束辐射到非晶硅层上并平移激光束和光学掩模来形成多晶硅层；通过构图多晶硅层形成半导体层；在半导体层上方形成栅极绝缘层；形成数据金属片(metal piece)和具有与半导体层重叠的部分的栅极线；通过在半导体层的预定区域上掺杂高浓度的导电杂质而形成源极区域和漏极区域；在半导体层上方形成层间绝缘层；以及形成连接到源极区域和数据金属片的数据连接部分和与漏极区域连接的象素电极。
这里，所述制造方法可以进一步包括通过掺杂与源极区域和漏极区域相比具有较低浓度的导电杂质，在半导体层中形成LDD区域。
所述制造方法可以进一步包括在绝缘衬底和半导体层之间形成阻挡层。
同时，狭缝形成为与光学掩模的移动方向以预定角度倾斜。
光学掩模包括分别包括第一狭缝和第二狭缝的第一狭缝区域和第二狭缝区域，其中第一狭缝区域的狭缝和第二狭缝区域的狭缝排布成彼此偏离。
本发明提供了用于使非晶硅结晶的光学掩模，其包括作为激光束的透光区域且具有弯曲边界线的狭缝。
这里，狭缝可以为弧形。
本发明提供了一种制造薄膜晶体管的方法，包括：在绝缘衬底上形成非晶硅层；通过使非晶硅层结晶形成多晶硅层；通过构图多晶硅层形成半导体层；在半导体层上形成栅极绝缘层；在栅极绝缘层上形成栅电极从而与半导体层部分地重叠；在栅电极的两侧形成源极区域和漏极区域从而在其间限定沟道区域；在栅电极上形成第一层间绝缘层；形成分别连接到源极区域和漏极区域的源电极和漏电极；在漏电极上形成第二层间绝缘层；以及在第二层间绝缘层上形成象素电极从而与漏电极连接，其中形成多晶硅层的步骤通过SLS进行，并且通过SLS形成的晶粒群(grain group)具有偏离沟道区域边界的边界。
这里，SLS可以利用具有狭缝的光学掩模进行，所述狭缝为激光束的透光区域且具有弯曲的边界线。狭缝可以具有弧形的形状。掩模可以具有两个区域，其具有以行排布的多个狭缝，并且所述两个区域的狭缝排布成彼此偏离。该方法可以进一步包括形成设置在沟道区域与源极区域和漏极区域之间的LDD的步骤。
附图说明
图1为根据本发明一实施例的TFT阵列面板的平面图；
图2为沿图1的线II-II’得到的截面图；
图3A、图6A、图8A和图9A为示出了制造根据本发明一实施例的TFT阵列面板的中间步骤的平面图；
图3B为沿图3A的线IIIB-IIIB’得到的截面图；
图4和图5为示出了利用根据本发明的光学掩模图案的结晶工艺的视图；
图6B为沿图6A的线VIB-VIB’得到的截面图；
图7为示出了图6B的随后步骤的截面图；
图8B为沿图8A的线VIIIB-VIIIB’得到的截面图；
图9B为沿图9A的线IXB-IXB’得到的截面图；
图10为根据本发明另一实施例的TFT阵列面板的平面图；
图11为沿图10的线XI-XI’-XI”得到的截面图；
图12A、图13A和图15A为示出了制造根据本发明另一实施例的TFT阵列面板的中间步骤的平面图；
图12B为沿图12A的线XIIB-XIIB’-XIIB”得到的截面图；
图13B为沿图13A的线XIIIB-XIIIB’-XIIIB”得到的截面图；
图14为示出了图13B的随后步骤的截面图；
图15B为沿图15A的线XVB-XVB’-XVB”得到的截面图；
图16说明了利用具有狭缝的掩模和通过该狭缝照射激光的结晶工艺；
图17为根据本发明实施例的掩模的平面图；
图18说明了根据本发明一实施例的连续横向固化的过程；
图19说明了通过根据本发明实施例的连续横向固化而结晶的多晶硅的晶粒；
图20为根据本发明一实施例的多晶硅薄膜晶体管阵列面板的截面图；
图21说明了在根据本发明一实施例的薄膜晶体管阵列面板的制造过程的步骤中晶粒群的结构；
图22A到22E为说明根据本发明一实施例的多晶硅薄膜晶体管阵列面板的制造过程的截面图。
具体实施方式
现在将参考示出了本发明优选实施例的附图描述本发明的优选实施例。然而，本发明可以以不同的形式实现并且不应解释为仅限于在此所述的实施例。并且，提供这些实施例是为了使本公开彻底而全面，并将本发明的范围充分告知本领域的技术人员。
在附图中，为了清楚，层、膜和区域的厚度被夸大。通篇用相同的附图标记表示相同的元件。应当理解，当元件如层、膜、区域或衬底被称作在另一元件“上”时，其可以直接位于另一元件上或者也可以存在插入元件。
以下，将参考附图描述根据本发明优选实施例的TFT阵列面板及其制造方法。
根据本发明优选实施例的用于结晶的光学掩模包括具有第一长度的第一狭缝和具有第二长度的第二狭缝。这将在TFT阵列面板的制造方法的描述中被描述。
实施例1
参考图1和图2，由氧化硅等制成的阻挡层111形成在透明绝缘衬底110上。半导体层150形成在阻挡层111上，并包括掺杂了杂质的源极区域153和漏极区域155以及由本征半导体构成并插入在源极区域153和漏极区域155之间的沟道区域154。半导体层150进一步包括形成在源极区域153和沟道区域154之间以及漏极区域155和沟道区域154之间的轻掺杂漏极(LDD)区域152。
LDD区域152防止泄漏电流以及“穿通”现象。源极区域153和漏极区域155掺杂有高浓度的导电杂质，而LDD区域152掺杂有低浓度的导电杂质。
导电杂质为P型或N型。硼(B)或镓(Ga)可以用作P型，磷(P)或砷(As)可以用作N型。
由氮化硅(SiNx)或二氧化硅(SiO2)制成的栅极绝缘层140形成在半导体层150上。沿横向方向延伸的栅极线121形成在栅极绝缘层140上。栅极线121的一部分延伸到半导体层150并与沟道区域154重叠以形成栅电极124。LDD区域152可以与栅电极124重叠。
而且，存储电极线131平行于栅极线121形成。存储电极线131和栅极线121由在同一层上的相同材料制成。存储电极线131的一部分与半导体层150重叠以形成存储电极133。与存储电极133重叠的半导体层150的部分成为存储电极区域157。栅极线121的一端可以形成为宽于栅极线121的其余部分从而与外部电路(未示出)连接。
第一层间绝缘层601形成在栅极绝缘层140、栅极线121和存储电极线131上。第一层间绝缘层601包括第一接触孔161和第二接触孔162，源极区域153和漏极区域155分别通过所述接触孔暴露。
数据线171形成在第一层间绝缘层601上。当一对平行的数据线171和一对平行的栅极线121相交时，象素区域被限定在其中。数据线171的一部分通过第一接触孔161与源极区域153连接以形成TFT的源电极173。数据线171的一端可以形成为宽于数据线171的其余部分从而与外部电路连接。
漏电极175形成在与数据线171相同的层上，并且距源电极173预定距离。漏电极175通过第二接触孔162与漏极区域155连接。
第二层间绝缘层602形成在第一层间绝缘层601、漏电极175和数据线171上。第二层间绝缘层602包括第三接触孔163，漏电极175通过该接触孔暴露。
象素电极190形成在第二层间绝缘层602上，并通过第三接触孔163与漏电极175连接。
以下，将参考图3A到9A以及上述的图1和图2描述上述TFT阵列面板的制造方法。
如图3A和图3B所示，阻挡层111形成在透明绝缘衬底110上。透明绝缘衬底110可以由玻璃、石英、蓝宝石等制成。阻挡层111通过淀积约1000厚的氧化硅(SiO2)或氮化硅(SiNx)形成。然后，清洁表面从而从阻挡层111去除杂质、如自然氧化层。
通过化学汽相淀积(CVD)等形成厚度在400到1200范围内的本征非晶硅层。
接下来，非晶硅层通过连续横向固化(SLS)工艺被结晶化以形成多晶硅层。多晶硅层通过利用光学掩模的光刻被构图以形成半导体层150。
结晶工艺的细节将参考图4和图5描述。
图4为示出了根据本发明实施例的光学掩模中狭缝排列的平面图，图5为示出了根据本发明实施例的光学掩模移动状态的平面图。
为了使非晶硅多晶化，如图4所示，具有规则图案的光学掩模设置在非晶硅层上。图4的光学掩模包括具有相同图案的两个区域A和B。每个区域包括以行排列且其间具有规则距离的多个狭缝。所述狭缝为激光束的通道。这里，区域A和B的狭缝排布成彼此偏离且与结晶工艺中光学掩模的移动方向倾斜成预定角度。
在多晶硅TFT中，TFT的特性依赖于晶粒尺寸和硅晶粒的边界位置。由于当硅边界平行于沟道方向时，硅晶粒的晶粒长度类似或稍稍小于TFT的沟道距离，因此一些TFT可以在沟道中包括一个硅晶粒边界(silicon grainboundary)，一些TFT可以在沟道中包括两个硅晶粒边界，一些TFT可以在沟道中不包括硅晶粒边界。在这种情况下，TFT特性在整个显示区域上会不均匀。如果硅晶粒的边界关于TFT沟道倾斜一定角度，则TFT的特性在整个显示区域上会均匀得多。
为了使硅晶粒边界从TFT沟道倾斜，当晶粒边界平行于显示器时，TFT沟道可以从显示器倾斜。另一解决办法为当TFT沟道平行于显示器时，使硅朝向倾斜于显示器的方向结晶。为了实现这一点，使衬底从光掩模(photomask)移动方向倾斜是一种办法，使光掩模图案倾斜于掩模移动方向是另一种办法。
优选的是，设置在每个区域A和B最上方部分的最上方狭缝S1长于设置在每个区域A和B其余部分的其他狭缝S2。最上方狭缝S1可以在每个区域A和B中设置成多于一个。还优选的是，狭缝从掩模移动方向倾斜越大，最上方狭缝S1越多。
通过排布在光学掩模中的狭缝S1和S2，激光束照射到非晶硅层上，使得受激光照射的非晶硅改变为液态，而未照射的非晶硅保持固态。因此，结晶从固体和液体的边界开始，晶粒垂直生长到固体和液体的边界。
接下来，如图5所示，当光学掩模水平移动时照射激光束从而使非晶硅层结晶。晶粒生长直到晶粒彼此接触。在完成水平平移和激光照射后，光掩模垂直平移，并且沿相反方向的另一水平平移和激光照射相继进行以使非晶硅层结晶。即，光学掩模以Z字形式移动以使非晶硅层结晶。光学掩模的移动和激光照射在整个非晶硅层上进行。
当设置在最上方部分的一个狭缝S1长于另一狭缝S2时，即使当移动光学掩模期间出现未对准时，位于照射的边界部分Q处的非晶硅也能完全结晶。
这里，优选的是，最上方狭缝S1长于其余狭缝S2的量为掩模的未对准余量。在该实施例中，最上方狭缝S1比其余狭缝S2长3μm到4μtm。同样优选地，最上方狭缝S1的数目可以为复数，这取决于狭缝S1和S2的倾斜角度。
如图6A和6B所示，绝缘材料如SiNx、SiO2等通过CVD工艺淀积在半导体层150上以形成栅极绝缘层140。随后，金属层以单层或多层的形式淀积在栅极绝缘层140上。金属层由银(Ag)、铜(Cu)、钛(Ti)、铝(Al)、钨(W)、钼(Mo)、及其合金中的至少一种制成。
在形成金属层后，光致抗蚀剂层淀积在金属层上，并利用光掩模被蚀刻以形成光致抗蚀剂图案。金属层通过湿法蚀刻或干法蚀刻进行蚀刻以形成栅极线121和存储电极线131。此时，金属层被过度蚀刻以便栅极线121和存储电极131的宽度小于光致抗蚀剂图案的宽度。
栅极线121和存储电极131具有锥形侧面(tapered lateral side)，以便栅极线121和存储线131能够与上覆层更紧地粘附。此外，如果存储电容在没有存储电极131时已足够，那么可省略存储电极131。
然后，利用光致抗蚀剂图案掩模使半导体层150被重掺杂导电杂质以形成源极区域153和漏极区域155。
随后，如图7所示，在去除光致抗蚀剂图案后，利用栅极线121和存储电极131作为掩模将半导体层150轻掺杂导电杂质，由此完成具有LDD区域152的半导体层150。这里，如果栅极线121不是由具有高热稳定性和高化学性质的材料如钛(Ti)构成，则可以在形成另一光致抗蚀剂图案后掺杂杂质以减小互连的损坏。
在上文中，LDD区域152利用光致抗蚀剂图案形成，但是如果提供具有不同蚀刻比率的金属层或将一对间隔物(spacer)形成在栅极线121的每个侧壁，则LDD区域152可以不需要光致抗蚀剂图案而形成。
此外，由于半导体层150、存储电极线131和存储电极133在宽度和长度上不同，因此部分半导体层150没有被存储电极线131和存储电极133覆盖。未覆盖的部分150A也具有杂质并邻近于存储电极区域157。未覆盖的部分150A与漏极区域155分隔。
接下来，如图8A和8B所示，第一层间绝缘层601形成在整个衬底110上，然后被蚀刻以形成第一接触孔161和第二接触孔162，在该处分别暴露了源极区域153和漏极区域15。
第一层间绝缘层601可以由具有显著的平面化特性和光敏性的有机材料、具有低介电常数的绝缘材料比如通过等离子体增强化学汽相淀积(PECVD)形成的a-Si:C:O和a-Si:O:F、或者无机材料如SiNx等制成。
接下来，由钨(W)、钛(Ti)、铝(Al)、或其合金构成的金属层以单层或多层的形式淀积在第一层间绝缘层601上。然后金属层通过光蚀刻(photo etching)工艺被构图以形成包括源电极173的数据线171，其中源电极173通过接触孔161与源极区域153连接，并且形成通过接触孔162与漏极区域155连接的漏电极175。数据线171和漏电极175具有锥形侧面，使得数据线171和漏电极175可以与上覆层更紧地粘附。
如图9A和9B所示，形成第二层间绝缘层602以覆盖数据线171和漏电极175。然后，第二层间绝缘层602通过光蚀刻工艺被构图以形成第三接触孔163，通过该接触孔暴露漏电极175。第二层间绝缘层602可以由与第一层间绝缘层601相同的材料构成。
接下来，如图1和图2所示，透明导电材料如氧化铟锌(IZO)、氧化铟锡(ITO)等淀积在第二层间绝缘层602上。然后构图透明导电层以形成象素电极190，其通过第三接触孔163与漏电极175连接。
在第二层间绝缘层602由低介电常数的绝缘材料制成的情况下，象素电极190可以与数据线171和栅极线121重叠，使得象素电极190的孔径比(aperture ratio)增加。
实施例2
如图10和11所示，数据连接部分171b和象素电极190可以由相同层上的相同材料制成，分别同时地形成用于将数据连接部分171b与半导体层150的源极区域153和漏极区域155连接的接触孔161和162。与第一实施例相比，根据本实施例，减少光掩模的数目是可能的。
细节在下文中描述。一些工艺和结构与第一实施例相同。因此这些描述被省去。数据金属片171a形成在与栅极线121相同的层上并垂直于栅极线121延伸，与栅极线121相隔预定距离。数据金属片171a设置在两条相邻的栅极线121之间，但不与它们连接。而且，最外面的数据金属片171a的一端可以被扩大以接收来自外部电路(未示出)的图像信号。
层间绝缘层160形成在栅极绝缘层140、栅极线121和存储电极线131上。
在层间绝缘层160上，形成数据连接部分171b、象素电极190和接触辅助物(contact assistant)82。数据连接部分171b垂直形成以与栅极线121和存储电极线131相交。
数据金属片171a通过形成在层间绝缘层160中的第三接触孔163与数据连接部分171b连接，数据连接部分171b通过第一接触孔161与源极区域153连接。即，彼此分隔的多个数据金属片171a通过数据连接部分171b彼此连接，其中数据连接部分171b通过栅极线121和存储电极线131的上方。
象素电极190通过形成在层间绝缘层160和栅极绝缘层140中的第二接触孔162与漏电极155连接。接触辅助物82通过形成在层间绝缘层160中的第四接触孔164与栅极线121(未示出)和数据金属片171a的一端相连接。
接触辅助物82用于补充数据线171a的端部和外部器件之间的附着力并保护它们。因此，可选择应用接触辅助物82或者将其省略，因为其不是必需的。
以下，将参考图12A到15B以及上述的图10和图11描述制造上述TFT阵列面板的方法。
如图12A和图12B所示，阻挡层111首先形成在透明绝缘衬底110上。透明绝缘衬底110可以由玻璃、石英、蓝宝石等制成。阻挡层111通过淀积厚度约1000的氧化硅(SiO2)或氮化硅(SiNx)形成。然后，清洁阻挡层111以从阻挡层111上去除杂质、如自然氧化层。
本征非晶硅层通过化学汽相淀积(CVD)或其他方法形成至400到1200范围内的厚度。
接下来，进行连续横向固化(SLS)工艺以使非晶硅层结晶。结晶方法与图4和图5所示的第一实施例的方法相同。
接下来，如图13A和图13B所示，多晶硅层通过利用光掩模的光蚀刻工艺被构图，由此形成由多晶硅制成的半导体层150。结果，半导体层150具有与第一实施例相同的图案。
绝缘材料如SiNx、SiO2等通过CVD工艺淀积在半导体层150上以形成栅极绝缘层140。之后，金属层以单层或多层的形式淀积在栅极绝缘层140上。金属层由选自银(Ag)、铜(Cu)、钛(Ti)、铝(Al)、钨(W)、钼(Mo)、和其合金所构成的组中的一种或多种材料制成。
在形成金属层后，光致抗蚀剂层淀积在金属层上，然后利用光掩模进行光蚀刻工艺以形成光致抗蚀剂图案。金属层通过湿法蚀刻或干法蚀刻被蚀刻以形成栅极线121、存储电极线131和数据金属片171a。这里，金属层被过度蚀刻以便栅极线121和存储电极131的宽度小于光致抗蚀剂图案的宽度。
栅极线121、数据金属片171a和存储电极131具有锥形侧面，以便栅极线121、数据金属片171a和存储电极131可以与上覆层更紧地粘附。此外，如果存储电容在没有存储电极131时已足够，那么可省略存储电极131。
然后，利用光致抗蚀剂图案掩模对半导体层150重掺杂导电杂质以形成源极区域153和漏极区域155。
随后，如图14所示，在去除光致抗蚀剂图案后，利用栅极线121和存储电极线131作为掩模对半导体层150轻掺杂导电杂质，由此完成具有LDD区域152的半导体层150。这里，如果栅极线121不是由具有高热稳定性和高化学性质的材料如钛(Ti)制成，则可以在形成另一光致抗蚀剂图案后掺杂杂质以减小互连的损坏。
在上文中，LDD区域152利用光致抗蚀剂图案形成，但是它可以通过提供彼此具有不同蚀刻比率的金属层，或者可以将一对间隔物形成在栅极线121的每个侧壁以形成LDD区域。
此外，由于半导体层150、存储电极线131和存储电极133在宽度和长度上彼此不同，因此部分半导体层150没有被存储电极线131和存储电极133覆盖。暴露的部分150A也具有杂质并邻近于存储电极区域157。暴露的部分150A与漏极区域155分隔。
如图15A和15B所示，层间绝缘层160淀积在包括源极区域153、漏极区域155和沟道区域154的整个衬底110上。层间绝缘层160可以由具有显著的平面化特性和光敏性的有机材料、具有低介电常数的绝缘材料如通过等离子体增强化学汽相淀积(PECVD)形成的a-Si:C:O和a-Si:O:F、或无机材料如SiNx等制成。
然后，蚀刻层间绝缘层160以形成暴露源极区域153的第一接触孔161，暴露漏极区域155的第二接触孔162，暴露数据金属片171a的第三接触孔163和暴露数据金属片171 一端的第四接触孔164。
在层间绝缘层160由具有光敏性的有机材料制成的情况下，可以仅由光刻工艺形成接触孔。
如图10和图11所示，透明导电材料淀积在层间绝缘层160上，其中层间绝缘层160包括第一接触孔161、第二接触孔162、第三接触孔163和第四接触孔164的内表面，由此形成导电层。然后构图导电层以形成数据连接部分171b、象素电极190和接触辅助物82。
这里，数据金属片171a通过第三接触孔163与数据连接部分171b连接，数据连接部分171b通过第一接触孔161与源极区域153连接。象素电极190通过第二接触孔162与漏极区域155连接，接触辅助物82通过第四接触孔164与数据金属片171a连接。
在第二层间绝缘层160由低介电常数的绝缘材料制成的情况下，象素电极190可以与数据金属片171a和栅极线121重叠，使得象素电极190的孔径比增加。
如上所述，即使在光学掩模的移动期间出现一定量的未对准，具有不同长度的狭缝也可以使非晶硅完全结晶化。
实施例3
现在将参考附图描述用于结晶的掩模和根据本发明另一实施例的TFT阵列面板的制造方法。
在连续横向固化(SLS)中，非晶硅层经由通过具有狭缝的掩模的激光辐照而部分熔化以形成液体区域，然后使液体固化。在固化期间，多晶硅的晶粒沿垂直于液体和固体区域边界表面的方向生长。在本实施例中，作为激光的透光区域的掩模狭缝具有弯曲的边界线。通过本实施例制造的多晶硅层具有晶粒群，其具有与狭缝的形状相同的弯曲的边界线。该特征将参考附图进行描述。
图16说明了利用具有狭缝的掩模和通过该狭缝照射激光的结晶工艺。图17为根据本发明实施例的掩模的平面图。图18说明了根据本发明实施例的连续横向固化的过程。图19说明了通过根据本发明实施例的连续横向固化结晶的多晶硅晶粒。
如图16所示，形成在绝缘衬底上的非晶硅层200通过激光照射而部分地熔化以形成对应于狭缝的液体区域，所述激光通过具有狭缝310的掩模300。这里，作为激光的透光区域的掩模300的狭缝310具有弯曲的边界线312，其具有弧形形状。这种狭缝形状用于增加薄膜晶体管的特性均匀度。以下将详细描述。
液态硅缓慢地固化成为多晶硅。同时，多晶硅的晶粒211沿垂直于液体区域210和固体区域的边界面的方向从液体区域210和固体区域的边界面生长。当两个生长部分在液体区域的中心处彼此相遇时晶粒211的生长停止。结果，形成晶粒群212。
当利用SLS时，通过沿晶粒211的生长方向移动掩模300，可以形成不同尺寸的主晶粒(main grain)。
例如，如图17所示，光学掩模300具有两个区域301和302，其具有相同的图案。每个区域301和302包括以行排布且其间具有规则距离的多个狭缝310。狭缝为激光束的通道。这里，区域301和302的狭缝排布成彼此偏离。
如图18所示，在一次激光照射(激光发射)完成后，掩模300向水平(x轴)方向移动区域301和302的宽度，然后进行另一次激光照射。由于两个区域301和302的狭缝310排布成彼此偏离，因此通过掩模300的移动和激光的照射可通过激光照射到每个部分。
如图19所示，多晶硅的晶粒211沿垂直于液体区域210和固体区域的边界面的方向从液体区域210和固体区域的边界面生长。当两个生长部分在液体区域的中心处彼此相遇时晶粒211的生长停止。结果，形成晶粒群212，其具有与狭缝310的边界线相同的弯曲边界线。
在本发明的本实施例中，通过形成具有弯曲形状的晶粒群212使薄膜晶体管特性的均匀度增加。这种效果将参考附图描述。
图20为根据本发明实施例的多晶硅薄膜晶体管阵列面板的截面图。图21说明了在根据本发明实施例的薄膜晶体管阵列面板的制造过程的步骤中晶粒群的结构。图22A到22E为说明根据本发明实施例的多晶硅薄膜晶体管阵列面板的制造过程的截面图。
如图20所示，半导体层150由多晶硅制成，并具有沟道区域154和设置在沟道区域154两侧的源极区域153和漏极区域155。这里，如图21所示，栅电极124沿掩模的移动方向设置以提高薄膜晶体管的特性。即，设置在源极区域153和漏极区域155之间的沟道区域154形成为包括用于提高电荷迁移率的晶粒群152的最少数目。
由于晶粒群152具有弯曲的边界，因此晶粒群152的边界不平行于沟道区域154的边界。因此，包括在沟道区域154中的晶粒群152具有不同的宽度。因此，不管薄膜晶体管设置在何处，薄膜晶体管的沟道区域都包括相似的晶粒群部分。结果，所有的薄膜晶体管具有相似的特性。
这里，源极区域153和漏极区域155掺杂了n型和p型掺杂剂之一，并且可以包括硅化物层。轻掺杂漏极(LDD)可以形成在沟道区域154与源极区域153和漏极区域155之间。
由SiO2或SiNx制成的栅极绝缘层140形成在绝缘衬底110上以覆盖半导体层150。连接到传输扫描信号的栅极线的栅电极124形成在栅极绝缘层140上以覆盖沟道区域154。
层间绝缘层130形成在栅极绝缘层140上。层间绝缘层130和栅极绝缘层140具有分别暴露源极区域153和漏极区域154的接触孔143和145。
通过接触孔143连接到源极区域153的源电极173形成在层间绝缘层130上。通过接触孔145连接到漏极区域155的漏电极175形成在层间绝缘层130上。
钝化层180形成在层间绝缘层130上以覆盖源电极173和漏电极175。钝化层180具有暴露漏电极175的接触孔185。
由透明导电材料如氧化铟锡(ITO)和氧化铟锌(IZO)或者反射导电材料制成的象素电极190形成在钝化层上以通过接触孔185连接到漏电极175。
根据本发明的薄膜晶体管可以用作驱动LCD中的象素电极或用于控制有机电致发光器件中的电流的开关元件。
现在，将描述制造根据本发明的薄膜晶体管阵列面板的方法。
首先，非晶硅层通过等离子体增强化学汽相淀积、低压化学汽相淀积和溅射之一淀积在绝缘衬底110上。
接着，如图22A所示，利用具有弯曲狭缝的掩模对非晶硅层进行SLS处理以形成具有晶粒群的多晶硅层50。同时，掩模的狭缝具有弯曲形状以提高薄膜晶体管特性的均匀度。
接着，如图22B所示，对多晶硅层50进行光蚀刻以形成半导体层150。
接着，如图22C所示，利用SiNx或SiN2淀积栅极绝缘层140。包括低电阻导电材料的导电材料层淀积在栅极绝缘层140上并被构图以形成具有栅电极124的栅极线。
接下来，如图22C所示，利用栅电极124作为掩模将n型或p型掺杂剂注入到半导体层150中并使其活化以形成源极和漏极区域153和155。这里，设置在源极区域153和漏极区域155之间的部分定义为沟道区域154。轻掺杂漏极(LDD)可以形成在沟道区域154与源极区域153和漏极区域155之间。
接着，如图22D所示，层间绝缘层130形成在栅极绝缘层140上以覆盖栅电极124，并与栅极绝缘层140一起被构图以形成分别暴露源极区域153和漏极区域155的接触孔143和145。
接着，如图22E所示，金属层淀积在层间绝缘层130上，并被构图以形成分别通过接触孔143和145连接到源极区域153和漏极区域155的源电极173和漏电极175。这里，连接到源电极173并传送图像信号的数据线通常与源电极173和漏电极175一起形成。
接着，如图21所示，钝化层180涂敷到源电极173和漏电极175上并被构图以形成暴露漏电极175的接触孔185。
接着，透明导电材料如氧化铟锡(ITO)和氧化铟锌(IZO)或反射导电材料的导电材料淀积在钝化层180上并被构图以形成象素电极190。
如上所述，本发明通过利用具有弯曲狭缝的光学掩模形成具有弯曲边界的晶粒群来提高薄膜晶体管特性的均匀度。
本发明不应被认为是限于以上描述的具体实例，而应理解为覆盖所附权利要求中清楚陈述的本发明的所有方面。本发明所适用的各种修改、等同工艺以及多种结构对本领域技术人员而言是显而易见的。

Claims (31)

1.一种光学掩模，包括：
第一狭缝区域，其包括多个规则排布的狭缝，
其中所述第一狭缝区域的狭缝包括具有第一长度的第一狭缝和具有第二长度的第二狭缝，所述第二长度大于所述第一长度。
2.根据权利要求1的光学掩模，其中所述第二长度大于所述第一长度的量为所述光学掩模的未对准余量。
3.根据权利要求2的光学掩模，其中所述第二长度比所述第一长度长3-4μm。
4.根据权利要求1的光学掩模，还包括：
第二狭缝区域，其包括规则排布的多个狭缝，
其中所述第一狭缝区域的狭缝排布成偏离所述第二狭缝区域的狭缝。
5.一种薄膜晶体管的制造方法，包括：
在绝缘衬底上形成非晶硅层；
通过将激光束通过光学掩模照射到所述非晶硅层上并平移所述激光束和所述光学掩模来形成多晶硅层，所述光学掩模包括第一长度的第一狭缝和第二长度的第二狭缝；
构图所述多晶硅层；
在半导体层上方形成栅极绝缘层；
在所述栅极绝缘层上形成栅极线从而与所述半导体层部分地重叠；
通过在所述半导体层的预定区域上掺杂高浓度的导电杂质而形成源极区域和漏极区域；
在所述栅极线和所述半导体层上方形成第一层间绝缘层；
形成包括与所述源极区域连接的源电极的数据线以及与所述漏极区域连接的漏电极；
在所述数据线和所述漏电极上形成第二层间绝缘层；以及
在所述第二层间绝缘层上形成象素电极从而与所述漏电极连接。
6.根据权利要求5的方法，其中所述第二长度大于所述第一长度。
7.根据权利要求5的方法，其中所述第一和第二狭缝具有弯曲的边界线。
8.根据权利要求7的方法，其中所述第一和第二狭缝具有弧形的形状。
9.根据权利要求5的方法，还包括通过掺杂与所述源极区域和所述漏极区域相比具有较低浓度的导电杂质，在所述半导体层中形成LDD区域的步骤。
10.根据权利要求5的方法，还包括在所述绝缘衬底和所述半导体层之间形成阻挡层的步骤。
11.根据权利要求5的方法，其中所述狭缝形成为与所述光学掩模的移动方向倾斜成预定角度。
12.根据权利要求5的方法，其中所述光学掩模包括第一狭缝区域和第二狭缝区域，所述第一狭缝区域和第二狭缝区域分别包括所述第一狭缝和所述第二狭缝，其中所述第一狭缝区域的狭缝和所述第二狭缝区域的狭缝排布成彼此偏离。
13.一种薄膜晶体管阵列面板的制造方法，包括：
在绝缘衬底上形成非晶硅层；
通过将激光束通过光学掩模照射到所述非晶硅层上并平移所述激光束和所述光学掩模来形成多晶硅层，所述光学掩模包括第一长度的第一狭缝和第二长度的第二狭缝；
通过构图所述多晶硅层形成半导体层；
在所述半导体层上方形成栅极绝缘层；
形成数据金属片和具有与所述半导体层重叠的部分的栅极线；
通过在所述半导体层的预定区域上掺杂高浓度的导电杂质来形成源极区域和漏极区域；
在所述半导体层上方形成层间绝缘层；以及
形成与所述源极区域和所述数据金属片连接的数据连接部分，以及与所述漏极区域连接的象素电极。
14.根据权利要求13的方法，还包括通过掺杂与所述源极区域和所述漏极区域相比具有较低浓度的导电杂质，在所述半导体层中形成LDD区域的步骤。
15.根据权利要求13的方法，还包括在所述绝缘衬底和所述半导体层之间形成阻挡层的步骤。
16.根据权利要求13的方法，其中所述狭缝形成为与所述光学掩模的移动方向倾斜成预定角度。
17.根据权利要求13的方法，其中所述光学掩模包括第一狭缝区域和第二狭缝区域，所述第一狭缝区域和第二狭缝区域分别包括所述第一狭缝和所述第二狭缝，
其中所述第一狭缝区域的狭缝和所述第二狭缝区域的狭缝排布成彼此偏离。
18.一种薄膜晶体管阵列面板的制造方法，包括：
通过将激光束照射到非晶硅层上来形成多晶硅层，
其中所述多晶硅晶粒的边界在一方向排列，该方向从所述薄膜晶体管的沟道方向倾斜。
19.根据权利要求18的方法，还包括：
形成从所述阵列面板倾斜的薄膜晶体管的沟道方向。
20.根据权利要求18的方法，还包括：
形成从所述阵列面板倾斜的所述多晶硅晶粒的方向。
21.根据权利要求20的方法，还包括：
利用在自所述阵列面板倾斜的方向上移动的掩模来形成所述多晶硅。
22.根据权利要求20的方法，还包括：
利用平行于所述阵列面板移动并具有从所述移动方向倾斜的狭缝图案的掩模来形成所述多晶硅。
23.一种用于使非晶硅结晶的光学掩模，其包括作为激光束的透光区域且具有弯曲边界线的狭缝。
24.根据权利要求23的光学掩模，其中所述狭缝具有弧形的形状。
25.一种薄膜晶体管的制造方法，包括：
在绝缘衬底上形成非晶硅层；
通过使所述非晶硅层结晶来形成多晶硅层；
通过构图所述多晶硅层来形成半导体层；
在所述半导体层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅电极从而与所述半导体层部分地重叠；
在所述栅电极的两侧形成源极区域和漏极区域从而在其间限定沟道区域；
在所述栅电极上形成第一层间绝缘层；
形成分别连接到所述源极区域和所述漏极区域的源电极和漏电极；
在所述漏电极上形成第二层间绝缘层；以及
在所述第二层间绝缘层上形成象素电极从而与所述漏电极连接，其中形成多晶硅层的步骤通过连续横向固化进行，并且通过连续横向固化形成的晶粒群具有偏离所述沟道区域的边界的边界。
26.根据权利要求25的方法，其中所述连续横向固化利用具有狭缝的光学掩模进行，所述狭缝是激光束的透光区域且具有弯曲的边界线。
27.根据权利要求26的方法，其中所述狭缝具有弧形的形状。
28.根据权利要求26的方法，其中所述狭缝包括第一狭缝和比所述第一狭缝长的第二狭缝。
29.根据权利要求26的方法，其中所述狭缝关于所述光学掩模的移动方向倾斜。
30.根据权利要求26的方法，其中所述掩模具有两个区域，所述两个区域具有以行排布的多个狭缝，并且所述两个区域的狭缝排布成彼此偏离。
31.根据权利要求26的方法，还包括形成设置在所述沟道区域与所述源极和漏极区域之间的LDD的步骤。
CN2005100640314A 2004-01-06 2005-01-06 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法 Expired - Fee Related CN1655056B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR0000547/04 2004-01-06
KR1020040000547A KR101152115B1 (ko) 2004-01-06 2004-01-06 결정화용 광마스크 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR0000547/2004 2004-01-06
KR0003216/04 2004-01-16
KR1020040003216A KR101348759B1 (ko) 2004-01-16 2004-01-16 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법
KR0003216/2004 2004-01-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA200910006773XA Division CN101504934A (zh) 2004-01-06 2005-01-06 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法

Publications (2)

Publication Number Publication Date
CN1655056A true CN1655056A (zh) 2005-08-17
CN1655056B CN1655056B (zh) 2010-10-27

Family

ID=34829529

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2005100640314A Expired - Fee Related CN1655056B (zh) 2004-01-06 2005-01-06 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法
CNA200910006773XA Pending CN101504934A (zh) 2004-01-06 2005-01-06 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA200910006773XA Pending CN101504934A (zh) 2004-01-06 2005-01-06 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法

Country Status (4)

Country Link
US (1) US7858450B2 (zh)
JP (2) JP4880225B2 (zh)
CN (2) CN1655056B (zh)
TW (2) TWI446408B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102495524A (zh) * 2011-09-05 2012-06-13 友达光电股份有限公司 光罩、平面显示面板的导线的制作方法以及平面显示面板的导线结构
CN103050379A (zh) * 2012-12-10 2013-04-17 华映视讯（吴江）有限公司 窄间距线路的形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
KR100796758B1 (ko) * 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
EP1935027B1 (en) * 2005-10-14 2017-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101191404B1 (ko) * 2006-01-12 2012-10-16 삼성디스플레이 주식회사 실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법및 표시 장치
KR101192626B1 (ko) * 2006-05-12 2012-10-18 삼성디스플레이 주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
JP4169071B2 (ja) * 2006-05-25 2008-10-22 ソニー株式会社 表示装置
KR101481686B1 (ko) * 2008-02-12 2015-01-13 삼성디스플레이 주식회사 반도체층 결정화 마스크 및 이를 이용한 반도체층 결정화방법
JP5574384B2 (ja) * 2011-09-20 2014-08-20 株式会社日本製鋼所 アモルファス膜の結晶化方法および装置
US10444162B2 (en) * 2017-04-03 2019-10-15 Samsung Electronics Co., Ltd. Method of testing an object and apparatus for performing the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0754797B2 (ja) * 1986-02-20 1995-06-07 富士通株式会社 ビ−ムアニ−ル方法
US5956581A (en) * 1995-04-20 1999-09-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US5888675A (en) * 1996-12-04 1999-03-30 Advanced Micro Devices, Inc. Reticle that compensates for radiation-induced lens error in a photolithographic system
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
US6489222B2 (en) * 2000-06-02 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
CN1218217C (zh) 2000-07-05 2005-09-07 数字技术公司 复杂图案的相移掩膜
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
US7217605B2 (en) * 2000-11-29 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method of manufacturing a semiconductor device
JP3945805B2 (ja) * 2001-02-08 2007-07-18 株式会社東芝 レーザ加工方法、液晶表示装置の製造方法、レーザ加工装置、半導体デバイスの製造方法
US6649309B2 (en) * 2001-07-03 2003-11-18 International Business Machines Corporation Method for correcting optical proximity effects in a lithographic process using the radius of curvature of shapes on a mask
JP4109026B2 (ja) * 2001-07-27 2008-06-25 東芝松下ディスプレイテクノロジー株式会社 アレイ基板を製造する方法およびフォトマスク
TW527732B (en) * 2001-08-21 2003-04-11 Samsung Electronics Co Ltd Masks for forming polysilicon and methods for manufacturing thin film transistor using the masks
JP4296762B2 (ja) * 2001-09-14 2009-07-15 ソニー株式会社 レーザ照射装置および半導体薄膜の処理方法
JP2003309068A (ja) * 2002-04-12 2003-10-31 Sharp Corp 半導体膜の形成方法および半導体膜、並びに半導体装置の製造方法および半導体装置
JP2003257859A (ja) * 2001-09-25 2003-09-12 Sharp Corp 結晶性半導体膜及びその形成方法、並びに半導体装置及びその製造方法
TW589667B (en) * 2001-09-25 2004-06-01 Sharp Kk Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof
US6649526B2 (en) * 2001-11-15 2003-11-18 Macronix International Co., Ltd. Method for implanting and coding a read-only memory with automatic alignment at four corners
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
KR100483985B1 (ko) 2001-11-27 2005-04-15 삼성에스디아이 주식회사 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스
TWI244571B (en) 2002-01-30 2005-12-01 Sanyo Electric Co Semiconductor display device
JP2004119971A (ja) * 2002-09-04 2004-04-15 Sharp Corp レーザ加工方法およびレーザ加工装置
KR100496139B1 (ko) * 2002-12-30 2005-06-16 엘지.필립스 엘시디 주식회사 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
KR100753568B1 (ko) * 2003-06-30 2007-08-30 엘지.필립스 엘시디 주식회사 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법
KR100606450B1 (ko) * 2003-12-29 2006-08-11 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102495524A (zh) * 2011-09-05 2012-06-13 友达光电股份有限公司 光罩、平面显示面板的导线的制作方法以及平面显示面板的导线结构
CN102495524B (zh) * 2011-09-05 2014-06-11 友达光电股份有限公司 光罩、平面显示面板的导线的制作方法以及平面显示面板的导线结构
CN103050379A (zh) * 2012-12-10 2013-04-17 华映视讯（吴江）有限公司 窄间距线路的形成方法
CN103050379B (zh) * 2012-12-10 2015-03-04 华映视讯（吴江）有限公司 窄间距线路的形成方法

Also Published As

Publication number Publication date
US20050173752A1 (en) 2005-08-11
TW201212101A (en) 2012-03-16
TWI368256B (en) 2012-07-11
JP4880225B2 (ja) 2012-02-22
CN101504934A (zh) 2009-08-12
JP5613131B2 (ja) 2014-10-22
JP2005197746A (ja) 2005-07-21
TW200601427A (en) 2006-01-01
CN1655056B (zh) 2010-10-27
JP2012064954A (ja) 2012-03-29
TWI446408B (zh) 2014-07-21
US7858450B2 (en) 2010-12-28

Similar Documents

Publication Publication Date Title
CN1655056A (zh) 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法
CN1057401C (zh) 半导体器件及其制造方法
CN1187791C (zh) 一种用于结晶硅层的方法
CN1288715C (zh) 硅薄膜结晶方法、用该方法的薄膜晶体管及其平板显示器
CN100346218C (zh) 薄膜晶体管阵列面板及其制造方法
CN1570744A (zh) 液晶显示器及其薄膜晶体管板
CN1670909A (zh) 薄膜晶体管阵列面板及其制造方法
CN1728363A (zh) 薄膜晶体管阵列面板及其制造方法
CN101079429A (zh) 薄膜晶体管阵列基板及其制造方法
CN1875488A (zh) 液晶显示设备及其制造方法,以及液晶电视接收机
CN1801479A (zh) 制造包括塑料基板的柔性薄膜晶体管阵列板的方法
CN1755943A (zh) 具有半导体元件的显示器件及其制造方法
CN1457103A (zh) 薄膜晶体管及其制造方法
CN1913146A (zh) 薄膜导体及其制造方法
CN1773341A (zh) 制造柔性显示装置的方法
CN1517771A (zh) 薄膜晶体管阵列面板及其制造方法
CN1752852A (zh) 用于剥离光刻胶的组合物及薄膜晶体管阵列面板制造方法
CN1431718A (zh) 利用金属诱导横向结晶的多栅薄膜晶体管及其制造方法
CN1440080A (zh) 沟道蚀刻薄膜晶体管
CN1645979A (zh) 有机发光显示器及其制造方法
CN1719615A (zh) 薄膜晶体管及其制造方法
CN1794069A (zh) 薄膜晶体管阵列面板
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
CN1828832A (zh) 激光设备和用其制造薄膜晶体管的方法
CN1501437A (zh) 用于多晶化的掩模和用其制造薄膜晶体管的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121101

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121101

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101027

Termination date: 20210106