CN1188738C - 制作至少一个薄膜晶体管的方法 - Google Patents

制作至少一个薄膜晶体管的方法 Download PDF

Info

Publication number
CN1188738C
CN1188738C CNB971261164A CN97126116A CN1188738C CN 1188738 C CN1188738 C CN 1188738C CN B971261164 A CNB971261164 A CN B971261164A CN 97126116 A CN97126116 A CN 97126116A CN 1188738 C CN1188738 C CN 1188738C
Authority
CN
China
Prior art keywords
tft
thin film
film
film transistor
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971261164A
Other languages
English (en)
Other versions
CN1188243A (zh
Inventor
立崎舜平
小山润
尾形靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1188243A publication Critical patent/CN1188243A/zh
Application granted granted Critical
Publication of CN1188738C publication Critical patent/CN1188738C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

使用薄膜晶体管(TFT)获得具有高特性的激励电路一体型(单片型)的有源矩阵显示器件。通过在非晶质硅膜203中一边添加镍元素，一边进行加热处理使其结晶化，并且还在含有卤素元素的氧化性气氛中进行加热处理，形成热氧化膜209。此时，可改善结晶性、对镍元素去气。用这样得到的硅结晶膜制作TFT，用此构成各种电路，能够获得驱动点数为5万以上300万以下的有源矩阵电路的数据激励器电路。

Description

制作至少一个薄膜晶体管的方法
技术领域
在本说明书披露的发明涉及在用有结晶性的薄膜半导体构成的电子电路中的有源矩阵显示器件。
背景技术
在玻璃基板和石英基板上用成膜的非晶质或结晶性的半导体膜、例如硅膜制作薄膜晶体管(以下称TFT)的技术获得之后，就尝试着将其用于有源矩阵显示电路。当然，简单的电路中可仅用TFT构成有源矩阵显示电路，用单晶硅集成电路构成驱动它的数据激励(源激励)、扫描激励(栅极激励)等电路。
但是，这种方法中需要连接有源矩阵显示电路和各激励电路间的多个端子的技术，这在提高集成度是不利的。对此，曾提出在有源矩阵显示电路中附加也由TFT构成的激励电路(特公平5-9794、2-61032等)。
这样，把激励电路与有源矩阵显示电路形成在同一基板上的有源矩阵显示器件称为单片型有源矩阵显示器件。如果是单片型，与基板外连接的必要的配线仅限于电源供给、图象信号和同步信号，这有利于集成化。
为了驱动激励电路，在使用硅膜的情况下，TFT就限于有硅结晶膜(多晶硅)的有源层的硅膜，根据硅膜的处理温度，分为高温多晶硅TFT和低温多晶硅TFT。
作为硅结晶膜的制作方法，高温多晶硅TFT采用800℃和900℃以上较高温度的加热处理技术。这种技术可以说是利用单晶硅晶片制作IC工序的派生技术。当然，作为制作高温多晶硅TFT的基板，采用能耐上述加热温度的石英基板。
另一方面，低温多晶硅TFT采用价格便宜的玻璃基板作为基板(耐热性当然劣于石英基板)。在构成低温多晶硅TFT的硅结晶膜制作中，采用能耐在600℃以下加热的玻璃基板或对于玻璃基板完全没有热损伤的激光退火技术。
高温多晶硅TFT具有能够在基板上使TFT集成化特性一致的特征。另一方面，低温多晶硅TFT具有使用价格便宜容易大面积化的玻璃基板作为基板的特征。
再有，在现有技术中，高温多晶硅TFT和低温多晶硅TFT的特性大不相同。如果要指出明显的不同点的话，那么在生产合格品率或基板面内的特性均匀性上，高温多晶硅较好，在生产率或生产成本上，低温多晶硅较好。
在特性方面，两者均可获得迁移率为50～100(cm2/Vs)左右、S值为200～400(mV/dec)(VD＝1V)左右的特性。与以非晶质硅作材料的TFT进行比较，这种特性有进行约2位的高速动作的值，但与使用单晶硅晶片的MOS型晶体管的特性比较，就有很大的劣势。一般来说，使用单晶硅晶片的MOS型晶体管的S值在60～70(mV/dec)左右，其工作频率也为高于高温多晶硅TFT和低温多晶硅TFT约1～2位的频率。
在使用具有这种特性的高温和低温多晶硅TFT的数据激励电路中，由于信号处理能力上的限制，所以有必要在大规模矩阵上专门下工夫。例如，如果像素数(＝有源矩阵显示电路的像素电极数)为不满5万的小规模矩阵，那么用图1所示的基本结构就足够了。
图1(A)中，表示有源矩阵显示电路3，驱动它的扫描激励器2和数据激励器1。有源矩阵显示电路3、扫描激励器2和数据激励器1之间用多个布线5、4连接，这样可在形成上述电路时同时形成，在制作上没有困难。在有源矩阵显示电路3中，设有多个像素6，各像素有开关晶体管7和像素电极8。最好使用多个开关晶体管(图1(A))。
图1(B)表示数据激励器电路的详细部分。也就是说，对应由移位寄存器顺序发出的脉冲，由采样晶体管采样视频信号，把它保持在模拟存储器(电容)中，如果所有的行采样结束，那么利用锁存脉冲，一起驱动模拟开关(和模拟缓冲器)，变为向有源矩阵传送的结构(图1(B))。
例如，如果像素数不足5万，为在1秒间处理30帧的图象信息，那么数据激励器的处理速度最好为5万(像素)×30(帧/秒)＝1.5MHz。
这是用现有的高温或低温多晶硅TFT可处理的速度。但是，如果像素数变得更多，处理就跟不上。解决它的第1种方法是以移位寄存器设置多个系统的方法。例如，2序列、并行设置移位寄存器，传送各自相位相差半周期的脉冲。
第2种方法是将视频信号设置成多个系统的方法。例如，将视频信号设置成4个系统，通过用1个移位寄存器对它进行采样，就能够使工作速度变为1/4。用图9说明其实例。如果产生来自第n断的移位寄存器的脉冲，就用与视频信号1～4的各信号线连接的4个采样晶体管进行采样。
其后的动作与图1的情况相同。这样，由于能够驱动移位寄存器1级中的4列数据线，所以如果数据线为4N，那么移位寄存器最好为N级，因此，与图1的情况相比，工作速度就为1/4。
在采用的这种方式中，必须把视频信号按1/4分频。其电路如图10所示，作为4级的移位寄存器①～④，在各自的输出中设有与数据激励器电路同样的采样晶体管和模拟存储器(图10)。
用来自各段移位寄存器的采样晶体管中的脉冲产生的定时依次对视频信号进行采样，把它存储在模拟存储器中。而且，用使第4个采样晶体管工作一次的定时使所有4个模拟开关工作，输出视频信号1～4。
当然，1/4分频电路的动作是高速的，由于未把该电路设置在与有源矩阵电路相同的基板上，所以如图11所示，在基板外用单晶半导体形成它。而且，在有源矩阵显示器件中，必须连接4个视频信号和同步信号(时钟信号线)等。(图11)
组合以上说明的第1种方法和第2种方法，会使工作速度降低，一般来说最好不采用。例如，在VGA规格的显示装置中，存在640行×480行×3基色＝921600个像素，用30帧/秒驱动它时就需要28MHz的高速动作，但公知的高温或低温多晶硅TFT是不可能的。
可是，例如，如图12所示，把画面进行上下2分割，在上下各自的数据激励器中输入4分割的视频信号，利用在各数据激励器中设置2序列的移位寄存器，就能够使工作速度达到1.7MHz的1/16。但是，把视频信号进行1/4分频的电路和用于向移位寄存器输入脉冲的电路需要28MHz的工作特性，由于其不能用TFT实现，所以要另外附加。因此，至少需要8条视频信号线和对各移位寄存器提供脉冲的2条同步信号线。(图12)
由于这种附加，分割定时的微小错位等原因，在画面上会出现所谓的条形花纹的问题。
此外，作为今后的技术，考虑到在同一基板上集成化除激励电路以外的振荡电路或者D/A转换器及A/D转换器、还有进行各种图象处理的电路(例如，特开平7-135323)，必须使上述振荡电路和D/A转换器及A/D转换器、还有进行各种图象处理的电路用比振荡电路更高的频率工作，实际上不可能用现有技术得到的高温多晶硅TFT和低温多晶硅TFT构成这些电路。
发明内容
本说明书披露的发明的目的是提供满足上述那样的高速动作(一般来说为数十MHz以上的动作速度)要求的电路，得到采用薄膜晶体管的单片型有源矩阵显示器件。
在使用有绝缘表面的基板上形成TFT的单片型有源矩阵显示器件中，本说明书披露的发明具有以下两点特征。
作为有绝缘表面的基板，能够列举出玻璃基板(但对处理温度有耐热性要求)、石英基板、表面上形成绝缘膜的半导体基板的实例。
当构成数据激励器电路的移位寄存器电路为p序列，由基板的外部向所述数据激励器电路输入的视频端子数为q，在由所述数据激励器电路驱动的像素电极数为R时，第1结构是R/pq为5万以上300万以下。
构成所述数据激励器电路的薄膜晶体管的有源层存在促进结晶化的催化元素材料，第2结构是通过加热处理的结晶化的半导体膜。
作为助长半导体结晶化的催化元素，在再现性和效果上用镍较好。此外，作为催化元素，还可以从Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au中选择一种或多种使用。
作为导入金属元素的方法，可列举出涂敷含有该金属元素的溶液的方法，使用CVD法的方法，使用喷镀法或蒸镀的方法，利用包含该金属的电极进行等离子体处理的方法，和利用气体吸附法的方法。这些方法，例如，披露于特开平6-244104(喷镀法)、特开平7-130652(溶液涂敷法)、特开平7-335548(CVD法)。
此外，在导入催化元素时，最好在半导体膜的整个面导入，也可以有选择地导入。如果采用后一种方法，能够控制结晶生长的方向，为进行选择导入，必须进行形成掩模的工序。
再有，用于结晶化的加热处理温度可以为450℃到750℃，最好为550℃到650℃。并且，结晶化的气氛为不含氧的氮气等惰性气体气氛。
再有，构成本发明有源层的结晶性半导体膜的特征在于，附加了上述两个结构，在利用第1加热处理结晶化工序后，为减少结晶性半导体膜中的催化元素，进行第2加热处理，使结晶性半导体膜中的催化元素去气的工序。
去气处理的一个方法是在含有卤素元素的气氛中进行加热处理，在卤素元素的作用下使结晶性半导体膜中的催化元素去气的方法。其它方法是在结晶化的半导体膜中有选择地添加15族或15族和13族的杂质，通过进行加热处理，使添加杂质的区域中的催化元素去气的方法。
在采用用卤素元素进行去气的工序的情况下，最好在超过700℃的温度下进行上述加热处理。在该温度以下时，处理气氛中的卤素化合物的分解变得困难，就不能获得去气效果。为此，最好使加热处理温度为800～1000℃(典型的温度为950℃)，处理时间为0.1～6hr，有典型的时间为0.5～1hr。
典型的工序是在氧气气氛中含氯化氢(HCl)浓度为0.5～10体积％(本实施例中为3体积％)的气氛中，进行950℃、30分钟的加热处理的工序。如果使HCl浓度在上述浓度之上，那么就可能在结晶性半导体膜表面产生不好的膜厚的凹凸。再有，在该气氛中同时导入氢气，也能有效地利用湿式氧化。
作为在该气氛中添加卤素元素的气体，除HCl外，还可以从包含HF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2等卤素元素的化合物气体和卤素气体中选择一种或多种气体使用。
作为催化元素在使用镍元素的情况下，最终在半导体膜中残留的镍浓度变为1×1014原子/cm3～5×1018原子/cm3左右。可采用SIMS(2次离子分析方法)计测该浓度。
此外，通过使去气气氛成为氧和水蒸气等的氧化性气氛，可促进去气的效果。利用氧化性气氛，在结晶性半导体膜表面形成热氧化膜，使催化元素凝缩在该热氧化膜中。如果使热氧化膜的去气条件缩短，那么该浓度的上限能够降至5×1017原子/cm3左右。如果该热氧化膜的厚度比半导体膜厚，就能够获得良好特性的TFT。在该热氧化膜中，由于使硅膜中的催化元素凝缩，所以也可在去气工序后除去该膜。
此外，为提高半导体元件的特性，一旦除去热氧化膜后，就再次以第2加热处理的相同条件进行热处理，也可在半导体表面形成热氧化膜。不用说，此时得到的热氧化膜的厚度也最好变得比半导体膜厚。
此外，利用在卤素气氛中的加热处理，为使用于催化的金属元素作为卤素化合物在气氛中气化，在得到的结晶性半导体膜的厚度方向的镍元素浓度分布上产生梯度。一般来说，可观察到结晶性半导体膜中的该金属元素的浓度在朝向形成热氧化膜的界面上该金属元素浓度有升高的倾向。此外，根据条件，朝向基板或衬底膜，即朝向里面侧的界面，也可观察到该金属元素浓度有升高的倾向。
此外，卤素元素也可以具有与上述金属元素同样的浓度分布。也就是说，具有朝向结晶性半导体膜的表面和/或里面的含有浓度变为较高的浓度分布。
再有，作为去气方法，在使用15族或15族和13族的杂质的情况下，最好使用15族杂质元素中的磷。作为13族的杂质，最好使用硼，其次为锑。
这种情况的加热温度为400～1050℃，最好为600～650℃。利用这种加热处理，使添加15族或15族和13族杂质的区域中的催化元素去气，其它区域中的催化元素浓度降至5×1018原子/cm3以下。
经过上述两次去气处理，结晶性半导体膜中的镍浓度的下限一般变为1×1016原子/cm3左右。考虑到成本的情况下，排除在基板和器件中附着的镍元素的影响通常很困难，所以允许残留这种程度的镍元素。也就是说，在依据一般的制作工序的情况下，残留的镍元素的浓度为1×1016原子/cm3～5×1017原子/cm3左右。但是，通过使器件清洗的程度和制作工序最佳化，还可以降低其残留浓度。
此外，构成本发明的数据激励器电路的薄膜晶体管的栅极绝缘膜有热氧化有源层的热氧化膜的特征。该热氧化膜的形成温度极其重要。在后述的元件单体中，如果要使进行数十MHz以上的工作成为可能，获得S值在100(mV/dec)以下的TFT，那么就要使热氧化膜形成时的加热温度在800℃以上较好，在900℃以上更好。另一方面，加热温度的上限以石英基板的耐热温度的上限1100℃左右较为合适。
本说明书披露的发明中的结晶性半导体膜的最终膜厚为100～750，为150～450更好。利用这样的膜厚，使图6～图8所示的结晶结构能够获得更显著的良好再现性。
这种最终的结晶性半导体膜的膜厚必须考虑成膜的热氧化膜来决定减少膜厚。
通过采用上述工序，能够得到本说明书披露的结晶性半导体膜，而且能够得到利用其结晶结构的独特性的TFT。再有，这样得到的TFT能够满足上述本发明的第1条件。其中，在本发明的显示装置中，不用说，如图11和图12所示，可进行视频信号的分割(分频)和移位寄存器的多系统化，但如图1所示那样，如果从更单纯结构的有源矩阵显示器件的方向考虑，本发明是期望第1条件中p＝q＝1。
根据本发明的一种制作至少一个薄膜晶体管的方法，所述薄膜晶体管构成含有像素电极的有源矩阵电路和用来驱动所述有源矩阵电路的数据激励器电路，所述有源矩阵电路和所述数据激励器电路都设在基板上，所述方法包括以下步骤：在所述基板上形成非晶质半导体膜；将催化元素导入所述非晶质半导体膜，该催化元素用以促进所述半导体膜的结晶化；通过第一加热处理使所述非晶质半导体膜结晶，以形成结晶性半导体膜；通过第二加热处理，对所述结晶性半导体膜中的所述催化元素进行去气处理；将所述结晶性半导体膜构图成岛状，形成所述数据激励器电路的所述薄膜晶体管的有源层；形成与所述有源层接触的绝缘膜；以及通过氧化所述有源层的表面，形成所述绝缘膜和所述有源层间的热氧化膜，其中，构成所述数据激励器电路的移位寄存器电路的行数为p，由所述基板的外部向所述数据激励器电路输入的视频端子数为q、所述有源矩阵电路中包括并由所述数据激励器电路驱动的所述像素电极数为R，而R/pq为5万至300万。
附图说明
图1是表示本发明的有源矩阵器件的原理图。
图2是表示实施例1的薄膜晶体管的制作工序图。
图3是表示实施例1的薄膜晶体管的制作工序图。
图4是表示实施例2的薄膜晶体管的制作工序图。
图5是表示实施例2的薄膜晶体管的制作工序图。
图6是表示实施例3的薄膜晶体管的制作工序图。
图7是表示实施例2的结晶生长状态的图。
图8是表示实施例4的薄膜晶体管的制作工序图。
图9是表示用现有技术的视频信号分割法构成的驱动器电路的原理图。
图10是表示现有技术的视频信号分割(分频)电路的概要图。
图11是表示现有技术的有源矩阵器件的原理图。
图12是表示现有技术的有源矩阵器件的原理图。
具体实施方式
本实施例涉及在有绝缘表面的基板上形成像素电极的有源矩阵电路，和带有用于驱动所述有源矩阵电路的数据激励器电路的单片型有源矩阵电路。
在下面的实施例中，由于有源矩阵显示器件的电路结构和配置与典型的现有技术(例如，图1所示)没有很大差别，所以主要说明硅结晶膜和TFT的制作工序。
具体地说，当构成实施例中的数据激励器电路的移位寄存器电路为p序列，由基板外部对数据激励器电路输入的视频端子数为q，在有源矩阵电路中由数据激励器电路驱动的像素电极数为R时，说明适合在R/pq为5万以上300万以下、在用于多像素的有源矩阵电路的数据激励器电路中配置的TFT的制作工序。
(实施例1)本实施例中，说明在非晶质硅膜的整个表面上非选择地导入助长硅结晶的金属元素的方法，说明使用该硅结晶膜制作TFT的工序。
图2表示本实施例的制作工序。首先，在石英基板201上成膜厚度为3000的作为底膜202的氧化硅膜。如果石英基板的表面平滑性良好，并充分清洗，就不必需要该底膜202。
再有，作为基板，虽最好选择使用石英基板，但如果有能耐加热处理温度的基板，也不就限于石英。例如，还可采用在其表面成膜氧化膜的半导体基板。接着，用减压热CVD法，按500的厚度成膜作为硅结晶膜起始膜的非晶质膜203。
而且，涂敷按重量换算的含有10ppm的镍元素的醋酸镍溶液。再有，使用图中未示的旋转器进行旋转干燥，除去多余的溶液。详细的条件采用特开平7-130652中披露的条件。因此，得到以图2(A)虚线204所示状态的镍元素存在状态。作为导入镍的方法，采用上述溶液方法，在导入量的控制和再现性上较好。但是，并不限于上述方法，可利用CVD法、喷镀法、蒸镀法、等离子体处理、气体吸附法等，也可以导入除镍外的其它有助于硅结晶化的催化元素。
接着，在含有3％的氢但不包含氧的氮气气氛中，进行600℃8小时的加热处理(第1加热处理)。用该加热处理促进结晶化，得到图2(B)所示的硅结晶膜205。用于该结晶生长的加热处理可以在450℃～750℃下进行。但是，即使将温度提高到上述温度以上，也不会很大地提高结晶性，甚至可能劣化。
在由第1加热处理结晶化后，最好进行激光照射。也就是说，用激光照射，可进一步助于结晶化。该激光照射使膜中存在的镍元素的块分散，有使后面除去镍元素变得容易的效果。作为激光，能够采用具有紫外区域波长的受激准分子激光器。例如，能够使用KrF受激准分子激光器(波长248nm)和XeCl受激准分子激光器(波长308nm)。
如果用于结晶化的加热处理结束，接着便在含有3体积％的HCl的氧气气氛中，进行950℃的加热处理(第2加热处理)。在该工序中，在硅结晶膜205的表面成膜厚度为200的热氧化膜209。随着该热氧化膜的形成，硅结晶膜208的膜厚减少100左右。也就是说，硅膜208的膜厚变为400。(图2(C))
在该工序中，随着热氧化膜209的形成，在热氧化膜209的形成中利用在硅膜208中的有不稳定结合状态的硅元素。而且，使硅膜208中的缺陷减少，能够获得更高的结晶度。此外，同时还利用膜中热氧化膜的形成和氯的作用，进行镍元素的去气。
当然，在用该工序成膜的热氧化膜209中，使较高浓度的镍进入。与此相对地，使硅膜208中的镍元素浓度减少。形成热氧化膜209后，就除去该热氧化膜209。这样，得到减少镍元素含有浓度的硅结晶膜208。(图2(D))
如果完成了除去热氧化膜209，得到如图2(D)所示的硅结晶膜208，接着通过进行硅膜的腐蚀，形成岛状区域302。该岛状区域302作为后面TFT的有源层。而且，如图3(A)所示，在作为302的图形形成后，利用等离子体CVD法，成膜厚度为1000的氧化硅膜304。该氧化硅膜304具有作为后面的栅极绝缘膜的功能。
成膜氧化硅膜304后，在含有3％的HCl的氧气气氛中，通过进行950℃的加热处理(第3加热处理)，成膜厚度为300的热氧化膜303。如图3(A)所示，该热氧化膜在有源层302与CVD氧化膜304之间形成。通过形成热氧化膜303，使作为有源层图形302的膜厚变为250。
如果为得到具有更高性能的TFT，那么最好使热氧化膜303的膜厚厚于构成有源层的硅结晶膜的膜厚。一般地说，成为重要的条件是使热氧化膜209和热氧化膜303的合计膜厚厚于最终得到的有源层的膜厚。热氧化膜303构成栅极绝缘膜的一部分。这样，得到图3(A)所示的状态。
接着，用喷镀法成膜厚度为4000、用于形成栅电极的铝膜。在该铝膜中，含有0.2重量％的钪。在铝膜中含有钪的原因是由于在后面的工序中将其用于抑制小丘(ヒロック)和晶须发生。所谓的小丘(ヒロック)和晶须是加热时因铝的异常生长引起的针或刺状的突起部。
成膜铝膜后，形成图中未示的细密的阳极氧化膜。该阳极氧化膜以包含3％的酒石酸的乙二醇溶液为电解溶液，以铝膜为阳极，以白金为阴极。在该工序中，按100的厚度成膜在铝膜上带有细密膜质的阳极氧化膜。图中未示的阳极氧化膜具有提高后面形成的光刻胶掩模的粘接性的作用。能够利用阳极氧化时的外加电压控制该阳极氧化膜的膜厚。
接着，形成光刻胶掩模306。而且，利用该光刻胶掩模，用305所示的图形构图铝膜。这样，得到图3(B)所示的状态。
其中，再次进行阳极氧化。这里，使用3％的重氧水溶液作为电解液。在该电解液中，以铝的图形305作阳极进行阳极氧化，形成用308表示的多孔质状的阳极氧化膜。在该工序中，利用在上部存在粘接性高的光刻胶掩模306，在铝图形的侧面有选择地形成阳极氧化膜308。该阳极氧化膜，其膜厚能够生长至数μm。这里，该膜厚为6000。再有，能够利用阳极氧化时间控制其生长距离。
然后，除去光刻胶掩模306。接着，再次进行细密的阳极氧化膜的形成。也就是说，以含有前述3％的酒石酸的乙二醇溶液为电解液，再次进行阳极氧化。在该工序中，由于在多孔质状的阳极氧化膜308中进入电解溶液的关系，所以形成具有用309所示的细密膜质的阳极氧化膜。该细密的阳极氧化膜309的膜厚为1000。利用外加电压可进行该膜厚的控制。
接着，经腐蚀除去露出的氧化硅膜304。此外，同时腐蚀热氧化膜303。该腐蚀以上述工序中得到的阳极氧化膜为掩模，利用干式腐蚀进行。其中，用310表示的膜是残留的用CVD法成膜的氧化硅膜。在该残留的氧化硅膜下，同样形状的热氧化膜处于残留状态。这样，得到图3(C)所示的结构。再有，在特开平7-169974中披露了使用上述阳极氧化法形成复杂形状的栅极电极的技术。
然后，使用混合醋酸、硝酸和磷酸的混合酸除去多孔质状的阳极氧化膜308。接着，注入杂质离子。其中，为制作N沟道型的薄膜晶体管，也可用等离子体掺杂法进行P(磷)离子的注入。
在该工序中，形成进行重吸收的311和315区域及进行轻吸收的312和314区域。这是由于残存的氧化硅膜310具有半透过掩模的功能，使注入离子的一部分被其遮蔽的缘故。在特开平7-169974中也披露了该工艺方法。比外，掺杂最好分为低能量高剂量掺杂工序和高能量低剂量掺杂工序两个阶段进行。即使在这种情况下，也能利用氧化硅膜进行有选择深度的掺杂，结果，可得到两种区域。
然后，通过进行激光(或用强烈的灯光)照射，激活杂质离子的注入区域。之后，自耦合地形成源区311、沟道形成区313、漏区315、低浓度杂质区312和314。其中，把用314表示的区称为LDD区(轻吸收漏区)。(图3(D))
再有，在细密的阳极氧化膜309的膜厚为2000以上的较厚情况下，用该膜厚在沟道形成区313的外侧也能够形成偏置栅极区。在本实施例中，也形成有偏置栅极区，但由于其尺寸较小，其存在的作用较小，而且由于会使图面混乱，所以图中未标出。
再有，在形成2000以上较厚的具有细密膜质的阳极氧化膜中，由于必须施加200V以上的外加电压，所以必须注意再现性和安全性。
如果得到图3(D)所示的状态，就用等离子体CVD法成膜作为层间绝缘膜的氮化硅膜300，并利用旋转涂敷法成膜聚酰胺树脂膜316。然后，形成接触孔，形成源电极317和漏电极318。这样完成图3(E)所示的TFT。
本实施例所示的TFT能够获得现有技术所不能获得的极好的特性。例如，在NTFT(N沟道型的TFT)中，能够获得迁移率为200～300(cm2/Vs)、S值为75～90(mV/dec)(VD＝1V)的高性能。在PTFT(P沟道型的TFT)中，能够获得迁移率为120～180(cm2/Vs)、S值为75～100(mV/dec)(VD＝1V)的高性能。特别是，与现有技术的高温多晶硅TFT和低温多晶硅TFT的值进行比较，S值为其1/2以下的十分良好的值。利用这样的TFT，在石英基板上能够形成OP放大器、存储器电路、各种延迟电路和幅度放大器。
(实施例2)本实施例中，涉及通过对非晶质硅膜有选择地导入有助于硅结晶的催化元素，在称为横生长的基板上进行向平行方向的结晶生长的方法。图4表示本实施例的制作工序。
首先，在石英基板401上形成厚度为3000的氧化硅膜作为底膜402。接着，利用热减压CVD法成膜厚度为500的非晶质硅膜403作为硅结晶膜起始膜。
接着，成膜厚度为1500的氧化硅膜，通过对其进行腐蚀，形成用404表示的掩模。该掩模在用405表示的区域形成开口。在形成该开口405的区域，露出非晶质硅膜403。
开口405为在图面的深度方向和靠前方向有纵轴方向的细长长方形。该开口405的宽度在40μm以上较合适。此外，在其纵轴方向最好按必要的长度形成在纵向方向的长度。
而且，涂敷按重量换算的包含10ppm镍元素的醋酸镍溶液。而且，与实施例1同样，用旋转器进行旋转干燥，除去多余的溶液。用上述溶液中含有的镍元素浓度，能够控制导入量的镍元素。这样，可得到用图4(A)的虚线406表示的镍元素的存在状态。
这种状态中，镍元素在开口405的底部，在非晶质硅膜的一部分，得到有选择地连接保持状态。
接着，在含有3％氢气但不含氧的氮气气氛中(此外，在氮气气氛中)，进行600℃、8小时的加热处理。之后，在如图4(B)所示的基板401中，进行向平行方向的结晶生长。图7表示从上面观察该结晶生长状态的模式图。
该结晶生长是把镍元素从导入口405的区域向周围推进。把在该基板中沿平行方向的结晶生长称为横生长或侧生长。
与现有技术的低温多晶硅和高温多晶硅比较，由这种结晶生长得到的横生长的硅结晶膜的表面具有非常好的平滑性。可以认为，这是由于结晶粒界面的延伸方向基本一致的原因所致。
一般的多结晶硅或称为多晶硅的硅膜，其表面的凹凸在100以上。可是，在进行本实施例所示的横生长的情况下，可观察到其表面的凹凸在±30以下。凹凸使栅极绝缘膜间的界面特性恶化，所以最好使其最小。
在用于上述结晶化的加热处理条件中，能够使该横生长达到100μm以上。这样，得到有横生长区域的硅膜408。
与实施例1一样，用于这种结晶生长的加热处理可在450℃～750℃下进行。如果为确保某些程度的横生长距离，最好使加热处理的温度在600℃以上。可是，通过把温度提高到这个温度以上，结晶生长距离和结晶性的提高不会变化很大，相反地，因无秩序的结晶化，可观察到结晶化的降低。因此，考虑到经济性和工艺的简易化的情况，用600℃～650℃左右的加热处理就足够了。
接着，除去用于有选择地导入镍元素的作为氧化硅膜的掩模404。在这种状态下，镍元素在膜中不均。具体地说，在形成开口405的区域和用405表示的结晶生长的前端部分，镍元素以比较高的浓度存在。
因此，在有源层的形成中，避开这些区域是很重要的。也就是说，使有源层中上述镍元素的不均区域不存在是很重要的。而且，在结晶化后，不进行激光照射，也有助于结晶化。这种激光照射使膜中存在的镍元素块分散，虽具有使后面除去镍元素容易的效果，但不能促进横生长。
接着，在含有3体积％HCl的氧气气氛中，进行950℃的加热处理，按200的厚度成膜热氧化膜409。随着该热氧化膜的形成，硅膜408的膜厚就减少100左右。也就是说，硅膜的膜厚变为400。(图4(C))
一般来说，在硅膜表面形成的热氧化膜表面鼓起的厚度和内部进行氧化的距离大致相同。因此，例如，如果在100的硅膜表面形成100的热氧化膜，那么硅膜的厚度自然减少50，变为所谓的50厚的硅膜和在其表面形成100厚的热氧化膜结构。
在上述工序中，随着热氧化膜的形成，膜中不稳定结合状态的硅元素在形成热氧化膜中被利用。而且，可减少膜中的缺陷，能够获得更高的结晶性。此外，同时利用热氧化膜的形成和氯的作用，从硅膜408中使镍元素去气。当然，在热氧化膜409中，以比较高浓度的镍元素进入。而且，相对地，硅膜408中的镍元素减少。(图4(C))
形成热氧化膜409后，除去该热氧化膜409。这样，得到使镍元素含有浓度减少的硅结晶膜408。这样得到的硅结晶膜408具有使图7所示的单方向的结晶结构延伸的结构(该方向与结晶生长方向一致)。也就是说，通过使细长的圆柱状的结晶体多数在单方向上延伸结晶粒界面，具有多个平行并排的结构。
接着，腐蚀硅膜，形成作为横生长区域的图形410。该岛状的区域410作为后面的TFT的有源层。其中，使源区与漏区的连接方向与结晶生长方向一致或为大略一致地进行图形的位置选取。由此，能够使载流子的移动方向与连接结晶晶格的延伸方向一致，其结果，能够得到具有高特性的TFT。
而且，在使410的图形形成后，按500的厚度成膜热氧化膜411。在含有3％HCl的氧气气氛中，进行950℃的加热处理得到热氧化膜411。通过成膜热氧化膜411，图形(作为有源层图形)410的膜厚变为250。
在本工序中也能够获得与成膜热氧化膜409的情况相同的效果。再有，热氧化膜411变为TFT栅极绝缘膜的一部分。
在本实施例中，作为最终得到的硅结晶膜408的有源层410的膜厚(250)比第2热氧化膜411的膜厚(500)薄。由此，随着热氧化膜的形成，能够得到图6和图7所示的不同结晶结构的效果。
之后，按1000的厚度用等离子体CVD法成膜与热氧化膜411一起构成栅极绝缘膜的氧化硅膜504(图5(A))。
接着，用喷镀法按4000的厚度成膜用于形成栅极电极的铝膜。在该铝膜中，含有0.2重量％的钪。成膜铝膜后，按100的厚度成膜图中未示的细密的阳极氧化膜。
接着，形成光刻胶掩模506。而且，利用该光刻胶掩模，用505所示的图形构图铝膜。这样，得到图5(B)所示状态。
之后，再次进行阳极氧化。与实施例1一样，得到多孔质阳极氧化膜508和细密的阳极氧化膜509。细密的阳极氧化膜509的膜厚为1000。而且，经掩模阳极氧化膜，腐蚀露出的氧化硅膜504和热氧化膜411，得到新的栅极绝缘膜510。(图5(C))
随后，除去多孔质状的阳极氧化膜508。而且，用与实施例1同样的方法，进行杂质离子的注入和有源化。其中，还用等离子体掺杂法进行用于N沟道型薄膜晶体管制作的P(磷)离子注入。这样，自耦合形成源区511、沟道形成区513、漏区515、低浓度杂质区512和514。(图5(D))
接着，形成作为层间绝缘膜516的氧化硅膜、或氮化硅膜、或其层积膜。作为层间绝缘膜，在氧化硅膜或氮化硅膜上最好使用树脂材料构成的层。而且，形成接触孔，形成源电极517和漏电极518。由此完成图5(E)所示的薄膜晶体管。
本实施例所示的TFT能够获得现有技术所不能获得的高特性。例如，在NTFT(N沟道型的TFT)中，能够获得迁移率为200～500(cm2/Vs)、S值为75～90(mV/dec)(VD＝1V)的高性能。在PTFT(P沟道型的TFT)中，能够获得迁移率为120～180(cm2/Vs)、S值为75～100(mV/dec)(VD＝1V)的高性能。
(实施例3)本实施例涉及实施例2所示结构中有关栅极绝缘膜的形成方法。图6表示本实施例的制作工序。首先，依据图4(A)和图4(B)所示工序得到有横生长区的硅结晶膜408。再有，其中，起始膜的非晶质硅膜为500。
得到硅结晶膜408后，在含有3％HCl的氧气气氛中，利用进行950℃的加热处理，按200的厚度成膜热氧化膜409。(图6(A))
接着，除去热氧化膜409。而且，腐蚀硅膜，形成作为后面的薄膜晶体管有源层的图形410。(图6(B))
随后，由等离子体CVD法形成绝缘膜504。按500～1500的厚度成膜氧化硅膜或氮化硅膜504作为CVD绝缘膜504。其中，按1000的厚度形成氮化硅膜。(图6(C))
接着，在含有3％HCl的氧气气氛中，进行950℃的加热处理，按300的厚度成膜热氧化膜411。此时，在CVD氧化膜504的内侧生长热氧化膜411，按图6(D)所示的状态成膜。
在采用本实施例所示的制作工序的情况下，用热氧化膜411和CVD氧化膜504的层积膜构成栅极绝缘膜。在采用本实施例所示的制作工序的情况下，能够使栅极绝缘膜与有源层界面中的界面水平密度更低。
(实施例4)在实施例1和实施例2中，表示了利用卤素元素，对有助于硅的结晶化的催化元素去气的工序。在本实施例中，说明在催化元素的去气工序中使用磷元素的实例。
首先，依据实施例1或实施例2说明的方法，在石英基板上，经过使非晶质硅膜结晶化，形成硅结晶膜602。再有，601是作为氧化硅膜的底膜。其中，非晶质硅膜的厚度为400。至少覆盖作为薄膜晶体管的有源层区域，形成光刻胶掩模603。(图8(A))
接着，如图8(B)所示，在有源层区域以外添加磷，形成去气区域604。添加方法能够采用离子掺杂法等的气相法、旋涂法等液相法、含有磷的喷镀膜法、按CVD法形成的固相法。把未添加磷的结晶区称为被去气区605。
如图8(C)所示，除去光刻胶掩模后，在400～1050℃、最好在600～750℃的温度下，进行1min～20hr(典型地为30min～3hr)的加热处理。利用该加热处理，由于催化元素向去气区604扩散，被磷捕获，所以在去气区605中的催化元素的浓度就降低至5×1017原子/cm3以下。
这样，去气工序结束后，经构图图8(D)所示的被去气区605，形成有源层606。接着，形成如图8(E)所示的与实施例3相同的栅极绝缘膜。首先，用等离子体CVD法形成绝缘膜607。其中，按1000的厚度形成氮化氧化硅膜作为CVD绝缘膜607。
接着，通过在含有3％HCl的氧气气氛中进行950℃的加热处理，热氧化有源层606表面，按300的厚度成膜热氧化膜608。因此，有源层606的膜厚就变为250左右。此外，由热氧化膜608和CVD氧化膜607构成栅极绝缘膜。依据实施例1(图3)、实施例2(图5)所示的制作工序，就能制作后面的薄膜晶体管。
不用说，在形成作为栅极绝缘膜的热氧化膜608时，如果在包含卤素元素的气氛中进行加热处理，那么可获得由本实施例的磷元素构成的去气效果与由卤素元素构成的去气效果的相加的效果。
此外，这里，在去气区604中添加磷，但最好在添加磷后以比磷更高的浓度添加硼。在这种情况下，与仅添加磷的情况相比，可判明具有较高的去气效果，此外，在仅有硼的情况下，可判明不能获得去气效果。
利用上述实施例中披露的方法，组合得到的PTFT和NTFT，构成9级的环行振荡器的情况下，能够产生400MHz以上的振荡。一般来说，如果考虑到按环行振荡器的振荡频率的10％左右进行实际电路的设计，能够用上述TFT构成以40MHz左右频率工作的电路。
利用本说明书披露的本发明，能够获得构成有高速工作(一般有数十MHz以上的工作速度)要求的数据激励器电路的薄膜晶体管。因此，即使在图1所示的大规模的有源矩阵显示器件中，也能够在与有源矩阵电路同一基板上一体化地形成有仅有少数、最好是单一视频端子的激励器电路。

Claims (11)

1.一种制作至少一个薄膜晶体管的方法，所述薄膜晶体管构成含有像素电极的有源矩阵电路和用来驱动所述有源矩阵电路的数据激励器电路，所述有源矩阵电路和所述数据激励器电路都设在基板上，所述方法包括以下步骤：
在所述基板上形成非晶质半导体膜；
将催化元素导入所述非晶质半导体膜，所述催化元素用以促进所述半导体膜的结晶化；
通过第一加热处理使所述非晶质半导体膜结晶，以形成结晶性半导体膜；
通过第二加热处理，对所述结晶性半导体膜中的所述催化元素进行去气处理；
将所述结晶性半导体膜构图成岛状，形成所述数据激励器电路的所述薄膜晶体管的有源层；
形成与所述有源层接触的绝缘膜；以及
通过氧化所述有源层的表面，形成所述绝缘膜和所述有源层间的热氧化膜，
其中，构成所述数据激励器电路的移位寄存器电路的所述行数为p，由所述基板的外部向所述数据激励器电路输入的视频端子数为q、所述有源矩阵电路中包括并由所述数据激励器电路驱动的所述像素电极数为R，而R/pq为5万至300万。
2.如权利要求1所述的制作至少一个薄膜晶体管的方法，其特征在于，用等离子体CVD法形成所述绝缘膜。
3.如权利要求1所述的制作至少一个薄膜晶体管的方法，其特征在于，由汽相法形成所述绝缘膜。
4.如权利要求1所述的制作至少一个薄膜晶体管的方法，其特征在于，所述热氧化膜的膜厚厚于所述有源层的膜厚。
5.如权利要求1至4中任一权利要求所述的制作至少一个薄膜晶体管的方法，其特征在于，所述去气工序的所述第二加热处理是在包含卤素元素的气氛中进行的。
6.如权利要求1至4中任一权利要求所述的制作至少一个薄膜晶体管的方法，其特征在于，所述去气工序是在所述结晶性半导体膜中有选择地添加仅从15族、或从15族和13族中选择出的元素，形成杂质区，并使所述杂质区中所述催化元素去气而进行第二加热处理的工序。
7.如权利要求1至4中任一权利要求所述的制作至少一个薄膜晶体管的方法，其特征在于，所述催化元素为从包括Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au的组别中选择的一种或多种元素。
8.如权利要求1至4中任一权利要求所述的制作至少一个薄膜晶体管的方法，其特征在于，在构成所述数据激励器的所述薄膜晶体管的所述有源层中所述催化元素的浓度为1×1014～5×1018原子/cm3。
9.如权利要求1至4中任一权利要求所述的制作至少一个薄膜晶体管的方法，其特征在于，在构成所述数据激励器的所述薄膜晶体管的所述有源层的所述结晶性半导体膜中，所述催化元素的浓度为1×1016～5×1017原子/cm3。
10.如权利要求1至4中任一权利要求所述的制作至少一个薄膜晶体管的方法，其特征在于，构成所述数据激励器电路的所述薄膜晶体管的所述有源层膜厚为100～750。
11.如权利要求1至4中任一权利要求所述的制作至少一个薄膜晶体管的方法，其特征在于，p＝q＝1。
CNB971261164A 1996-12-09 1997-12-09 制作至少一个薄膜晶体管的方法 Expired - Fee Related CN1188738C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP34457496 1996-12-09
JP344574/96 1996-12-09
JP344574/1996 1996-12-09
JP287715/1997 1997-10-03
JP287715/97 1997-10-03
JP9287715A JPH10228248A (ja) 1996-12-09 1997-10-03 アクティブマトリクス表示装置およびその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101022381A Division CN100347822C (zh) 1996-12-09 1997-12-09 制造显示器件的方法

Publications (2)

Publication Number Publication Date
CN1188243A CN1188243A (zh) 1998-07-22
CN1188738C true CN1188738C (zh) 2005-02-09

Family

ID=26556854

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004101022381A Expired - Fee Related CN100347822C (zh) 1996-12-09 1997-12-09 制造显示器件的方法
CNB971261164A Expired - Fee Related CN1188738C (zh) 1996-12-09 1997-12-09 制作至少一个薄膜晶体管的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2004101022381A Expired - Fee Related CN100347822C (zh) 1996-12-09 1997-12-09 制造显示器件的方法

Country Status (5)

Country Link
US (1) US6777272B2 (zh)
JP (1) JPH10228248A (zh)
KR (1) KR100516311B1 (zh)
CN (2) CN100347822C (zh)
TW (1) TW359856B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6875628B1 (en) * 1993-05-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of the same
JP3942683B2 (ja) * 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
JP2000163014A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
EP1020920B1 (en) * 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
JP2004054168A (ja) * 2002-07-24 2004-02-19 Hitachi Ltd 画像表示装置
KR20040040158A (ko) * 2002-11-06 2004-05-12 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터의 제조방법
JP4464078B2 (ja) * 2003-06-20 2010-05-19 株式会社 日立ディスプレイズ 画像表示装置
KR100611154B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
US9734901B2 (en) 2004-10-29 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Display device with semiconductor memory cell
KR20080111693A (ko) 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100882909B1 (ko) * 2007-06-27 2009-02-10 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
US9171840B2 (en) * 2011-05-26 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2613346B1 (en) * 2011-11-11 2022-06-08 BOE Technology Group Co., Ltd. Thin film transistor, manufacturing method thereof and display device
CN102646595A (zh) * 2011-11-11 2012-08-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示器件
CN103489920B (zh) * 2013-09-26 2016-08-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910988A (ja) * 1982-07-12 1984-01-20 ホシデン株式会社 カラ−液晶表示器
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH0261032A (ja) 1988-08-24 1990-03-01 Sumitomo Metal Ind Ltd 疲労強度の優れた肌焼鋼
JPH059794A (ja) 1991-07-04 1993-01-19 Nissan Motor Co Ltd 電着塗装方法および装置
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
DE69428387T2 (de) * 1993-02-15 2002-07-04 Semiconductor Energy Lab Herstellungsverfahren für eine kristallisierte Halbleiterschicht
US5985741A (en) * 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP3535205B2 (ja) * 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2791858B2 (ja) * 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 半導体装置作製方法
US5589406A (en) * 1993-07-30 1996-12-31 Ag Technology Co., Ltd. Method of making TFT display
US5477073A (en) * 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
JP3212060B2 (ja) 1993-09-20 2001-09-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW297142B (zh) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JPH07135323A (ja) 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5869362A (en) * 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
KR100279217B1 (ko) * 1994-04-13 2001-02-01 야마자끼 순페이 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법
JP3844526B2 (ja) 1994-04-13 2006-11-15 株式会社半導体エネルギー研究所 結晶性珪素膜作製方法
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
TW403993B (en) * 1994-08-29 2000-09-01 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JPH0876142A (ja) * 1994-09-01 1996-03-22 Sharp Corp 液晶表示装置
US5818068A (en) * 1994-09-22 1998-10-06 Sharp Kabushiki Kaisha Thin film transistor circuit and an active matrix type display device
JP3418647B2 (ja) 1994-12-09 2003-06-23 株式会社半導体エネルギー研究所 半導体装置作製方法および結晶成長促進剤
CN1134600A (zh) * 1995-01-13 1996-10-30 株式会社半导体能源研究所 制造薄膜晶体管的方法及设备

Also Published As

Publication number Publication date
US6777272B2 (en) 2004-08-17
CN1624875A (zh) 2005-06-08
CN100347822C (zh) 2007-11-07
CN1188243A (zh) 1998-07-22
TW359856B (en) 1999-06-01
US20030034940A1 (en) 2003-02-20
KR19980063913A (ko) 1998-10-07
JPH10228248A (ja) 1998-08-25
KR100516311B1 (ko) 2005-12-16

Similar Documents

Publication Publication Date Title
CN1085887C (zh) 制造半导体器件的方法
CN1045688C (zh) 半导体薄膜及使用这种薄膜的半导体器件的制造方法
CN1188738C (zh) 制作至少一个薄膜晶体管的方法
CN1274009C (zh) 薄膜半导体器件的制造方法
CN1194378C (zh) 有源矩阵型显示设备
CN1041872C (zh) 半导体器件及其制造方法
CN1196089C (zh) 一种有源阵列显示装置
CN1078014C (zh) 半导体器件及其制造方法
CN1249779C (zh) 制造晶体半导体材料的方法和制作半导体器件的方法
CN1206738C (zh) 半导体器件及其制作方法
CN1078384C (zh) 制造半导体器件的方法
CN1881595A (zh) 半导体装置及其制作方法
CN1361551A (zh) 一种半导体器件的制造方法
CN1161566A (zh) 半导体器件及其制造方法
CN1051640C (zh) 半导体器件及其制造方法
CN1842919A (zh) 薄膜晶体管及其制造方法
CN1055791C (zh) 结晶硅膜、半导体器件及其制造方法
CN1881532A (zh) 一种制造薄膜晶体管和电子器件的方法
CN1159658A (zh) 半导体电路、半导体器件及其制造方法
CN1670915A (zh) 半导体器件及其制造方法
CN1877800A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050209

Termination date: 20141209

EXPY Termination of patent right or utility model