KR19980063913A - 액티브 매트릭스 표시장치 및 그 제조방법 - Google Patents

액티브 매트릭스 표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR19980063913A
KR19980063913A KR1019970066853A KR19970066853A KR19980063913A KR 19980063913 A KR19980063913 A KR 19980063913A KR 1019970066853 A KR1019970066853 A KR 1019970066853A KR 19970066853 A KR19970066853 A KR 19970066853A KR 19980063913 A KR19980063913 A KR 19980063913A
Authority
KR
South Korea
Prior art keywords
data driver
film
driver circuit
active matrix
circuit
Prior art date
Application number
KR1019970066853A
Other languages
English (en)
Other versions
KR100516311B1 (ko
Inventor
야마자끼순페이
고야마준
오가타야스시
Original Assignee
야마자끼순페이
한도타이에네루기겐쿠쇼(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼순페이, 한도타이에네루기겐쿠쇼(주) filed Critical 야마자끼순페이
Publication of KR19980063913A publication Critical patent/KR19980063913A/ko
Application granted granted Critical
Publication of KR100516311B1 publication Critical patent/KR100516311B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Abstract

높은 특성을 가지는 드라이버회로 일체형(모노리식형) 액티브 매트릭스 표시장치를 박막 트랜지스터(TFT)를 사용하여 얻는다.
비정질 규소막(203)에 니켈원소를 첨가하면서, 가열처리를 행함으로써 이것을 결정화시키고, 다시 할로겐원소를 함유한 산화성 분위기 안에서의 가열처리를 행함으로써 열산화막(209)을 형성한다. 이 때, 결정성의 개선, 니켈원소의 게터링이 진행된다. 이렇게 하여 얻어진 결정성 규소막을 사용하여 TFT를 제조하고, 이것을 사용하여 각종 회로를 구성하는 것으로 도트수 5만 이상 300만 이하의 액티브 매트릭스 회로를 구동할 수 있는 데이터 드라이버 회로를 얻을 수 있다.

Description

액티브 매트릭스 표시장치 및 그 제조방법
본 명세서에서 개시하는 발명은 결정성을 가지는 박막 반도체를 사용하여 구성된 전자 회로중, 액티브 매트릭스 표시장치에 관한 것이다.
종래의 기술
유리기판이나 석영기판 상에 성막된 비정질이나 결정성 반도체막, 예를들면 규소막을 사용하여 박막 트랜지스터(이하, TFT라고 칭한다)를 제조하는 기술이 알려진 이후, 이것을 액티브 매트릭스 표시회로에 응용하는 것이 시도되었다. 가장 간단한 것으로는 액티브 매트릭스 회로만을 TFT로 구성하고, 이것을 구동하는 데이터 드라이버(소스 드라이버), 스캔 드라이버(게이트 드라이버) 등의 회로를 단결정 규소를 사용한 집적회로로 구성하는 것이다.
그러나, 이 방법에서는 액티브 매트릭스 회로와 각 드라이버 회로 사이의 다수의 단자를 접속하는 기술이 필요하고 집적화를 높이는 면에서 불리하다. 이에 대해, 액티브 매트릭스 회로에 덧붙여 드라이버 회로도 TFT로 구성하는 것이 제안되었다(일본국 특공평 5-9794, 특공평 2-61032 등).
이와 같이, 드라이버 회로와 액티브 매트릭스 회로가 같은 기판상에 형성되어 있는 액티브 매트릭스 표시장치를 모노리식형 액티브 매트릭스 표시장치라 한다. 모노리식형으로 하면, 기판 밖으로부터 접속이 필요해지는 배선은 전원공급이나 영상신호, 동기신호를 위한 것에서만 한정되고, 집적화의 면에서 유리하다.
드라이버 회로를 구동하기 위해서는, TFT는 규소막을 이용한 경우는 결정성 규소(폴리실리콘)의 활성층을 가지는 것에 한정되고, 규소막의 처리온도에 의해 고온 폴리실리콘 TFT나 저온 폴리실리콘 TFT로 칭해진다.
고온 폴리실리콘 TFT는, 결정성 규소막의 제조수단으로서, 800℃나 900℃ 이상의 비교적 고온의 가열처리를 이용하는 기술이다. 이 기술은 단결정 실리콘 웨이퍼를 이용한 IC의 제조 프로세스의 파생기술이라고 할 수 있다. 당연히, 고온 폴리실리콘 TFT가 제조되는 기판으로서는 상기 가열온도에 견디는 석영기판이 이용된다.
한편, 저온 폴리실리콘 TFT는 기판으로서 값싼 유리기판(당연히 내열성은 석영기판에 비하여 뒤떨어진다)을 이용한 것이다. 저온 폴리실리콘 TFT를 구성하는 결정성 규소막의 제조에는, 유리기판이 견디는 600℃ 이하의 가열이나 유리기판에 대한 열 손상은 거의 없는 레이저 어닐링 기술이 이용된다.
고온 폴리실리콘 TFT는 특성이 갖추어진 TFT를 기판상에 집적화할 수 있는 특징이 있다. 한편, 저온 폴리실리콘 TFT는 기판으로서 값싸고 대면적화가 용이한 유리기판을 이용할 수 있는 특징이 있다.
또, 현상의 기술에서는 고온 폴리실리콘 TFT도 저온 폴리실리콘 TFT도 그 특성에 큰 차이는 없다. 구태여 다른 점을 말하자면, 생산 수율이나 기판면 내의 특성의 균일성에서 고온 폴리실리콘이 우수하고, 생산성이나 생산비용에서 저온 폴리실리콘이 우수하다.
특성으로는 양자 모두, 이동도가 50∼100(cm2/Vs)정도, S값이 200∼400(mV/dec)(VD=1V) 정도의 것이 얻어졌다. 이 특성은 비결정질(amorphous) 실리콘을 자료로 한 TFT와 비교하면 2자리 정도의 고속 동작을 행할 수 있는 값인데, 단결정 실리콘 웨이퍼를 이용한 MOS형 트랜지스터의 특성과 비교하여 크게 떨어진다. 일반적으로, 단결정 실리콘 웨이퍼를 이용한 MOS형 트랜지스터의 S값은 60∼70(mV/dec) 정도이며, 그 동작 주파수도 고온 폴리실리콘 TFT나 저온 폴리실리콘 TFT의 l∼2자리 정도 높은 값으로 동작한다.
발명이 해결하고자 하는 과제
이러한 특성을 가지는 고온 또는 저온 폴리실리콘 TFT를 사용한 데이터 드라이버 회로에서는 신호처리 능력에 한계가 있기 때문에, 대규모 매트릭스에서는 특수한 고안이 필요하다. 예를들면, 화소수(=액티브 매트릭스 회로의 화소 전극의 수)가 5만 미만의 소규모인 매트릭스라면, 도 1a 및 도 1b로 나타내는 기본적인 구성으로 충분하다.
도 1a에는 액티브 매트릭스 회로(3)와, 그것을 구동하는 스캔 드라이버(2), 데이터 드라이버(1)가 나타내어져 있다. 액티브 매트릭스 회로(3)와 스캔 드라이버(2), 데이터 드라이버(1)의 사이는 다수의 배선(5, 4)에 접속되는데, 이것은 상기 회로가 형성될 때에 동시에 형성되기 때문에 제조상의 곤란은 없다. 액티브 매트릭스 회로(3)에는 다수의 화소(6)가 형성되고, 각 화소는 스위칭 트랜지스터(7)와 화소 전극(8)을 가진다. 스위칭 트랜지스터는 복수개 사용해도 된다. (도 1a)
데이터 드라이버 회로의 상세는 도 1b에 나타난다. 즉, 시프트 레지스터(shift register)로부터 순차 발생되는 펄스에 따라서 비디오신호를 샘플링 트랜지스터로 샘플링하고, 이것을 아날로그 메모리(커패시터)에 유지하며, 모든 행의 샘플링이 종료하면 래치펄스에 의해 일제히 아날로그 스위치( 및 아날로그 버퍼)를 구동하여 액티브 매트릭스에 이송되는 구조로 구성되어 있다. (도 1b)
예를들면, 화소수가 5만 미만이면, 1초간 30프레임의 화상정보를 처리하기위해서는 데이터 드라이버의 처리속도는 5만(화소) × 30(프레임/ 초) = 1.5MHz이면 된다.
이것은 종래의 고온 혹은 저온 폴리실리콘 TFT 로 처리할 수 있는 속도이다. 그러나, 화소수가 보다 많아지면 처리가 미치지 않게 된다. 이것을 해결하는 첫 번째 방법은, 시프트 레지스터를 복수 계통 설치하는 방법이다. 예를들면, 시프트 레지스터를 2계열, 병렬로 설치하고, 각각 위상을 반주기 어긋나게 한 펄스를 전송시킨다.
두 번째 방법은 비디오신호를 복수 계통 설치하는 방법이다. 예를들면, 비디오신호를 4계통 설치하고, 이것을 1개의 시프트 레지스터로 샘플링함으로써 동작속도를 1/4로 할 수 있다. 그 예를 도 9를 이용하여 설명한다. 제 n 단의 시프트 레지스터로 부터 펄스가 발생되면 비디오신호 1∼4의 각 신호선에 접속한 4개의 샘플링 트랜지스터로 샘플링이 행해진다.
그 이후의 동작은 도 1a 및 도 1 b의 경우와 동일한다. 이와 같이, 시프트 레지스터 1단으로 4열의 데이터선을 구동할 수 있기 때문에, 데이터선의 수가 4N이라면, 시프트 레지스터는 N 단으로 되며, 따라서, 도 1a 및 도 1b인 경우와 비교하여 동작속도를 1/4로 할 수 있다. (도 9)
이러한 방식을 채용하기 위해서는 비디오신호를 1/4로 분주하는 것이 필요하다. 그 회로는 도 10으로 나타내는 것과 같은 것이며, 4단의 시프트 레지스터 ①∼④로 구성되며, 각각의 출력에 데이터 드라이버 회로와 같은 샘플링 트랜지스터와 아날로그 메모리가 설치된다. (도 10)
각 단의 시프트 레지스터로부터 샘플링 트랜지스터에 펄스가 발생된 타이밍으로 비디오신호로 부터 순차 샘플링이 행해지고, 이것이 아날로그 메모리에 축적된다. 그리고, 4번째의 샘플링 트랜지스터가 1과 같이 동작하는 타이밍으로 4개의 아날로그 스위치 모두가 동작하고, 비디오신호 1∼4가 출력된다.
당연히, 1/4 분주회로의 동작은 고속이며, 이 회로는 액티브 매트릭스 회로와 같은 기판상에는 설치할 수 없기 때문에 도 11로 나타내는 바와 같이 기판 외에 단결정 반도체를 이용하여 형성된다. 그리고, 액티브 매트릭스 표시장치에는 4개의 비디오신호선과 동기 신호선(클록신호선) 등이 접속될 필요가 있다. (도 11)
이상 설명한 첫번째 방법과 두번째 방법을 조합하여 보다 동작속도를 저하시키는 것도 일반적으로 잘 행해진다. 예를들면, VGA 사양의 표시장치에서는 640행 × 480행 × 3원색 = 921600의 화소가 존재하는데 이것을 30프레임/초로 구동하기 위해서는 28MHz의 고속동작이 필요하지만, 공지의 고온 또는 저온 폴리 실리콘 TFT에서는 불가능하다.
그러나, 예를들면 도 12로 나타내는 바와 같이, 화면을 상하로 2분할하고, 상하 각각의 데이터 드라이버에 4분할한 비디오신호를 입력하고, 각 데이터 드라이버에 2계열의 시프트 레지스터를 설치함으로써 동작속도를 1/l6의 1.7MHz로 할 수 있다. 단, 비디오신호를 1/4로 분주하는 회로나 시프트 레지스터에 입력하는 펄스를 만드는 회로는 28MHz의 동작성능이 요구되며, 이들은 TFT에서는 실현할 수 없기 때문에, 밖에 설치하게 된다. 이 때문에, 적어도 8개의 비디오 신호선과 각 시프트 레지스터에 펄스를 공급하는 2개의 동기 신호선이 필요하다.(도 12)
그것에 더하여, 분할 타이밍의 미묘한 어긋남등에 기인하여, 화면에 줄무늬모양이 나타나는 문제도 있다.
또한, 금후의 기술로서 드라이버 회로 이외에 발진회로나 D/A 컨버터나 A/D 컨버터, 더욱이 각종 화상처리를 행하는 디지탈회로를, 동일 기판상에 집적화하는 것을 생각할 수 있는데(예를들면, 일본국 특개평 7-135323), 상기 발진회로나 D/A 컨버터나 A/D 컨버터, 더욱이 각종 화상처리를 행하는 디지탈회로는, 드라이버 회로보다도 더욱 높은 주파수로 동작하는 것이 필요해지고, 현상의 기술로 얻어진 고온 폴리실리콘 TFT나 저온 폴리실리콘 TFT로 그들의 회로를 구성하는 것은 실질적으로 불가능하다.
본 명세서에서 개시하는 발명은 상기한 바와 같은 고속동작(일반적으로 수십 MHz 이상의 동작속도)이 요구되는 회로를 구성할 수 있는 박막 트랜지스터를 사용하여 모노리식형 액티브 매트릭스 표시장치를 얻는 것을 과제로 한다.
본 명세서에서 개시하는 발명은 절연 표면을 가지는 기판상에 형성된 TFT를 사용한 모노리식형 액티브 매트릭스 표시장치에 있어서, 이하의 2개의 구성을 구비하는 것을 특징으로 한다.
절연 표면을 가지는 기판으로서는 유리기판(단, 프로세스 온도에 대한 내열성이 요구된다), 석영기판, 표면에 절연막이 성막된 반도체 기판의 예를 들 수 있다.
제 1 구성은, 데이터 드라이버 회로를 구성하는 시프트 레지스터 회로를 p계열, 기판의 외부로 부터 상기 데이터 드라이버 회로에 입력하는 비디오단자 수를 q, 상기 액티브 매트릭스 회로중에 있으며, 상기 데이터 드라이버 회로에 의해 구동되는 화소 전극 수를 R 로 할 때, R/pq가 5만 이상 300만 이하인 것.
제 2 구성은, 상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 활성층은 결정화를 촉진하는 촉매원소의 존재하에서 가열처리에 의해 결정화된 반도체막인 것.
반도체 결정화를 조장하는 촉매원소로서는 니켈이 재현성이나 효과의 점에서 극히 바람직하다. 이밖에 촉매원소로서는, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Au에서 선택된 1종 또는 복수종류의 것을 이용할 수 있다.
금속원소의 도입방법으로서는 해당 금속원소를 포함한 용액을 도포하는 방법, CVD 법에 의한 방법, 스퍼터법이나 증착법에 의한 방법, 해당 금속을 포함한 전극을 이용한 플라즈마 처리에 의한 방법, 가스 흡착법에 의한 방법을 들 수 있다. 그들에 관해서는, 예를들면, 일본국 특개평 6-244104(스퍼터법), 동 7-130652(용액 도포법), 동 7-335548(CVD법)에 기술되어 있다.
또한, 촉매원소를 도입할 때, 반도체막 모든 면에서 도입해도 되며, 선택적으로 도입해도 된다. 후자의 방법을 채용하면, 결정성장의 방향을 제어할 수 있는데 선택적인 도입을 위해 마스크를 형성하는 공정이 필요해진다.
또한, 결정화를 위한 가열처리 온도는 450∼750℃, 바람직하게는 550∼650℃로 하면 된다. 또한, 결정화의 분위기는 질소등의 산소를 극력 포함하지 않는 불활성 분위기로 한다.
더욱이 본 발명의 활성층을 구성하는 결정성 반도체는 상기 2개의 구성에 덧붙여, 제 1 가열처리에 의한 결정화공정후, 결정성 반도체막 안의 촉매원소를 감소시키기 위해, 제 2 가열처리를 행하여 결정성 반도체막 안의 촉매원소를 게터링하는 공정을 가지는 것을 특징으로 한다.
게터링처리의 하나의 수단은, 할로겐원소를 함유하는 분위기 안에서의 가열처리를 행하고, 할로겐 원소의 작용으로 결정화되어 반도체막 안의 촉매원소를 게터링하는 방법이다. 다른 수단은, 결정화된 반도체막에 15족 혹은, 15족 및 13족의 불순물을 선택적으로 첨가하고, 가열처리를 행함으로써 불순물을 첨가한 영역에 촉매원소를 게터링시키는 방법이다.
할로겐원소를 사용하는 게터링공정을 채용하는 경우에는, 상기 가열처리를 700℃가 넘는 온도에서 행하는 것이 바람직하다. 이 온도 이하에서는 처리분위기안의 할로겐 화합물의 분해가 곤란해져, 게터링 효과를 얻을 수 없게 될 우려가 있다. 그 때문에 가열처리 온도를 바람직하게는 800∼1000℃ (대표적으로는 950℃) 로 하고, 처리시간은 0.1∼6hr, 대표적으로는 0.5∼1hr로 한다.
대표적인 게터링공정은, 산소분위기 안에 염화수소(HCl)를 0.5∼10체적%(본 실시예에서는 3체적%)의 농도로 함유시킨 분위기안에서 950℃, 30분의 가열처리 공정이 된다. HCl 농도를 상기 농도이상으로 하면 결정성 반도체막 표면에 막두께 정도의 요철이 발생되기 때문에 바람직하지 못하다. 다시 분위기안에 수소가스의 도입을 아울러 행하고 웨트 산화의 작용을 이용하는 것도 유효하다.
분위기에 할로겐원소를 첨가하는 가스로서, HCl 가스 이외에도 HF, NF3, HBr, Cl2, C1F3, BCl3, F2, Br2등의 할로겐원소를 포함하는 화합물가스나 할로겐가스에서 선택된 1종 또는 복수종의 것을 사용할 수 있다.
촉매원소로서 니켈원소를 이용한 경우, 최종적으로 반도체막 안에 잔류하는 니켈 농도는 1×1014원자개/cm3∼5×1018원자개/cm3정도가 된다. 이 농도의 계측은 SIMS (2차 이온분석방법)을 이용할 수 있다.
또한, 게터링의 분위기를 산소나 수증기등의 산화성 분위기로 함으로써, 게터링의 효과가 촉진된다. 산화성 분위기로 함으로써 결정성 반도체 박막 표면에 열산화막이 형성되고, 촉매원소가 이 열산화막 안에 응축한다. 열산화막의 게터링조건을 채우면, 이 농도의 상한은 5×1017원자개/cm3정도까지 감소할 수 있다. 이 열산화막의 두께는 반도체 박막보다도 두꺼우면 우수한 특성의 TFT를 얻을 수 있다. 이 열산화막에는 규소막 안의 촉매원소가 응축되어 있기 때문에, 게터링공정 후 제거하면 좋다.
또한, 반도체소자의 특성을 향상시키기 위해서는 열산화막을 일단 제거한 후, 재차, 제 2 가열처리와 같은 조건으로 열처리를 행하고, 반도체막 표면에 열산화막을 형성해도 된다. 그 때에 얻어지는 열산화막의 두께도 반도체막보다도 두꺼워지도록 하면 좋다는 것은 말할 필요도 없다.
또한, 할로겐 분위기 안에서의 가열처리로, 촉매용 금속원소가 할로겐화합물이 되어 분위기 안에서 기화하기 때문에, 얻어진 결정성 반도체막의 두께방향에서의 니켈원소의 농도분포에 구배 또는 분포가 발생한다. 일반적으로 결정성 반도체막 안의 해당 금속원소의 농도는 열산화막이 형성되는 계면을 향해 해당 금속원소의 농도가 높아지는 경향이 관찰된다. 또한, 조건에 따라서는 기판 또는 기초막을 향하여 즉 이면측의 계면을 향해 해당 금속원소의 농도가 높아지는 경향도 관찰된다.
또한, 할로겐 원소도 상기 금속원소와 같은 농도분포를 나타내게 된다. 즉, 결정성 반도체막의 표면 및/또는 이면을 향해 함유농도가 높아지는 농도분포를 나타내게 된다.
또한, 게터링의 수단으로서 15족 또는, 15족 및 13족의 불순물을 사용한 경우에는, 15족의 불순물 원소중 인을 사용하는 것이 가장 적당하다. 13족의 불순물로서는 보론이 가장 적당하고, 이어서 안티몬이다.
이 경우의 가열온도는 400∼1050℃, 바람직하게는 600∼650℃이다. 이 가열처리에 의해 15족 또는, 15족 및 l3족의 불순물을 첨가한 영역에 촉매원소가 게터링되고, 다른 영역중 촉매원소의 농도는 5×1018 원자개/cm3이하까지 감소된다.
상기한 2개의 게터링처리를 거침으로써 결정성 반도체막중 니켈농도의 하한은 일반적으로는 1×l016원자개/cm3정도가 된다. 이것은, 비용과의 균형을 생각한 경우, 기판이나 장치에 부착되는 니켈원소의 영향을 배제하는 것이 통상은 곤란하며, 이 정도의 니켈원소가 잔류하기 때문이다. 즉, 일반적인 제조공정에 따른 경우, 잔류하는 니켈원소의 농도는 1×1016원자개/cm3∼5×1017원자개/cm3정도가 된다. 그러나, 장치의 세정 정도나 제조공정의 최적화를 행함으로써 더욱 그 잔류농도를 감소시킬 수 있다.
또한, 본 발명의 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 게이트 절연막은 활성층을 열산화한 열산화막을 가지는 것을 특징으로 한다. 이 열산화막의 형성온도는 극히 중요한 것이 된다. 후술하는 소자 단체로 수십 MHz 이상의 동작을 행하게 할 수 있으며, S값이 100(mV/dec) 이하라는 TFT를 얻는 것이라면, 열산화막 형성시에서의 가열온도를 바람직하게는 800℃ 이상으로 하고, 보다 바람직하게는 900℃ 이상으로 하는 것이 필요하다. 한편, 가열온도의 상한은 석영기판의 내열온도의 상한인 l100℃ 정도로 하는 것이 적당하다.
본 명세서에서 개시하는 발명에서의 결정성 반도체막은, 그 최종적인 막 두께를 바람직하게는 100Å∼750Å, 보다 바람직하게는 150Å∼450Å으로 한다. 이러한 막두께로 함으로써 도 6a 내지 도 6d∼도 8a 내지 도 8e에 나타내는 결정구조를 보다 현저히 좋은 재현성으로 얻을 수 있다.
이 최종적인 결정성 반도체막의 막두께는 열산화막의 성막으로 막두께의 감소를 고려하여 결정할 필요가 있다.
상기한 공정을 채용함으로써 본 명세서에서 개시하는 결정성 반도체막을 얻을 수 있으며, 더욱이 그 결정구조의 특이성을 이용한 TFT를 얻을수 있다. 그리고, 이렇게 하여 얻어진 TFT는 상기 발명의 제 1 조건을 만족시킬 수 있다. 여기에서, 본 발명의 표시장치에서는 물론 도 11이나 도 12로 나타내는 바와 같이, 비디오신호의 분할(분주)이나 시프트 레지스터의 다계통화를 행해도 되는데, 본 발명은 도 1a 및 도 1b로 나타내는 가장 단순한 구조의 액티브 매트릭스 표시장치를 지향하는 것이라는 것을 생각한다면 제 1 조건에서 p=q=1 로 하는 것이 요구된다.
도 1a 및 도 1b는 본 발명의 액티브 매트릭스 장치의 개요를 나타내는 도면.
도 2a 내지 도 2d는 실시예 1의 박막 트랜지스터 제조공정을 나타내는 도면.
도 3a 내지 도 3e는 실시예 1의 박막 트랜지스터 제조공정을 나타내는 도면.
도 4a 내지 도 4d는 실시예 2의 박막 트랜지스터 제조공정을 나타내는 도면.
도 5a 내지 도 5e는 실시예 2의 박막 트랜지스터 제조공정을 나타내는 도면.
도 6a 내지 도 6d는 실시예 3의 박막 트랜지스터 제조공정을 나타내는 도면.
도 7a 및 도 7b는 실시예 2의 결정성장 상태를 나타내는 도면.
도 8a 내지 도 8e는 실시예 4의 박막 트랜지스터 제조공정을 나타내는 도면.
도 9는 종래의 비디오신호 분할법에 의한 드라이버 회로 개요를 나타내는 도면.
도 10은 종래의 비디오신호 분할(분주) 회로 개요를 나타내는 도면.
도 11은 종래의 액티브 매트릭스장치의 개요를 나타내는 도면.
도 12는 종래의 액티브 매트릭스장치의 개요를 나타내는 도면.
*도면의 주요 부분에 대한 부호의 설명
1 : 데이터 드라이버회로 2 : 스캔 드라이버회로
3 : 액티브 매트릭스 회로 4, 5 : 배선
6 : 화소 7 : 스위칭 트랜지스터
8 : 화소 전극 201 : 석영기판
202 : 기초막(산화규소막) 203 : 비정질 규소막
204 : 니켈원소 205 : 결정성 규소막
208 : 결정성 규소막 209 : 열산화막
302 : 결정성 규소막으로 구성되는 활성층
303 :열산화막
304 : CVD법으로 성막된 산화규소막(CVD 산화막)
305 : 알루미늄막으로 구성되는 패턴 306 : 레지스트 마스크
307 : 게이트전극 308 : 다공질형상의 양극산화막
309 : 치밀한 막질을 가지는 양극산화막
310 : 잔존한 산화규소막 311 : 소스영역
312 : 저농도 불순물영역 313 : 채널영역
314 : 저농도 불순물영역 315 : 드레인영역
316 : 층간 절연막을 구성하는 절연막 300 : 질화규소막
317 : 소스전극 318 : 드레인전극
실시예
본 실시예는 절연 표면을 가지는 기판상에 화소 전극이 형성된 액티브 매트릭스 회로와, 상기 액티브 매트릭스 회로를 구동하기 위한 데이터 드라이버 회로를 가지는 모노리식형 액티브 매트릭스 회로에 관한 것이다.
이하의 실시예에서는 액티브 매트릭스 표시장치의 회로의 구성이나 배치는 특별히 기술적으로 종래의 것(예를들면, 도 l로 나타냄)과 큰 차이가 없기 때문에, 주로 결정성 규소막 및 TFT의 제조공정에 대하여 서술한다.
특히, 실시예에서는 데이터 드라이버 회로를 구성하는 시프트 레지스터 회로를 p계열, 기판의 외부로 부터 데이터 드라이버 회로에 입력하는 비디오단자의 수를 q, 액티브 매트릭스 회로중에 있으며, 데이터 드라이버 회로에 의해 구동되는 화소 전극의 수를 R 로 할 때, R/pq가 5만 이상 300만 이하인, 다화소의 액티브 매트릭스 회로용 데이터 드라이버 회로에 배치되는 TFT에 적합한 TFT의 제조공정에 대하여 서술한다.
실시예 1
본 실시예에서는 비정질 규소막의 표면 전체에 규소의 결정화를 조장하는 금속원소를 비선택적으로 도입하는 방법을 설명하며, 이 결정성 규소막을 사용하여 TFT를 제조하는 공정을 설명한다.
도 2a 내지 도 2d에 본 실시예의 제조공정을 나타낸다. 우선, 석영기판(201) 상에 기초막(202)으로서 산화규소막을 3000Å의 두께로 성막한다. 석영기판 표면의 평활성이 좋고, 또 세정을 충분히 하는 것이라면, 이 기초막(202)은 특별히 필요없다.
또, 기판으로서는 석영기판을 이용하는 것이 현상에서는 바람직한 선택이 되지만, 가열처리 온도에 견디는 기판이라면 석영에 한정되지 않는다. 예를들면, 산화막을 그 표면에 성막한 반도체 기판을 이용할 수도 있다. 이어서 결정성 규소막의 출발막이 되는 비정질 규소막(203)을 감압열 CVD법으로 500Å의 두께로 성막한다.
그리고 중량환산(重量換算)으로 10ppm의 니켈원소를 포함한 초산 니켈용액을 도포한다. 그리고 도시하지 않은 스피너를 사용하여 스핀 드라이를 행하여 여분의 용액을 제거한다. 상세한 조건은 일본국 특개평 7-130652에 나타나는 것을 사용한다. 이렇게 해서 니켈원소가 도 2a의 점선(204)로 나타내어지는 상태로 존재한 상태가 얻어진다. 상기의 용액을 사용하는 방법은, 니켈의 도입방법으로서 도입량의 제어나 재현성의 점에서 우수하다. 그러나, 상기의 방법에 한정되는 것은 아니고, CVD법, 스퍼터법, 증착법, 플라즈마 처리, 가스 흡착법 등을 이용하여 니켈 그 외의 규소의 결정화를 조장하는 촉매원소의 도입을 행하여도 된다.
이어서 수소를 3% 함유한 극력 산소를 포함하지 않는 질소분위기 안에서 600℃, 8시간의 가열처리(제 1 가열처리)를 행한다. 이 가열처리로 결정화가 진행하고, 도 2b로 나타내는 결정성 규소막(205)을 얻는다. 이 결정성장을 위한 가열처리는 450℃∼750℃에서 행하면 된다. 그러나 그 이상으로 온도를 올려도 결정성 향상은 그다지 크지 않을뿐만 아니라 오히려 악화된다.
제 1 가열처리에 의한 결정화 후에 레이저광 조사를 행해도 된다. 즉, 레이저광의 조사에 의해 더욱 결정화를 조장시켜도 된다. 이 레이저광의 조사는 막안에 존재하는 니켈원소의 덩어리를 분산시키고, 후에 니켈원소를 제거하기 쉽게 하는 효과를 가지고 있다. 레이저광으로서는 자외영역의 파장을 가지는 엑시머 레이저를 이용할 수 있다. 예를들면, KrF 엑시머 레이저(파장 248nm)나 XeCl 엑시머 레이저(파장 308nm)를 이용할 수 있다.
결정화를 위한 가열처리가 종료하면, 이어서 HCl을 3체적% 포함한 산소분위기안에서 950℃의 가열처리(제 2 가열처리)를 행한다. 이 공정에서, 결정성 규소막(205)의 표면에 열산화막(209)을 200Å의 두께로 성막한다. 이 열산화막의 형성에 따라 결정성 규소막(208)의 막두께는 100Å정도로 그 막두께가 감소한다. 즉, 규소막(208)의 막 두께는 400Å정도가 된다. (도 2c)
이 공정에서는 열산화막(209)의 형성에 따라 규소막(208)중 불안정한 결합상태를 가지는 규소원소가 열산화막(209)의 형성에 이용된다. 그리고, 규소막(208)안의 결함이 감소되고, 보다 높은 결정성을 얻을 수 있다. 또한 동시에 열산화막의 형성 및 염소의 작용에 의해 막안으로 부터 니켈원소의 게터링이 행해진다.
당연히, 이 공정에서 성막되는 열산화막(209) 안에는 비교적 고농도로 니켈원소가 들어가게 된다. 그리고 상대적으로 규소막(208) 안의 니켈원소의 농도는 감소한다. 열산화막(209)을 형성하면, 이 열산화막(209)을 제거한다. 이렇게 해서, 니켈원소의 함유농도를 감소시킨 결정성 규소막(208)을 얻는다. (도 2d)
열산화막(209)의 제거가 완료되고, 도 2d로 나타낸 바와 같이 결정성 규소막(208)을 얻으면, 이어서 규소막의 에칭을 행함으로써 섬형상 영역(302)을 형성한다. 이 섬형상 영역(302)이 후에 TFT의 활성층이 된다. 그리고, 도 3a로 나타낸 바와 같이, (302)로 형성되는 패턴을 형성후에 플라즈마 CVD 법으로, 산화규소막(304)을 1000Å의 두께로 성막한다. 이 산화규소막(304)은 후에 게이트 절연막으로서 기능한다.
산화규소막(304)을 성막하면, HCl을 3% 함유한 산소분위기 안에서, 950℃의 가열처리(제 3 가열처리)를 행함으로써, 열산화막(303)을 300Å의 두께로 성막한다. 이 열산화막은 도 3a로 나타낸 바와 같이 활성층(302)과 CVD 산화막(304) 사이에 형성된다. 열산화막(303)을 형성함으로써, 활성층이 되는 패턴(302)의 막두께는 250Å이 된다.
보다 높은 성능을 가지는 TFT를 얻는 것이라면, 활성층을 구성하는 결정성 규소막의 막 두께보다도 열산화막(303)의 막두께를 두껍게 하는 것이 바람직하다. 일반적으로 최종적으로 얻어지는 활성층의 막두께보다 열산화막(209)과 열산화막(303)을 합계한 막두께를 두껍게 하는 것이 중요한 요건이 된다. 열산화막(303)은, 게이트 절연막의 일부를 구성한다. 이렇게 해서 도 3a에 나타내는 상태를 얻는다.
이어서 게이트전극을 형성하기 위한 알루미늄막을 스퍼터법으로 4000Å 두께로 성막한다. 이 알루미늄막 안에는 스칸듐을 0.2 중량% 함유시킨다. 알루미늄막 안에 스칸듐을 함유시키는 것은, 후의 공정에서, 힐록이나 휘스커가 발생하는 것을 억제하기 위해서이다. 힐록이나 휘스커라고 하는 것은, 가열시의 알루미늄의 이상성장에 기인하는 바늘형상 혹은 가시형상의 돌기부를 말한다.
알루미늄막을 성막하면, 도시하지 않은 치밀한 양극산화막을 형성한다. 이 양극산화막은 3%의 주석산을 포함한 에틸렌 글루콜용액을 전해용액으로 하고, 알루미늄막을 양극, 백금을 음극으로서 행한다. 이 공정에서는 알루미늄막 상에 치밀한 막질을 가지는 양극산화막을 100Å의 두께로 성막한다. 이 도시하지 않은 양극산화막은, 후에 형성되는 레지스트 마스크와의 밀착성을 향상시키는 역할을 가지고 있다. 이 양극산화막의 막두께는 양극산화시의 인가전압으로 제어할 수 있다.
이어서 레지스트 마스크(306)를 형성한다. 그리고 이 레지스트 마스크를 이용하여 알루미늄막을 (305)로 나타내어지는 패턴으로 패터닝한다. 이렇게 해서 도 3b로 나타내는 상태를 얻는다.
여기에서 재차 양극산화를 행한다. 여기에서는, 3%의 수산수용액을 전해용액으로서 사용한다. 이 전해용액 안에서 알루미늄의 패턴(305)을 양극으로 한 양극산화를 행함으로써 (308)로 나타내어지는 다공질형상의 양극산화막이 형성된다. 이 공정에서는 상부에 밀착성이 높은 레지스트 마스크(306)가 존재하는 관계로, 알루미늄 패턴의 측면에 선택적으로 양극산화막(308)이 형성된다. 이 양극산화막은 그 막두께를 수μm까지 성장시킬 수 있다. 여기에서는 그 막두께를 6000Å로 한다. 또, 그 성장거리는 양극산화 시간으로 제어할 수 있다.
그리고 레지스트 마스크(306)를 제거한다. 이어서 두번째의 치밀한 양극산화막의 형성을 행한다. 즉, 상술한 3%의 주석산을 포함한 에틸렌 글루콜용액을 전해용액으로 한 양극산화를 다시 행한다. 이 공정에서는 다공질형상의 양극산화막(308) 안에 전해용액이 진입하는 관계로 부터, (309)로 나타내어지는 바와 같이 치밀한 막질을 가지는 양극산화막이 형성된다. 이 치밀한 양극산화막(309)의 막두께는 l000Å 으로 한다. 이 막두께의 제어는 인가전압으로 행한다.
이어서, 드러낸 산화규소막(304)을 에칭하여 제거한다. 또한 동시에 열산화막(303)을 에칭한다. 이 에칭은 상기의 공정에서 얻어진 양극산화막을 마스크로 하여, 드라이 에칭을 이용하여 행한다. 여기에서, (310)으로 나타내어지는 막은 잔존한 CVD 법으로 성막된 산화규소막이다. 이 잔존한 산화규소막 아래에 같은 형상의 열산화막이 잔존한 상태가 된다. 이렇게 해서, 도 3c에 나타나는 구조를 얻는다. 또, 상기의 양극산화법을 사용하여 복잡한 형상의 게이트전극을 형성하는 기술에 관해서는 일본국 특개평 7-169974에 개시되어 있다.
그리고 초산과 질산과 인산을 혼합한 혼산를 사용하여 다공질형상의 양극산화막(308)을 제거한다. 이어서, 불순물 이온의 주입을 행한다. 여기에서는, N 채널형 박막 트랜지스터를 제조하기 위해서 P(인) 이온의 주입을 플라즈마 도핑법으로 행한다.
이 공정에서는 헤비 도프가 되는 (311)과 (315)의 영역과 라이트 도프가 되는 (312)와 (314)의 영역이 형성된다. 이것은, 잔존한 산화규소막(310)이 반투과 마스크로서 기능하며, 주입된 이온의 일부가 그곳에서 차폐되기 때문이다. 이 공정에 대해서도, 일본국 특개평 7-169974에 개시되어 있다. 또한, 도핑을 저 에너지의 고 도즈 도핑공정과, 고 에너지의 저 도즈 도핑공정의 2단계로 나누어도 된다. 이 경우에도 산화규소막(310)에 의해 선택적인 깊이로 도핑을 행할 수 있고, 결과로서 2종류의 영역이 얻어진다.
그리고, 레이저광(또는 램프를 사용한 강광)의 조사를 행함으로써, 불순물 이온이 주입된 영역의 활성화를 행한다. 이렇게 해서, 소스영역(311), 채널형성영역(313), 드레인영역(315), 저농도 불순물영역 (312)와 (314)가 자기 정합적으로 형성된다. 여기에서, (314)로 나타내어지는 것이, LDD (라이트 도프 드레인) 영역으로 칭해지는 영역이다. (도 3d)
또, 치밀한 양극산화막(309)의 막두께를 2000Å 이상과 같이 두껍게 한 경우, 그 막두께로 채널형성영역(313)의 외측에 오프세트 게이트영역을 형성할 수 있다. 본 실시예에서도 오프세트 게이트영역은 형성되어 있는데, 그 치수가 작기 때문에 그 존재에 의한 기여가 작으며, 또한 도면이 번잡해지기 때문에 도면에는 기재하지 않았다.
또, 치밀한 막질을 가지는 양극산화막을 2000Å 이상으로 두껍게 형성하는데에는, 200V 이상의 인가전압이 필요해지기 때문에, 재현성이나 안전성에 관하여 주의가 필요하다.
도 3d로 나타내는 상태를 얻으면, 층간 절연막으로서 질화규소막(300)을 플라즈마 CVD 법으로 성막하고, 다시 폴리이미드 수지막(316) 스핀코트법을 이용하여 성막한다. 그리고 콘택트홀의 형성을 행하여 소스전극(317)과 드레인전극(318)의 형성을 행한다. 이렇게 해서 도 3e로 나타내는 TFT가 완성된다.
본 실시예로 나타내는 TFT는 그 특성으로서 종래에는 얻을 수 없었던 극히 높은 것을 얻을 수 있다. 예를들면, NTFT(N채널형 TFT)로 이동도가 200∼300(cm2/Vs), S값이 75∼90(mV/dec)(VD=1V)라는 고성능인 것이 얻어진다. PTFT(P채널형 TFT)로 120∼180(cm2/Vs), S값이 75∼100(mV/dec)(VD=1V)라는 고성능인 것을 얻을 수 있다. 특히 S값은 종래의 고온 폴리실리콘 TFT 및 저온 폴리실리콘 TFT의 값과 비교하여 1/2 이하라는 경이적으로 좋은 값이다. 이러한 TFT를 이용하여 석영기판상에 OP 앰프, 메모리 회로, 각종 연재(延在)회로나 증폭 앰프를 형성할 수 있다.
실시예 2
본 실시예에서는 비정질 규소막에 대하여, 규소의 결정화를 조장하는 촉매원소를 선택적으로 도입함으로써, 횡성장이라고 불리는 기판에 평행한 방향으로의 결정성장을 행하는 방법에 관한 것이다. 도 4a 내지 도 4d에 본 실시예의 제조공정을 나타낸다.
우선, 석영기판(401) 상에 기초막(402)으로서 산화규소막을 3000Å의 두께로 성막한다. 이어서 결정성 규소막의 출발막이 되는 비정질 규소막(403)을 감압열 CVD법으로 500Å의 두께로 성막한다.
이어서 산화규소막을 1500Å의 두께로 성막하고, 그것을 에칭함으로써, (404)로 나타내어지는 마스크를 형성한다. 이 마스크는 (405)로 나타내어지는 영역에 개구가 형성되어 있다. 이 개구(405)가 형성되어 있는 영역에서는 비정질 규소막(403)이 드러난다.
개구(405)는, 도면의 안 길이 및 앞방향으로 긴 쪽방향을 가지는 가늘고 긴 장방형으로 되어 있다. 이 개구(403)의 폭은 40μm 이상으로 하는 것이 적당하다. 또한 그 긴 쪽방향의 길이는 필요로 하는 길이로 형성하면 된다.
그리고, 중량환산으로 10ppm의 니켈원소를 포함한 초산 니켈용액을 도포한다. 그리고, 실시예 1과 같이 스피너를 사용하며 스핀드라이를 행하여 여분의 용액을 제거한다. 니켈원소의 도입량은 상기 용액안에서의 니켈원소의 함유농도로 제어할 수 있다. 이렇게 해서, 니켈원소가 도 4a의 점선 (406)으로 나타내어지는 상태로 존재한 상태가 얻어진다.
이 상태에서는 니켈원소가 개구(405)의 바닥부에서, 비정질 규소막의 일부에 선택적으로 접촉하여 유지된 상태가 얻어진다.
이어서 수소를 3% 함유한 극력 산소를 포함하지 않는 질소분위기 안(또한 질소분위기 안)에서, 600℃, 8시간의 가열처리를 행한다. 그렇게 하면, 도 4b의 (407)로 나타내어지는 기판(401)에 평행한 방향으로 결정성장이 진행된다. 이 결정성장 상태를 상면에서 본 모식도를 도 7a 및 도 7b로 나타낸다.
이 결정성장은 니켈원소가 도입된 개구(405)의 영역으로 부터 주위를 향해 진행한다. 이 기판에 평행한 방향으로 진행된 결정성장을 횡성장 또는 래터럴(lateral) 성장으로 칭한다.
이 결정성장으로 얻어지는 횡성장한 결정성 규소막의 표면은, 종래의 저온 폴리실리콘이나 고온 폴리실리콘과 비교하여 매우 좋은 평활성이 얻어진다. 이것은, 결정입계가 뻗어 있는 방향이 개략 갖추어져 있는 것에 기인한다고 생각된다.
일반 다결정 규소나 폴리실리콘이라고 불리는 규소막은, 그 표면의 요철은 ±100Å 이상이다. 그러나, 본 실시예로 나타내어지는 횡성장을 행한 경우는, 그 표면의 요철은 ±30Å 이하인 것이 관찰되었다. 이 요철은, 게이트 절연막 사이의 계면특성을 악화시키는 것이며, 아주 작은 것이 바람직하다.
상기의 결정화를 위해 가열처리조건에서는, 이 횡성장을 100μm 이상으로 행할 수 있다. 이렇게 해서 횡성장한 영역을 가지는 규소막(408)을 얻는다.
이 결정성장을 위한 가열처리는, 실시예 1과 같이, 450℃∼750℃로 행하면 된다. 어느 정도의 횡성장 거리를 확보하는 것이라면, 가열처리 온도를 600℃ 이상으로 하는 것이 바람직하다. 그러나, 그 이상으로 온도를 올림으로써 결정성장거리나 결정성의 향상은 그다지 크지 않으며, 반대로 무질서한 결정화에 의해 결정성이 저하되는 것이 관찰된다. 따라서, 경제성이나 공정의 간략화를 고려한 경우, 600℃∼650℃ 정도의 가열처리로 충분하다.
이어서, 니켈원소를 선택적으로 도입하기 위한 산화규소막으로 형성되는 마스크(404)를 제거한다. 이 상태에서는 니켈원소가 막 안에 편재되어 있다. 특히, 개구(405)가 형성되어 있던 영역과, (407)로 나타내어지는 결정성장의 선단부분에 서는 니켈원소가 비교적 고농도로 존재하고 있다.
따라서, 활성층 형성에서는 그들 영역을 피하는 것이 중요해진다. 즉, 활성층 안에 상기 니켈원소가 편재된 영역이 존재하지 않도록 하는 것이 중요하다. 결정화 후에 다시 레이저광의 조사를 행하고, 다시 결정화를 조장시켜도 된다. 이 레이저광의 조사는 막 안에 존재하는 니켈원소의 덩어리를 분산시키며, 후에 니켈원소를 제거하기 쉽게 하는 효과를 가지고 있지만, 또한 횡성장이 진행하는 경우는 없다.
이어서, HCl을 3체적% 포함한 산소분위기 안에서, 950℃의 가열처리를 행하고, 열산화막(409)을 200Å의 두께로 성막한다. 이 열산화막의 형성에 따라서, 규소막(408)의 막두께는 100Å 정도 그 막두께가 감소한다. 즉, 규소막의 막두께는 400Å 정도가 된다. (도 4c)
일반적으로, 규소막의 표면에 형성되는 열산화막은, 표면에 부풀어 오르는 두께와, 내부에 진행하는 산화의 거리가 거의 같은 것이 된다. 따라서, 예를들면 l00Å의 규소막의 표면에 100Å의 열산화막을 형성하면, 규소막의 두께는 50Å 감소하고, 50Å 두께의 규소막과 그 표면에 형성된 100Å 두께의 열산화막이라는 구성이 된다.
상기의 공정에서는, 열산화막의 형성에 따라 막 안의 불안정한 결합상태를 가지는 규소원소가 열산화막의 형성에 이용된다. 그리고, 막 안의 결함이 감소되고, 보다 높은 결정성을 얻을 수 있다. 또한, 동시에 열산화막의 형성 및 염소의 작용에 의해 규소막(408) 안으로 부터, 니켈원소가 게터링된다. 당연히, 열산화막(409) 안에는 비교적 고농도로 니켈원소가 들어가게 된다. 그리고, 상대적으로 규소막(408) 안의 니켈원소는 감소된다. (도 4c)
열산화막(409)을 형성하면, 이 열산화막(409)을 제거한다. 이렇게 해서, 니켈원소의 함유농도를 감소시킨 결정성 규소막(408)을 얻는다. 이렇게 하여 얻어진 결정성 규소막(408)은 도 7a 및 도 7b로 나타내는 바와 같이 한 방향으로 결정구조가 뻗어 있는(이 방향은 결정성장방향과 일치한다) 구조를 가지고 있다. 즉, 가늘고 긴 원주형상의 결정체가 복수의 한 방향으로 뻗은 결정입계를 통해, 복수 평행하게 늘어서 있는 구조를 가지고 있다.
이어서 규소막을 에칭함으로써, 횡성장영역으로 구성되는 패턴(410)을 형성한다. 이 섬형상 영역(410)이 후에 TFT의 활성층이 된다. 여기에서는, 소스영역과 드레인영역을 연결하는 방향과 결정성장방향이 일치 또는 개략 일치하도록 패턴의 위치를 취한다. 이렇게 함으로써, 캐리어가 이동하는 방향과 결정 격자가 연속해서 뻗는 방향을 맞출 수 있고, 결과로서 높은 특성의 TFT를 얻을 수 있다.
그리고, (410)으로 구성되는 패턴을 형성한 후에 열산화막(411)을 500Å의 두께로 성막한다. 열산화막(411)은 HCl을 3% 함유한 산소분위기 안에서 950℃의 가열처리를 행함으로써 얻는다. 열산화막(411)을 성막함으로써, 패턴(활성층이 되는 패턴) (410)의 막두께는 250Å이 된다.
이 공정에서도 열산화막(409)을 성막하는 경우와 같은 효과를 얻을 수 있다. 또, 열산화막(411)은 TFT의 게이트 절연막의 일부가 된다.
본 실시예에서는 최종적으로 얻어지는 결정성 규소막(408)으로 구성되는 활성층(410)의 막두께(250Å)는 제 2 열산화막(411)의 막두께(500Å)보다도 얇아진다. 이렇게 함으로써 열산화막의 형성에 따르는 도 6a 내지 도 6 d나 도 7a 및 도 7b로 나타내는 특이한 결정구조를 얻기 위한 효과를 얻을 수 있다.
이후, 열산화막(411)과 함께 게이트 절연막을 구성하는 산화규소막(504)을 1000Å의 두께로 플라즈마 CVD 법으로 성막한다. (도 5a)
이어서 게이트전극을 형성하기 위한 알루미늄막을 스퍼터법으로 4000Å의 두께로 성막한다. 이 알루미늄막 안에, 스칸듐을 0.2중량% 함유시킨다. 알루미늄막을 성막하면 도시하지 않은 치밀한 양극산화막을 100Å의 두께로 성막한다.
이어서 레지스트 마스크(506)를 형성한다. 그리고 이 레지스트 마스크를 이용하여 알루미늄막을 (505)로 나타내어지는 패턴으로 패터닝한다. 이렇게 해서 도 5b로 나타내는 상태를 얻는다.
여기에서 다시 양극산화를 행한다. 실시예 1과 같이, 다공질 양극산화막(508)과 치밀한 양극산화막(509)을 얻는다. 치밀한 양극산화막(509)의 막두께는 1000Å로 한다. 그리고, 양극산화막을 마스크로 하여, 드러낸 산화규소막(504)과 열산화막(41l)을 에칭하고, 새롭게 게이트 절연막(510)를 얻는다. (도 5c)
이어서, 다공질형상의 양극산화막(508)을 제거한다. 그리고, 실시예 1과 같은 방법으로 불순물 이온의 주입과 활성화를 행한다. 여기에서는, N 채널형 박막 트랜지스터를 제조하기 위해 P(인)이온의 주입을 플라즈마 도핑법으로 행한다. 이렇게 하여, 소스영역(511), 채널형성영역(513), 드레인영역(515), 저농도 불순물영역 (512)와 (514)가 자기 정합적으로 형성된다. (도 5d)
이어서 층간 절연막(516)으로서 산화규소막, 또는 질화규소막, 또는 그 적층막을 형성한다. 층간절연막으로서는, 산화규소막 또는 질화규소막 상에 수지재료로 구성되는 층을 사용해도 된다. 그리고 콘택트홀의 형성을 행하고, 소스전극(517)과 드레인전극(518)의 형성을 행한다. 이렇게 해서 도 5e로 나타내는 박막트랜지스터가 완성된다.
본 실시예로 나타내는 TFT는 그 특성으로서 종래에는 얻을 수 없었던 극히 높은 것을 얻을 수 있다. 예를들면, NTFT (N채널형 TFT)로, 이동도가 200∼500(cm2/Vs), S값이 75∼90(mV/dec)(VD=lV)라는 고성능인 것이 얻어진다. PTFT(P채널형 TFT)로 120∼180(cm2/Vs), S값이 75∼100(mV/dec)(VD=1V)라는 고성능인 것을 얻을 수 있다.
실시예 3
본 실시예는 실시예 2로 나타내는 구성에 있어서 게이트 절연막의 형성방법을 연구한 예에 관한 것이다. 도 6a 내지 도 6d에 본 실시예의 제조공정을 나타낸다. 우선 도 4a 및 도 4b로 나타내는 공정에 따라 횡성장 영역를 가지는 결정성 규소막(408)을 얻는다. 또, 여기에서는 출발막의 비정질 규소막을 500Å로 한다.
결정성 규소막(408)을 얻으면, HCl을 3% 함유시킨 산소분위기 안에서 950℃의 가열처리를 행함으로써 열산화막(409)을 200Å의 두께로 성막한다.(도 6a)
이어서, 열산화막(409)을 제거한다. 그리고, 규소막을 에칭함으로써 후에 박막 트랜지스터의 활성층이 되는 패턴(410)을 형성한다. (도 6b)
이어서, 플라즈마 CVD 법으로 절연막(504)을 형성한다. CVD 절연막(504)으로서, 산화규소막 또는 질화산화규소막(504)을 500∼1500Å의 두께로 성막한다. 여기에서는, 질화산화규소막을 l000Å의 두께로 형성한다. (도 6c)
이어서, HCl을 3% 함유시킨 산소분위기 안에서 950℃의 가열처리를 행함으로써 열산화막(411)을 300Å의 두께로 성막한다. 이 때, 열산화막(411)은 CVD 산화막(504)의 내측에서 성장하고, 도 6d로 나타내는 상태로 성막된다.
본 실시예로 나타내는 제조공정을 채용한 경우, 게이트 절연막은 열산화막(41l)과 CVD 산화막(504)과의 적층막으로 구성되게 된다. 본 실시예로 나타내는 제조공정을 채용한 경우, 게이트 절연막과 활성층과의 계면에서의 계면준위 밀도를 보다 낮은 것으로 할 수 있다.
실시예 4
실시예 1 및 2에서는 할로겐 원소에 의해 규소의 결정화를 조장하는 촉매원소를 게터링하는 공정을 나타내었다. 본 실시예에서는 촉매원소의 게터링공정으로 인원소를 사용하는 예를 설명한다.
우선, 실시예 1 또는 실시예 2로 설명한 방법에 따라, 석영기판(600) 상에 비정질 규소막을 결정화하여, 결정성 규소막(602)을 형성한다. 또, (601)은 산화규소막으로 구성되는 기초막이다. 여기에서는, 비정질 규소막의 두께를 400Å로 한다. 박막 트랜지스터의 활성층이 되는 영역을 적어도 덮는 레지스트 마스크(603)를 형성한다. (도 8a)
이어서 도 8b로 나타내는 바와 같이, 활성층이 되는 영역 이외에 인을 첨가하고, 게터링영역(604)을 형성한다. 첨가방법은 이온 도핑법등의 기상법(氣相法)이나, 스핀코트법등의 액상법(液相法), 인을 함유하는 막을 스퍼터법, CVD 법으로 형성하는 고상법(固相法)을 사용할 수 있다. 인이 첨가되지 않은 결정영역을 피 게터링 영역(605)으로 부른다.
도 8c로 나타내는 바와 같이, 레지스트 마스크(603)를 제거한 후, 400∼1050℃, 바람직하게는 600∼750℃의 온도로, 1min∼20hr(전형적으로는 30min∼3hr)의 가열처리를 행하면 된다. 이 가열처리에 의해 촉매원소가 게터링영역(604)으로 확산하고 인에 포획되기 때문에 피 게터링영역(605) 안의 촉매원소 농도는 5×1017원자개/cm3이하까지 감소된다.
이렇게 하여 게터링공정을 끝내면, 도 8d로 나타내는 바와 같이 피 게터링영역(605)을 패터닝하여 활성층(606)을 형성한다. 이어서, 도 8e로 나타내는 바와 같이 실시예 3과 마찬가지로 게이트절연막을 형성한다. 우선, 플라즈마 CVD 법으로 절연막(607)을 형성한다. CVD 절연막(607)으로서, 여기에서는 질화산화규소막을 1000Å의 두께로 형성한다.
이어서, HCl을 3% 함유시킨 산소분위기 안에서 950℃의 가열처리를 행함으로써 활성층(606) 표면을 열산화하고, 열산화막(608)을 300Å의 두께로 성막한다. 이것에 의해, 활성층(606)의 막두께는 250Å정도가 된다. 또한 열산화막(608)과 CVD 산화막(607)이 게이트절연막을 구성한다. 실시예 1(도 3a 내지 도 3e), 실시예 2(도 5a 내지 도 5e)로 나타낸 제조공정에 따라, 이후는 박막 트랜지스터를 제조하면 된다.
물론, 게이트 절연막이 되는 열산화막(608)을 형성할 때에 할로겐원소를 포함하는 분위기 안에서 가열처리를 행하면 본 실시예의 인원소에 의한 게터링효과와 할로겐원소에 의한 게터링효과의 상승효과가 얻어진다.
또한, 여기에서는 게터링영역(604)에 인을 첨가하였는데, 인에 덧붙여 보론을 인보다도 고농도로 첨가하면 된다. 이 경우에는 인만을 첨가시키는 경우보다도 게터링 효과가 높다는 것이 판명되었고, 또한 보론만으로는 게터링 효과를 얻을 수 없다는 것도 판명되었다.
상기 실시예에서 개시하는 방법을 이용하여 얻어진 PTFT와 NTFT를 조합하여, 9단의 링 오실레이터를 구성한 경우, 400MHz 이상의 발진을 행하게 할 수 있다. 일반적으로, 링 오실레이터의 발진주파수의 10% 정도로 실제 회로의 설계를 행하는 것을 고려한다면, 상기의 TFT로 40MHz 정도의 주파수로 동작하는 회로를 구성할 수 있게 된다.
이와 같이 본 명세서에서 개시하는 발명을 이용함으로써, 고속동작(일반 수십 MHz 이상의 동작속도)이 요구되는 데이터 드라이버 회로를 구성할 수 있는 박막 트랜지스터를 얻을 수 있다. 따라서, 도 1a 및 도 1b로 나타내는 대규모의 액티브 매트릭스 표시장치에서도 소수의, 바람직하게는 단일한 비디오단자만을 가지게 하고, 드라이버 회로를 액티브 매트릭스 회로와 동일 기판상에 일체화하여 형성할 수 있다.

Claims (24)

  1. 절연 표면을 가지는 기판상에 화소 전극이 형성된 액티브 매트릭스 회로와, 상기 액티브 매트릭스 회로를 구동하기 위한 데이터 드라이버 회로를 가지며,
    상기 데이터 드라이버 회로를 구성하는 시프트 레지스터 회로를 p계열, 상기 기판의 외부로 부터 상기 데이터 드라이버 회로에 입력하는 비디오단자 수를 q, 상기 액티브 매트릭스 회로중에 있으며, 상기 데이터 드라이버 회로에 의해 구동되는 화소 전극 수를 R 로 할 때, R/pq가 5만 이상 300만 이하인 액티브 매트릭스 표시장치로서,
    상기 액티브 매트릭스 회로 및 데이터 드라이버 회로를 구성하는 트랜지스터는 활성층이 막형상이고,
    상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 활성층은, 결정화를 촉진하는 촉매원소의 존재 하에서 결정화됨으로써 얻어진 결정성 반도체막인 것을 특징으로 하는 액티브 매트릭스 표시장치.
  2. 절연 표면을 가지는 기판상에 화소 전극이 형성된 액티브 매트릭스 회로와, 상기 액티브 매트릭스 회로를 구동하기 위한 데이터 드라이버 회로를 가지며,
    상기 데이터 드라이버 회로를 구성하는 시프트 레지스터 회로를 p계열, 상기 기판의 외부로 부터 상기 데이터 드라이버 회로에 입력하는 비디오단자 수를 q, 상기 액티브 매트릭스 회로중에 있으며, 상기 데이터 드라이버 회로에 의해 구동되는 화소 전극 수를 R로 할 때, R/pq가 5만 이상 300만 이하인 액티브 매트릭스 표시장치로서,
    상기 액티브 매트릭스 회로 및 데이터 드라이버 회로를 구성하는 트랜지스터는 활성층이 막형상이고,
    상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 활성층은, 결정화를 촉진하는 촉매원소의 존재하에서 불활성 분위기안에서의 가열처리로 얻어진 결정성 반도체막인 것을 특징으로 하는 액티브 매트릭스 표시장치.
  3. 절연 표면을 가지는 기판상에 화소 전극이 형성된 액티브 매트릭스 회로와, 상기 액티브 매트릭스 회로를 구동하기 위한 데이터 드라이버 회로를 가지며,
    상기 데이터 드라이버 회로를 구성하는 시프트 레지스터 회로를 p계열, 상기 기판의 외부로 부터 상기 데이터 드라이버 회로에 입력하는 비디오단자 수를 q, 상기 액티브 매트릭스 회로중에 있으며, 상기 데이터 드라이버 회로에 의해 구동되는 화소 전극 수를 R로 할 때, R/pq가 5만 이상 300만 이하인 액티브 매트릭스 표시장치로서,
    상기 액티브 매트릭스 회로 및 데이터 드라이버 회로를 구성하는 트랜지스터는 활성층이 막형상이고,
    상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 활성층은, 결정화를 촉진하는 촉매원소의 존재하에서 불활성 분위기안에서의 제 1 가열처리 후, 제 2 가열처리를 행함으로써 얻어진 결정성 반도체막인 것을 특징으로 하는 액티브 매트릭스 표시장치.
  4. 절연 표면을 가지는 기판상에 화소 전극이 형성된 액티브 매트릭스 회로와, 상기 액티브 매트릭스 회로를 구동하기 위한 데이터 드라이버 회로를 가지며,
    상기 데이터 드라이버 회로를 구성하는 시프트 레지스터 회로를 p계열, 상기 기판의 외부로 부터 상기 데이터 드라이버 회로에 입력하는 비디오단자 수를 q, 상기 액티브 매트릭스 회로중에 있으며, 상기 데이터 드라이버 회로에 의해 구동되는 화소 전극 수를 R로 할 때, R/pq가 5만 이상 300만 이하인 액티브 매트릭스 표시장치로서,
    상기 액티브 매트릭스 회로 및 데이터 드라이버 회로를 구성하는 트랜지스터는 활성층이 막형상이고,
    상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 활성층은, 결정화를 촉진하는 촉매원소의 존재하에서의 가열처리 후, 할로겐원소를 포함하는 분위기 안에서 가열처리됨으로써 얻어진 결정성 반도체막인 것을 특징으로 하는 액티브 매트릭스 표시장치.
  5. 제 1 항에 있어서, 상기 촉매원소로서 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Au에서 선택된 1종 또는 복수종류의 원소인 것을 특징으로 하는 액티브 매트릭스 표시장치.
  6. 제 1 항에 있어서, 상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 활성층의 결정성 반도체막 표면에는 열산화막이 형성되어 있고, 그 열산화막의 막두께는 상기 활성층의 막두께보다 두꺼운 것을 특징으로 하는 액티브 매트릭스 표시장치.
  7. 제 1 항에 있어서, 상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 활성층의 결정성 반도체막 표면에는 열산화막이 형성되어 있고, 그 열산화막의 막두께는 상기 활성층의 막두께보다 두껍고,
    상기 열산화막 상에는, 상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 게이트전극과 정합하는 위치에 기상법으로 성막된 절연막이 형성되어 있는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  8. 제 1 항에 있어서, 상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 활성층에는 촉매원소가 포함되고 있고, 상기 촉매원소는 결정성 반도체막의 표면 및/또는 이면을 향해 함유농도가 높아지는 농도분포를 가지고 있는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  9. 제 1 항에 있어서, 상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 활성층의 상기 촉매원소 농도는 1×1014∼5×1018원자개/cm3인 것을 특징으로 하는 액티브 매트릭스 표시장치.
  10. 제 1 항에 있어서, 상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 활성층의 결정성 반도체막 안에서의, 상기 촉매원소 농도는 l×10l6∼5×1017원자개/cm3인 것을 특징으로 하는 액티브 매트릭스 표시장치.
  11. 제 1 항에 있어서, 상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 활성층의 결정성 반도체막 안에는 할로겐원소가 포함되어 있으며, 상기 할로겐원소는 결정성 반도체막 표면 및/또는 이면을 향해 함유 농도가 높아지는 농도분포를 가지고 있는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  12. 제 1 항에 있어서, 상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 활성층의 막두께는 100Å∼750Å인 것을 특징으로 하는 액티브 매트릭스 표시장치.
  13. 제 1 항에 있어서, p = q = l 인 것을 특징으로 하는 액티브 매트릭스 표시장치.
  14. 절연 표면을 가지는 기판상에 화소 전극이 형성된 액티브 매트릭스 회로와, 상기 액티브 매트릭스 회로를 구동하기 위한 데이터 드라이버 회로를 가지며, 상기 액티브 매트릭스 회로 및 데이터 드라이버 회로는 박막 트랜지스터로 구성되고,
    상기 데이터 드라이버 회로를 구성하는 시프트 레지스터 회로를 p계열, 상기 기판의 외부로 부터 상기 데이터 드라이버 회로에 입력하는 비디오단자 수를 q, 상기 액티브 매트릭스 회로중에 있으며, 상기 데이터 드라이버 회로에 의해 구동되는 화소 전극 수를 R로 할 때, R/pq가 5만 이상 300만 이하인 액티브 매트릭스 표시장치의 제조방법으로서,
    상기 절연 표면에 비정질 반도체막을 형성하는 공정과,
    상기 비정질 반도체막에 결정화를 촉진하는 촉매원소를 첨가하고, 가열처리로 결정화하여 결정성 반도체막을 형성하는 공정과,
    가열처리로 상기 결정성 반도체막 안의 상기 촉매원소를 게터링하는 공정과,
    상기 결정성 반도체막을 섬형상으로 패터닝하고, 상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 활성층을 형성하는 공정을 가지는 것을 특징으로 하는 액티브 매트릭스 표시장치의 제조방법.
  15. 절연 표면을 가지는 기판상에 화소 전극이 형성된 액티브 매트릭스 회로와, 상기 액티브 매트릭스 회로를 구동하기 위한 데이터 드라이버 회로를 가지며, 상기 액티브 매트릭스 회로 및 데이터 드라이버 회로는 박막 트랜지스터로 구성되고,
    상기 데이터 드라이버 회로를 구성하는 시프트 레지스터 회로를 p계열, 상기 기판의 외부로 부터 상기 데이터 드라이버 회로에 입력하는 비디오단자 수를 q, 상기 액티브 매트릭스 회로중에 있으며, 상기 데이터 드라이버 회로에 의해 구동되는 화소 전극 수를 R로 할 때, R/pq가 5만 이상 300만 이하인 액티브 매트릭스 표시장치의 제조방법으로서,
    상기 절연 표면에 비정질 반도체막을 형성하는 공정과,
    상기 비정질 반도체막에 결정화를 촉진하는 촉매원소를 첨가하고, 가열처리로 결정화하여 결정성 반도체막을 형성하는 공정과,
    가열처리로 상기 결정성 규소막 안의 상기 촉매원소를 게터링하는 공정과,
    상기 결정성 반도체막을 섬형상으로 패터닝하고, 상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 활성층을 형성하는 공정과,
    상기 활성층 표면을 산화하여 게이트 절연막을 구성하는 열산화막을 형성하는 공정을 가지는 것을 특징으로 하는 액티브 매트릭스 표시장치의 제조방법.
  16. 절연 표면을 가지는 기판상에 화소 전극이 형성된 액티브 매트릭스 회로와, 상기 액티브 매트릭스 회로를 구동하기 위한 데이터 드라이버 회로를 가지며, 상기 액티브 매트릭스 회로 및 데이터 드라이버 회로는 박막 트랜지스터로 구성되고,
    상기 데이터 드라이버 회로를 구성하는 시프트 레지스터 회로를 p계열, 상기 기판의 외부로 부터 상기 데이터 드라이버 회로에 입력하는 비디오단자 수를 q, 상기 액티브 매트릭스 회로중에 있으며, 상기 데이터 드라이버 회로에 의해 구동되는 화소 전극의 수를 R로 할 때, R/pq가 5만 이상 300만 이하인 액티브 매트릭스 표시장치의 제조방법으로서,
    상기 절연 표면에 비정질 반도체막을 형성하는 공정과,
    상기 비정질 반도체막에 결정화를 촉진하는 촉매원소를 첨가하고, 가열처리로 결정화하여 결정성 반도체막을 형성하는 공정과,
    가열처리로 상기 결정성 반도체막 안의 상기 촉매원소를 게터링하는 공정과,
    상기 결정성 반도체막을 섬형상으로 패터닝하고, 상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 활성층을 형성하는 공정과,
    상기 활성층에 접촉하여, 기상법으로 절연막을 형성하는 공정과,
    상기 활성층의 표면을 산화하여, 게이트 절연막을 구성하는 열산화막을 형성하는 공정을 가지는 것을 특징으로 하는 액티브 매트릭스 표시장치의 제조방법.
  17. 제 15 항에 있어서, 상기 열산화막의 막두께는 상기 활성층의 막두께보다 두꺼운 것을 특징으로 하는 액티브 매트릭스 표시장치.
  18. 제 14 항에 있어서, 게터링 공정은 할로겐원소를 포함하는 분위기 안에서의 가열처리인 것을 특징으로 하는 액티브 매트릭스 표시장치의 제조방법.
  19. 제 14 항에 있어서, 게터링 공정은 5족만 혹은 15족 및 13족에서 선택된 원소를 상기 결정성 반도체 박막중 선택적으로 첨가하고, 불순물영역을 형성하고, 가열처리하여, 상기 불순물영역 안에 상기 촉매원소를 게터링시키는 공정인 것을 특징으로 하는 액티브 매트릭스 표시장치의 제조방법.
  20. 제 14 항에 있어서, 상기 촉매원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Au에서 선택된 1종 또는 복수종류의 것이 이용되는 것을 특징으로 하는 액티브 매트릭스 표시장치의 제조방법.
  21. 제 14 항에 있어서, 상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 활성층의 상기 촉매원소 농도는 l×l014∼5×l018원자개/cm3인 것을 특징으로 하는 액티브 매트릭스 표시장치의 제조방법.
  22. 제 14 항에 있어서, 상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 활성층의 결정성 반도체막 안에서의, 상기 촉매원소의 농도는 1×1016∼5×1017원자개/cm3인 것을 특징으로 하는 액티브 매트릭스 표시장치의 제조방법.
  23. 제 14 항에 있어서, 상기 데이터 드라이버 회로를 구성하는 박막 트랜지스터의 활성층의 막두께는 l00Å∼750Å인 것을 특징으로 하는 액티브 매트릭스 표시장치의 제조방법.
  24. 제 14 항에 있어서, p = q = 1 인 것을 특징으로 하는 액티브 매트릭스 표시장치의 제조방법.
KR1019970066853A 1996-12-09 1997-12-09 액티브매트릭스표시장치및그제조방법 KR100516311B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP34457496 1996-12-09
JP96-344574 1996-12-09
JP97-287715 1997-10-03
JP9287715A JPH10228248A (ja) 1996-12-09 1997-10-03 アクティブマトリクス表示装置およびその作製方法

Publications (2)

Publication Number Publication Date
KR19980063913A true KR19980063913A (ko) 1998-10-07
KR100516311B1 KR100516311B1 (ko) 2005-12-16

Family

ID=26556854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970066853A KR100516311B1 (ko) 1996-12-09 1997-12-09 액티브매트릭스표시장치및그제조방법

Country Status (5)

Country Link
US (1) US6777272B2 (ko)
JP (1) JPH10228248A (ko)
KR (1) KR100516311B1 (ko)
CN (2) CN100347822C (ko)
TW (1) TW359856B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040040158A (ko) * 2002-11-06 2004-05-12 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터의 제조방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6875628B1 (en) * 1993-05-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of the same
JP3942683B2 (ja) * 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
JP2000163014A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
EP1020920B1 (en) * 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
JP2004054168A (ja) * 2002-07-24 2004-02-19 Hitachi Ltd 画像表示装置
JP4464078B2 (ja) * 2003-06-20 2010-05-19 株式会社 日立ディスプレイズ 画像表示装置
KR100611154B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
US9734901B2 (en) 2004-10-29 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Display device with semiconductor memory cell
KR20080111693A (ko) 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100882909B1 (ko) * 2007-06-27 2009-02-10 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
US9171840B2 (en) * 2011-05-26 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2613346B1 (en) * 2011-11-11 2022-06-08 BOE Technology Group Co., Ltd. Thin film transistor, manufacturing method thereof and display device
CN102646595A (zh) * 2011-11-11 2012-08-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示器件
CN103489920B (zh) * 2013-09-26 2016-08-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910988A (ja) * 1982-07-12 1984-01-20 ホシデン株式会社 カラ−液晶表示器
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH0261032A (ja) 1988-08-24 1990-03-01 Sumitomo Metal Ind Ltd 疲労強度の優れた肌焼鋼
JPH059794A (ja) 1991-07-04 1993-01-19 Nissan Motor Co Ltd 電着塗装方法および装置
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
DE69428387T2 (de) * 1993-02-15 2002-07-04 Semiconductor Energy Lab Herstellungsverfahren für eine kristallisierte Halbleiterschicht
US5985741A (en) * 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP3535205B2 (ja) * 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2791858B2 (ja) * 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 半導体装置作製方法
US5589406A (en) * 1993-07-30 1996-12-31 Ag Technology Co., Ltd. Method of making TFT display
US5477073A (en) * 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
JP3212060B2 (ja) 1993-09-20 2001-09-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW297142B (ko) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JPH07135323A (ja) 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
TW264575B (ko) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5869362A (en) * 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
KR100279217B1 (ko) * 1994-04-13 2001-02-01 야마자끼 순페이 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법
JP3844526B2 (ja) 1994-04-13 2006-11-15 株式会社半導体エネルギー研究所 結晶性珪素膜作製方法
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
TW403993B (en) * 1994-08-29 2000-09-01 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JPH0876142A (ja) * 1994-09-01 1996-03-22 Sharp Corp 液晶表示装置
US5818068A (en) * 1994-09-22 1998-10-06 Sharp Kabushiki Kaisha Thin film transistor circuit and an active matrix type display device
JP3418647B2 (ja) 1994-12-09 2003-06-23 株式会社半導体エネルギー研究所 半導体装置作製方法および結晶成長促進剤
CN1134600A (zh) * 1995-01-13 1996-10-30 株式会社半导体能源研究所 制造薄膜晶体管的方法及设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040040158A (ko) * 2002-11-06 2004-05-12 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터의 제조방법

Also Published As

Publication number Publication date
US6777272B2 (en) 2004-08-17
CN1624875A (zh) 2005-06-08
CN100347822C (zh) 2007-11-07
CN1188243A (zh) 1998-07-22
TW359856B (en) 1999-06-01
US20030034940A1 (en) 2003-02-20
JPH10228248A (ja) 1998-08-25
KR100516311B1 (ko) 2005-12-16
CN1188738C (zh) 2005-02-09

Similar Documents

Publication Publication Date Title
US6323071B1 (en) Method for forming a semiconductor device
US5888857A (en) Semiconductor device and method for manufacturing the same
JP3645380B2 (ja) 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3747360B2 (ja) アクティブマトリクス電気光学装置
JP3306258B2 (ja) 半導体装置の製造方法
US20030094625A1 (en) Semiconductor device and method for fabricating the same
KR100516311B1 (ko) 액티브매트릭스표시장치및그제조방법
KR19980071529A (ko) 반도체 장치의 제작 방법
JPH0869967A (ja) 半導体装置の作製方法
JPH0832079A (ja) 半導体装置およびその作製方法
JP3514891B2 (ja) 半導体装置およびその作製方法
JP4162727B2 (ja) 半導体装置の作製方法
JP2776276B2 (ja) 薄膜トランジスタの製造方法
JP3392325B2 (ja) 液晶表示装置
JP2001196307A (ja) 半導体装置の製造方法
JP3488361B2 (ja) 半導体装置の作製方法
JP3618604B2 (ja) 半導体装置作製方法
JP3734582B2 (ja) アナログスイッチ回路の作製方法
JP3950307B2 (ja) 半導体装置の作製方法
JPH08186262A (ja) 薄膜トランジスタの製造方法
JP2001135574A (ja) 半導体装置の製造方法
JPH09246558A (ja) 薄膜トランジスタおよび液晶表示装置用アクティブマトリックスアレイとそれらの製造方法
JP3480838B2 (ja) 半導体装置
JP4001965B2 (ja) 結晶性珪素膜の作製方法
KR20020017779A (ko) 실리콘 결정화방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee