JP3480838B2

JP3480838B2 - 半導体装置

Info

Publication number: JP3480838B2
Application number: JP2001004208A
Authority: JP
Inventors: 保彦竹村; 広樹安達
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2001-01-11
Filing date: 2001-01-11
Publication date: 2003-12-22
Anticipated expiration: 2018-12-22
Also published as: JP2001244474A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）を少なくとも２つ同じ基板上に有する半導体
集積回路の構造および作製方法に関するものである。本
発明によって作製される半導体集積回路は、液晶ディス
プレーのアクティブマトリクス等に使用される。

【０００２】

【従来の技術】従来、薄膜トランジスタは、薄膜半導体
領域（活性層）を島状にパターニングして、他の薄膜ト
ランジスタと分離し、さらに、ゲート絶縁膜として、Ｃ
ＶＤ法やスパッタ法によって絶縁被膜を形成し、その上
にゲート電極を形成した。

【０００３】従来の方法による薄膜トランジスタを有す
る半導体集積回路の作製工程例を図２に示す。まず、基
板２１上に下地膜２２、シリコン膜２３を形成する。そ
して、フォトレジスト等の材料の被膜２４ａ、２４ｂを
シリコン膜２３上に選択的に形成する。被膜２４ａ、２
４ｂとシリコン膜２３の間には、汚染を防ぐために、酸
化珪素や窒化珪素の薄い膜を設けてもよい。（図２
（Ａ））その後、この被膜２４ａ、２４ｂをマスクとし
てシリコン膜２３をエッチングして、島状のシリコン領
域（活性層）２５ａ、２５ｂを形成するが、同時に下地
膜２２も一部エッチングされる。このため、シリコン膜
の厚さに加えて、オーバーエッチｘだけ段差が増加す
る。（図２（Ｂ））

【０００４】その後、ゲート絶縁膜として機能する絶縁
膜２６を全面に形成し、さらに、ゲート電極・配線２７
ｎ、２７ｐ、２７ｃを形成する。この際、先の活性層の
段差が大きいとゲート電極が断線することがある。ゲー
ト電極を形成したのち、イオンドーピング、イオン注入
等の手段によって不純物を注入し、これを熱アニール、
レーザーアニール、ランプアニール等によって活性化さ
せ、不純物領域２８ｎ（ｎ型）、２８ｐ（ｐ型）を得
る。その後、層間絶縁物２９を堆積し、これにコンタク
トホールを形成して、ＴＦＴの不純物領域に電極３０
ａ、３０ｂ、３０ｃを形成する。

【０００５】

【発明が解決しようする課題】このような従来の方法で
は、図２（Ｂ）にｙで示される下地膜のオーバーエッチ
が問題となっていた。この段差が存在するとゲート電極
が断線し、歩留りが低下した。特に下地膜にエッチング
レートの大きな膜を用いると、この段差が大きくなっ
た。量産性の観点からは、下地膜としてはプラズマＣＶ
Ｄ法やＡＰＣＶＤ法によって作製される膜が好ましいの
であるが、このような膜はエッチングレートが大きくて
使用できなかった。本発明はこのような従来、一般的に
用いられてきたＴＦＴの素子間分離の方法を見直し、歩
留りの高いＴＦＴおよびその作製方法を提供することを
課題とする。

【０００６】

【課題を解決するための手段】本発明では、シリコン膜
を分断して素子間分離をおこなうのではなく、シリコン
膜を選択的に５００〜６５０℃で熱的に酸化することに
よって電気的な分離をおこなう。酸化されるシリコン膜
はアモルファスでも結晶性でもよい。シリコン膜の厚さ
は１００〜１５００Å、好ましくは１０００Å以下、よ
り好ましくは５００Å以下である。また、基板は、コー
ニング社７０５９番ガラス（無アルカリ、ホウ珪酸ガラ
ス）に代表されるような歪み温度（歪み点）が７５０℃
以下の各種ガラス基板とする。

【０００７】重要なことは単結晶のシリコンに比較し
て、アモルファスや多結晶等の非単結晶のシリコンでは
熱酸化の酸化速度が２倍程度大きいということである。
さらに、本発明では、より酸化速度を高めるに、雰囲気
に０．１〜１００％の水を添加する。これによって乾燥
雰囲気に比較して酸化速度を１０程度増加させることが
できる。図５には、本発明の酸化法（水蒸気分圧１００
％）によって得られる酸化珪素の厚さと時間の関係を示
したものであり、５５０〜６００℃という低温で本発明
のシリコン膜を全面的に酸化することが示されている。

【０００８】より酸化速度を向上させるには、１気圧以
上１５気圧以下の加圧雰囲気での酸化が好ましい。例え
ば、１０気圧の水蒸気雰囲気では、１気圧の水蒸気雰囲
気での酸化に比較して、１０倍の酸化速度が得られる。
また、酸化温度を下げることもできる。図５には４気圧
での酸化速度の変化も記した。雰囲気中の水蒸気の量を
安定化させるには、いわゆるパイロジェニック酸化法を
用いればよい。これは、純粋な水素を燃焼させて水蒸気
を生成する方法で、水素の流入量を制御すれば雰囲気中
の水蒸気の濃度が決定される。

【０００９】選択的に酸化をおこなうには、シリコン膜
上に窒化珪素膜もしくは酸化珪素上に窒化珪素を重ねて
多層構造とした膜等を酸化に対するマスク膜として選択
的に形成して、熱酸化雰囲気にさらせばよい。このよう
なマスク膜によって覆われた面では酸化反応が進行しな
い。

【００１０】

【作用】このように本発明では、熱酸化によって酸化物
を形成するため、従来のシリコン膜のエッチングにおい
て発生したような段差が生じないので、ゲート電極の断
線が少なく、歩留りが向上する。特に、本発明において
は下地膜の影響はほとんどないので、成膜方法の制約が
なく、トータルの量産性を高めることも可能である。

【００１１】

【発明の実施の形態】

【００１２】

【実施例】〔実施例１〕図１に本実施例の作製工程を
示す。図１のうち、（Ａ）〜（Ｄ）は断面図であり、
（Ｅ）は上面から見た図を示す。まず、基板（コーニン
グ７０５９）を歪み点（５９３℃）よりも高い６００〜
６６０℃、例えば６４０℃で１〜４時間、例えば１時間
アニールし、その後、０．１〜０．５℃／分、例えば
０．２℃／分で徐冷し、４５０〜５９０℃、例えば５５
０℃まで温度が低下した段階で取り出した。この取り出
し温度は、この後の熱処理工程の最高温度以下であるこ
とが望ましい。このような熱処理によって、その後の熱
処理においても基板の不可逆的な収縮を抑制することが
できる。

【００１３】このような処理を施した基板１０を洗浄
し、スパッタリング法によって厚さ２０００Åの酸化珪
素の下地膜１１を形成した。そして、プラズマＣＶＤ法
によって、厚さ３００〜１０００Å、例えば５００Åの
真性（Ｉ型）のアモルファスシリコン膜１２を成膜し
た。次に連続的に厚さ５００〜２０００Å、例えば１０
００Åの窒化珪素膜を成膜した。そして、窒化珪素膜の
みを選択的にエッチングして、酸化工程におけるマスク
膜１３ａ、１３ｂを形成した。（図１（Ａ））

【００１４】そして、１気圧の窒素雰囲気中、６００℃
で４８時間熱アニールしてシリコン膜を結晶化させた。
その後、１０％の水蒸気を含む１気圧、５５０〜６５０
℃、代表的には６００℃の酸素雰囲気中において、３〜
５時間放置することによって、シリコン膜のうちマスク
膜で覆われていない領域を底面まで完全に酸化させ、酸
化珪素領域１４ａ〜１４ｃを形成した。水蒸気の圧力の
制御は、パイロジェニック酸化法によっておこなった。
この結果、シリコン膜は領域１５ａと１５ｂに分離され
た。（図１（Ｂ））

【００１５】その後、マスク膜１３ａ、１３ｂを除去し
て、ＴＥＯＳ（テトラ・エトキシ・シラン、Ｓｉ（ＯＣ
₂Ｈ₅）₄）と酸素を原料としてプラズマＣＶＤ法によ
って厚さ１２００Åの酸化珪素膜１６を成膜し、ゲート
絶縁膜とした。引き続いて、ＬＰＣＶＤ法によって、厚
さ３０００〜８０００Å、例えば６０００Åのシリコン
膜（０．０１〜０．２％の燐を含む）を成膜した。そし
て、シリコン膜をパターニングして、ゲート電極１７
ｎ、１７ｐ、１７ｃを形成した。

【００１６】次に、イオンドーピング法（プラズマドー
ピング法とも言う）によって、分離されたシリコン領域
（ソース／ドレイン、チャネルを構成する）にゲート電
極をマスクとして、自己整合的にＰもしくはＮ導電型を
付与する不純物を添加した。ドーピングガスとして、フ
ォスフィン（ＰＨ₃）およびジボラン（Ｂ₂Ｈ₆）を用
い、前者の場合は、加速電圧を６０〜９０ｋＶ、例えば
８０ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５
ｋＶとした。ドース量は１×１０¹⁵〜８×１０ ¹⁵ｃ
ｍ^-2、例えば、燐を２×１０¹⁵ｃｍ^-2、ホウ素を５×１
０¹⁵とした。ドーピングに際しては、一方の領域をフォ
トレジストで覆うことによって、それぞれの元素を選択
的にドーピングした。この結果、Ｎ型の不純物領域１８
ｎとＰ型の不純物領域１８ｐが形成され、Ｐチャネル型
ＴＦＴ（ＰＴＦＴ）の領域とＮチャネル型ＴＦＴ（ＮＴ
ＦＴ）との領域を形成することができた。

【００１７】その後、レーザー光の照射によってアニー
ルを行った。レーザー光としては、ＫｒＦエキシマレー
ザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用い
たが、他のレーザーであってもよい。レーザー光の照射
条件は、エネルギー密度が２００〜４００ｍＪ／ｃ
ｍ²、例えば２５０ｍＪ／ｃｍ²とし、一か所につき２
〜１０ショット、例えば２ショット照射した。このレー
ザー光の照射時に基板を２００〜４５０℃程度に加熱す
ることによって、効果を増大せしめてもよい。（図１
（Ｃ））

【００１８】続いて、厚さ６０００Åの酸化珪素膜１９
を層間絶縁物としてプラズマＣＶＤ法によって形成し
た。この層間絶縁物としてはポリイミドまたは酸化珪素
とポリイミドの２層膜を利用してもよい。さらにコンタ
クトホールを形成して、金属材料、例えば、窒化チタン
とアルミニウムの多層膜によってＴＦＴの電極・配線２
０ａ、２０ｂ、２０ｃを形成した。最後に、１気圧の水
素雰囲気で３５０℃、３０分のアニールを行い、ＴＦＴ
を相補型に構成した半導体回路を完成した。（図１
（Ｄ））図１（Ｃ）を上面から見た様子を図１（Ｅ）に示す。図
１（Ｅ）の一点鎖線の断面が図１（Ａ）〜（Ｄ）であ
る。

【００１９】〔実施例２〕図３に本実施例の作製工程
を示す。まず、基板（コーニング７０５９）を歪み点
（５９３℃）よりも高い６００〜６６０℃、例えば６４
０℃で１〜４時間、例えば１時間アニールし、その後、
０．１〜０．５℃／分、例えば０．２℃／分で徐冷し、
４５０〜５９０℃、例えば５５０℃まで温度が低下した
段階で取り出した。

【００２０】このような処理を施した基板３１を洗浄
し、スパッタリング法によって厚さ２０００Åの酸化珪
素の下地膜３２を形成した。そして、プラズマＣＶＤ法
によって、厚さ３００〜１０００Å、例えば１０００Å
の真性（Ｉ型）のアモルファスシリコン膜３３を成膜し
た。次に連続的に厚さ５００〜２０００Å、例えば１０
００Åの窒化珪素膜を成膜した。そして、窒化珪素膜の
みを選択的にエッチングして、酸化工程におけるマスク
膜３４ａ、３４ｂを形成した。（図３（Ａ））

【００２１】そして、１気圧の窒素雰囲気中、６００℃
で４８時間熱アニールしてシリコン膜を結晶化させた。
その後、１００体積％の水蒸気を含む１０気圧、５００
〜６００℃の、代表的には５５０℃の雰囲気中におい
て、３〜５時間放置することによって、シリコン膜のう
ちマスク膜で覆われていない領域を底面まで完全に酸化
させ、酸化珪素領域３５ａ〜３５ｃを形成した。この結
果、シリコン膜は領域３６ａと３６ｂに分離された。
（図３（Ｂ））

【００２２】その後、マスク膜３４ａ、３４ｂを除去し
て、再び、１００％の水蒸気を含む１気圧、５００〜６
００℃、代表的には５５０℃の雰囲気中において、３〜
５時間放置することによって、全面を酸化させた。この
工程によって、シリコン領域３６ａ、３６ｂの表面が酸
化され、厚さ約１０００Åの酸化膜３７ａ、３７ｂが形
成され、シリコン領域の厚さは５００Å程度になった。
酸化工程が終了した後、６００℃の一酸化二窒素（Ｎ₂
Ｏ）の雰囲気に基板を放置することによって、脱水処理
をおこない、熱酸化膜３７ａ、３７ｂをゲート絶縁膜と
した。（図３（Ｃ））引き続いて、ＬＰＣＶＤ法によって、厚さ３０００〜８
０００Å、例えば６０００Åのシリコン膜（０．０１〜
０．２％の燐を含む）を成膜した。そして、シリコン膜
をパターニングして、ゲート電極３８ｎ、３８ｐ、３８
ｃを形成した。

【００２３】次に、イオンドーピング法（プラズマドー
ピング法とも言う）によって、分離されたシリコン領域
（ソース／ドレイン、チャネルを構成する）にゲート電
極をマスクとして、自己整合的にＰもしくはＮ導電型を
付与する不純物を添加した。ドーピングガスとして、フ
ォスフィン（ＰＨ₃）およびジボラン（Ｂ₂Ｈ₆）を用
い、前者の場合は、加速電圧を６０〜９０ｋＶ、例えば
８０ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５
ｋＶとした。ドース量は１×１０¹⁵〜８×１０ ¹⁵ｃ
ｍ^-2、例えば、燐を２×１０¹⁵ｃｍ^-2、ホウ素を５×１
０¹⁵とした。ドーピングに際しては、一方の領域をフォ
トレジストで覆うことによって、それぞれの元素を選択
的にドーピングした。この結果、Ｎ型の不純物領域３９
ｎとＰ型の不純物領域３９ｐが形成され、Ｐチャネル型
ＴＦＴ（ＰＴＦＴ）の領域とＮチャネル型ＴＦＴ（ＮＴ
ＦＴ）との領域を形成することができた。

【００２４】その後、レーザー光の照射によってアニー
ルを行った。レーザー光としては、ＫｒＦエキシマレー
ザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用い
たが、他のレーザーであってもよい。レーザー光の照射
条件は、エネルギー密度が２００〜４００ｍＪ／ｃ
ｍ²、例えば２５０ｍＪ／ｃｍ²とし、一か所につき２
〜１０ショット、例えば２ショット照射した。このレー
ザー光の照射時に基板を２００〜４５０℃程度に加熱す
ることによって、効果を増大せしめてもよい。（図３
（Ｄ））

【００２５】続いて、厚さ６０００Åの酸化珪素膜４０
を層間絶縁物としてプラズマＣＶＤ法によって形成し
た。層間絶縁物としてはポリイミドまたは酸化珪素とポ
リイミドの２層膜を利用してもよい。さらにコンタクト
ホールを形成して、金属材料、例えば、窒化チタンとア
ルミニウムの多層膜によってＴＦＴの電極・配線４１
ａ、４１ｂ、４１ｃを形成した。最後に、１気圧の水素
雰囲気で３５０℃、３０分のアニールを行い、ＴＦＴを
相補型に構成した半導体回路を完成した。（図３
（Ｅ））

【００２６】〔実施例３〕図４に本実施例の作製工程の
断面図を示す。まず、基板（コーニング７０５９）を歪
み点（５９３℃）よりも高い６００〜６６０℃、例えば
６４０℃で１〜４時間、例えば１時間アニールし、その
後、０．１〜０．５℃／分、例えば０．２℃／分で徐冷
し、４５０〜５９０℃、例えば５５０℃まで温度が低下
した段階で取り出した。このような処理を施した基板４
２を洗浄し、ＴＥＯＳを原料とするプラズマＣＶＤ法に
よって厚さ２０００Åの酸化珪素の下地膜４３を形成し
た。そして、プラズマＣＶＤ法によって、厚さ１００〜
１０００Å、例えば３００Åの真性（Ｉ型）のアモルフ
ァスシリコン膜４４を成膜した。つぎに、厚さ１０００
Åの酸化珪素膜４５と厚さ１０００Åの窒化珪素膜４６
を堆積し、これをパターニングしてマスク膜とした。

【００２７】そして、スパッタ法によって、厚さ５〜２
０Å、例えば１０Åのニッケル膜４７を形成した。この
ニッケル膜は、極めて薄いので厳密には膜としての形状
を示さない。上記の膜厚の数字は平均的なものである。
この際には基板を１５０〜３００℃に加熱することが好
ましかった。この工程で導入されたニッケルはアモルフ
ァスシリコン膜の結晶化を促進する触媒作用を有する。
（図４（Ａ））

【００２８】そして、１気圧の窒素雰囲気において、６
００℃で４時間、熱アニールして結晶化させた。この
際、矢印で示すように、ニッケル膜が選択的に成膜され
た領域からマスク膜で覆われた領域へと、横方向（基板
と平行な方向）に結晶成長が進行した。この結果、アモ
ルファスシリコン膜は結晶化し、結晶性シリコン膜４８
となった。（図４（Ｂ））

【００２９】次に、１００％の水蒸気を含む１０気圧、
５００〜６００℃、代表的には５５０℃の雰囲気中にお
いて、１時間放置することによって、シリコン膜のうち
マスク膜で覆われていない領域を底面まで完全に酸化さ
せ、酸化珪素領域４９ａ、４９ｂを形成した。（図４
（Ｃ））

【００３０】その後、プラズマＣＶＤ法によって厚さ１
２００Åの酸化珪素膜５１を形成し、ゲート絶縁膜とし
た。引き続いて、スパッタリング法によって、厚さ６０
００〜８０００Å、例えば６０００Åのアルミニウム
（０．０１〜０．２％のスカンジウムを含む）を成膜し
た。そして、アルミニウム膜をパターニングして、ゲー
ト電極を形成した。さらに、このアルミニウムの電極の
表面を陽極酸化して、表面に酸化物層を形成した。この
陽極酸化は、酒石酸が１〜５％含まれたエチレングリコ
ール溶液中で行った。得られた酸化物層の厚さは２００
０Åであった。なお、この酸化物は、後のイオンドーピ
ング工程において、オフセットゲート領域を形成する厚
さとなるので、オフセットゲート領域の長さを上記陽極
酸化工程で決めることができる。このようにしてゲート
電極部（ゲート電極とその周囲の陽極酸化物層）５２
ｎ、５２ｐ、５２ｃを形成した。

【００３１】次に、イオンドーピング法（プラズマドー
ピング法とも言う）によって、結晶シリコン領域５０に
ゲート電極部をマスクとして、自己整合的にＰもしくは
Ｎ導電型を付与する不純物を添加した。ドーピングガス
として、フォスフィン（ＰＨ ₃）およびジボラン（Ｂ₂
Ｈ₆）を用い、前者の場合は、加速電圧を６０〜９０ｋ
Ｖ、例えば８０ｋＶ、後者の場合は、４０〜８０ｋＶ、
例えば６５ｋＶとした。ドース量は１×１０¹⁵〜８×１
０¹⁵ｃｍ^-2、例えば、燐を２×１０¹⁵ｃｍ^-2、ホウ素を
５×１０¹⁵とした。ドーピングに際しては、一方の領域
をフォトレジストで覆うことによって、それぞれの元素
を選択的にドーピングした。この結果、Ｎ型の不純物領
域５３ｎとＰ型の不純物領域５３ｐが形成され、Ｐチャ
ネル型ＴＦＴ（ＰＴＦＴ）の領域とＮチャネル型ＴＦＴ
（ＮＴＦＴ）との領域を形成することができた。

【００３２】その後、レーザー光の照射によってアニー
ルを行った。レーザー光としては、ＫｒＦエキシマレー
ザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用い
たが、他のレーザーであってもよい。レーザー光の照射
条件は、エネルギー密度が２００〜４００ｍＪ／ｃ
ｍ²、例えば２５０ｍＪ／ｃｍ²とし、一か所につき２
〜１０ショット、例えば２ショット照射した。このレー
ザー光の照射時に基板を２００〜４５０℃程度に加熱す
ることによって、効果を増大せしめてもよい。上述のよ
うに不純物領域とゲート電極は、陽極酸化物層の厚さｙ
だけオフセット状態となっている。（図４（Ｄ））

【００３３】続いて、厚さ６０００Åの酸化珪素膜５４
を層間絶縁物としてプラズマＣＶＤ法によって形成し
た。さらにコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によってＴＦ
Ｔの電極・配線５５ａ、５５ｂ、５５ｃを形成した。最
後に、１気圧の水素雰囲気で３５０℃、３０分のアニー
ルを行い、ＴＦＴを相補型に構成した半導体回路を完成
した。（図４（Ｅ））

【００３４】〔実施例４〕図６に本実施例の作製工程の
断面図を示す。本実施例は液晶ディスプレー等に使用さ
れるＴＦＴ型のアクティブマトリクス回路の作製工程で
ある。まず、基板（コーニング７０５９）を歪み点（５
９３℃）よりも高い６００〜６６０℃、例えば６４０℃
で１〜４時間、例えば１時間アニールし、その後、０．
１〜０．５℃／分、例えば０．２℃／分で徐冷し、４５
０〜５９０℃、例えば５５０℃まで温度が低下した段階
で取り出した。このような処理を施した基板５６を洗浄
し、ＴＥＯＳを原料とするプラズマＣＶＤ法によって厚
さ２０００Åの酸化珪素の下地膜５７を形成した。そし
て、プラズマＣＶＤ法によって、厚さ１００〜１０００
Å、例えば８００Åの真性（Ｉ型）のアモルファスシリ
コン膜５８を成膜した。つぎに、厚さ１０００Åの酸化
珪素膜５９と厚さ１０００Åの窒化珪素膜６０を堆積
し、これをパターニングしてマスク膜とした。

【００３５】そして、スパッタ法によって、厚さ５〜２
０Å、例えば１０Åのニッケル膜６１を形成した。この
ニッケル膜は、極めて薄いので厳密には膜としての形状
を示さない。上記の膜厚の数字は平均的なものである。
この際には基板を１５０〜３００℃に加熱することが好
ましかった。この工程で導入されたニッケルはアモルフ
ァスシリコン膜の結晶化を促進する触媒作用を有する。
その後、イオンドーピング法によって、ホウ素イオンを
２×１０¹³〜５×１０¹⁵ｃｍ^-2、例えば５×１０¹⁵ｃｍ
^-2のドーズ量でマスク膜６０をマスクとしてシリコン膜
５８に導入した。このホウ素イオンは酸化珪素界面にＮ
型層が生じて電流がリークすることを防ぎ、各ＴＦＴの
分離をより強化する、いわゆるチャネルストッパーの役
目を持つ。（図６（Ａ））

【００３６】そして、１気圧の窒素雰囲気において、６
００℃で４時間、熱アニールして結晶化させた。この
際、矢印で示すように、ニッケル膜が選択的に成膜され
た領域からマスク膜で覆われた領域へと、横方向（基板
と平行な方向）に結晶成長が進行した。結晶化工程が終
了した後、マスク膜６０をマスクとして、シリコン膜を
エッチングし、その厚さを当初の８００Åから、４００
Åへと半減させた。（図６（Ｂ））

【００３７】次に、１０％の水蒸気を含む１０気圧、５
００〜６００℃、代表的には５５０℃の雰囲気中におい
て、３時間放置することによって、シリコン膜のうちマ
スク膜で覆われていない、薄いシリコン膜領域６２を酸
化させ、酸化珪素領域６３ａ、６３ｂを形成した。水蒸
気の圧力の制御は、パイロジェニック酸化法によってお
こなった。酸化された部分のシリコン膜は、酸化工程に
よって約２倍の厚さの酸化珪素に変化し、この結果、シ
リコンのまま残存している領域６４とその周囲の酸化珪
素領域６３は同じ程度の高さとなった。（図６（Ｃ））

【００３８】その後、プラズマＣＶＤ法によって厚さ１
２００Åの酸化珪素膜６５を形成し、ゲート絶縁膜とし
た。引き続いて、スパッタリング法によって、厚さ６０
００〜８０００Å、例えば６０００Åのアルミニウム
（０．０１〜０．２％のスカンジウムを含む）を成膜し
た。そして、アルミニウム膜をパターニングして、ゲー
ト電極を形成した。さらに、このアルミニウムの電極の
表面を陽極酸化して、表面に酸化物層を形成した。この
陽極酸化は、酒石酸が１〜５％含まれたエチレングリコ
ール溶液中で行った。得られた酸化物層の厚さは２００
０Åであった。なお、この酸化物は、後のイオンドーピ
ング工程において、オフセットゲート領域を形成する厚
さとなるので、オフセットゲート領域の長さを上記陽極
酸化工程で決めることができる。このようにしてゲート
電極部（ゲート電極とその周囲の陽極酸化物層）６６を
形成した。本実施例ではシリコン領域６４と酸化珪素領
域６３の高さがほとんど同じであるので、ゲート電極の
断線等は皆無であった。

【００３９】次に、イオンドーピング法（プラズマドー
ピング法とも言う）によって、結晶シリコン領域６４に
ゲート電極部をマスクとして、自己整合的にＮ導電型を
付与する不純物を添加した。ドーピングガスとして、フ
ォスフィン（ＰＨ₃）を用い、加速電圧を６０〜９０ｋ
Ｖ、例えば８０ｋＶ、ドース量は１×１０¹⁵〜８×１０
¹⁵ｃｍ^-2、例えば、２×１０¹⁵ｃｍ^-2とした。この結
果、Ｎ型の不純物領域６７ａと６７ｂが形成され、Ｎチ
ャネル型ＴＦＴ（ＮＴＦＴ）の領域を形成することがで
きた。

【００４０】その後、レーザー光の照射によってアニー
ルを行った。レーザー光としては、ＫｒＦエキシマレー
ザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用い
たが、他のレーザーであってもよい。レーザー光の照射
条件は、エネルギー密度が２００〜４００ｍＪ／ｃ
ｍ²、例えば２５０ｍＪ／ｃｍ²とし、一か所につき２
〜１０ショット、例えば２ショット照射した。このレー
ザー光の照射時に基板を２００〜４５０℃程度に加熱す
ることによって、効果を増大せしめてもよい。（図６
（Ｄ））

【００４１】続いて、厚さ６０００Åの酸化珪素膜６８
を層間絶縁物としてプラズマＣＶＤ法によって形成し
た。さらに、スパッタ法によって厚さ８００ÅのＩＴＯ
膜を成膜し、これをパターニングして、画素電極６９と
した。そして、層間絶縁膜にコンタクトホールを形成し
て、金属材料、例えば、窒化チタンとアルミニウムの多
層膜によってＴＦＴの電極・配線７０ａ、７０ｂを形成
した。最後に、１気圧の水素雰囲気で３５０℃、３０分
のアニールを行い、ＴＦＴ型のアクティブマトリクス回
路を完成した。（図６（Ｅ））

【００４２】

【発明の効果】本発明によって、ＴＦＴの歩留りを向上
させた。また、本発明によって下地膜に対する制約がな
くなり、量産に適した下地膜の成膜方法を採用できるよ
うになった。このように本発明は工業上有益な発明であ
る。

【図面の簡単な説明】

【図１】本発明のＴＦＴの作製工程例を示す。（実
施例１参照）

【図２】従来のＴＦＴの作製工程例を示す。

【図３】本発明のＴＦＴの作製工程例を示す。（実
施例２参照）

【図４】本発明のＴＦＴの作製工程例を示す。（実
施例３参照）

【図５】低温（６００℃以下）での水蒸気酸化の様
子を示す。

【図６】本発明のＴＦＴの作製工程例を示す。（実
施例４参照）

【符号の説明】

１０・・・基板１１・・・下地膜１２・・・シリコン膜１３・・・酸化工程に対するマスク膜１４・・・素子間を分離する酸化珪素１５・・・ＴＦＴの半導体領域１６・・・ゲート絶縁膜１７・・・ゲート電極１８・・・不純物領域１９・・・層間絶縁物２０・・・ソース、ドレイン電極

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/20 H01L 21/762

Claims

(57)【特許請求の範囲】

【請求項１】シリコンでなる半導体膜に、前記半導体膜
の酸化物によって互いに分離されたシリコンでなる複数
の半導体領域が設けられており、前記半導体領域は、ソース、ドレイン、チャネルを有
し、且つアモルファスシリコン膜にニッケルを導入する
ことにより前記半導体膜の膜面と平行に結晶成長した結
晶性シリコンでなり、前記酸化物は、前記半導体膜のうち結晶成長させるため
に前記ニッケルが導入された部分を酸化したものである
ことを特徴とする半導体装置。
【請求項２】請求項１において、前記半導体領域はシリ
コンでなる多結晶半導体領域であることを特徴とする半
導体装置。
【請求項３】請求項１または請求項２に記載の半導体装
置は液晶ディスプレイであることを特徴とする半導体装
置。
【請求項４】請求項１乃至請求項３のいずれか一におい
て、前記半導体膜は絶縁体上に形成されていることを特
徴とする半導体装置。