JPH06260643A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH06260643A JPH06260643A JP7110293A JP7110293A JPH06260643A JP H06260643 A JPH06260643 A JP H06260643A JP 7110293 A JP7110293 A JP 7110293A JP 7110293 A JP7110293 A JP 7110293A JP H06260643 A JPH06260643 A JP H06260643A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- width
- film
- semiconductor region
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Abstract
(57)【要約】
【目的】 薄膜トランジスタにおいて、島状半導体領域
の段差部におけるゲイト電極・配線の断線とを防止する
ことによって信頼性、歩留りを向上させ、特性の改善を
図る。 【構成】 ゲイト電極において、島状薄膜半導体領域の
段差部を横断する部分の幅を、島状半導体領域中央部よ
りも広くすることにより、段差部でのくさび状の断線の
影響を最小限に留める。
の段差部におけるゲイト電極・配線の断線とを防止する
ことによって信頼性、歩留りを向上させ、特性の改善を
図る。 【構成】 ゲイト電極において、島状薄膜半導体領域の
段差部を横断する部分の幅を、島状半導体領域中央部よ
りも広くすることにより、段差部でのくさび状の断線の
影響を最小限に留める。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）の構造および作製方法に関するものである。本発
明によって作製される薄膜トランジスタは、ガラス等の
絶縁基板上、単結晶シリコン等の半導体基板上、いずれ
にも形成される。
ＦＴ）の構造および作製方法に関するものである。本発
明によって作製される薄膜トランジスタは、ガラス等の
絶縁基板上、単結晶シリコン等の半導体基板上、いずれ
にも形成される。
【０００２】
【従来の技術】従来、薄膜トランジスタは、薄膜半導体
領域（活性層）を島状にパターニングして、形成した
後、ゲイト絶縁膜として、ＣＶＤ法やスパッタ法によっ
て絶縁被膜を形成し、その上にゲイト電極を形成した。
領域（活性層）を島状にパターニングして、形成した
後、ゲイト絶縁膜として、ＣＶＤ法やスパッタ法によっ
て絶縁被膜を形成し、その上にゲイト電極を形成した。
【０００３】
【発明が解決しようする課題】図１には従来の典型的な
ＴＦＴを上から見た図を示す。ＴＦＴは基板状に形成さ
れた島状の薄膜半導体領域３とその上に形成されたゲイ
ト電極４、ソース、ドレイン電極１を有する。ゲイト電
極と半導体領域の間にはゲイト絶縁膜が存在し、また、
ソース、ドレイン電極１と半導体領域３とは、コンタク
トホール２によって電気的に接続される。
ＴＦＴを上から見た図を示す。ＴＦＴは基板状に形成さ
れた島状の薄膜半導体領域３とその上に形成されたゲイ
ト電極４、ソース、ドレイン電極１を有する。ゲイト電
極と半導体領域の間にはゲイト絶縁膜が存在し、また、
ソース、ドレイン電極１と半導体領域３とは、コンタク
トホール２によって電気的に接続される。
【０００４】このような構造のＴＦＴは大面積基板上に
プラズマＣＶＤ法、スパッタリング法、真空蒸着法等の
気相成長法によって形成されるため、薄膜の厚さが１０
％前後もばらつくことがあった。また、一般に気相成長
法では段差部の被覆性が悪く、典型的には平坦部の厚さ
の半分しか厚みが存在しない。その様子を図２（Ｂ）に
示す。特に段差が大きいほど被覆性が悪かった。そして
ゲイト電極の被覆性や厚さの均一性がそのＴＦＴ特性に
及ぼす影響は大きかった。
プラズマＣＶＤ法、スパッタリング法、真空蒸着法等の
気相成長法によって形成されるため、薄膜の厚さが１０
％前後もばらつくことがあった。また、一般に気相成長
法では段差部の被覆性が悪く、典型的には平坦部の厚さ
の半分しか厚みが存在しない。その様子を図２（Ｂ）に
示す。特に段差が大きいほど被覆性が悪かった。そして
ゲイト電極の被覆性や厚さの均一性がそのＴＦＴ特性に
及ぼす影響は大きかった。
【０００５】一般に、そのような状態でウェットエッチ
ング法によってパターニングをおこなうと、図２（Ａ）
に示すように、島状半導体領域の段差部でクサビ型にエ
ッチングされ、はなはだしい場合にはゲイト電極が断線
してしまうことがあった。これは、段差部での被覆性が
悪いため、空孔が生じ、エッチングが進行するにつれ
て、この空孔にエッチャントが侵入し、一気にエッチン
グが進行するためである。特にゲイト電極の材料として
アルミニウムを用いた場合にはこの現象が顕著に見ら
れ、島状領域の厚さが１０００Å以上で、かつ、ゲイト
電極の幅が膜厚の数倍程度、典型的には５μｍ以下で
は、断線を防止することができなかった。
ング法によってパターニングをおこなうと、図２（Ａ）
に示すように、島状半導体領域の段差部でクサビ型にエ
ッチングされ、はなはだしい場合にはゲイト電極が断線
してしまうことがあった。これは、段差部での被覆性が
悪いため、空孔が生じ、エッチングが進行するにつれ
て、この空孔にエッチャントが侵入し、一気にエッチン
グが進行するためである。特にゲイト電極の材料として
アルミニウムを用いた場合にはこの現象が顕著に見ら
れ、島状領域の厚さが１０００Å以上で、かつ、ゲイト
電極の幅が膜厚の数倍程度、典型的には５μｍ以下で
は、断線を防止することができなかった。
【０００６】一方、ゲイト電極の材料として、シリコン
（燐ドープされたものを含む）、タンタル、チタン、ア
ルミニウム等を用い、その配線の表面を陽極酸化するこ
とによって、上部配線との絶縁性を向上させようとした
場合、このような段差被覆性のよくないゲイト電極を陽
極酸化すると段差部に多くの空孔が存在するために陽極
酸化が著しく進行して、図２（Ｃ）に示すようにゲイト
電極の厚さが極端に小さくなり、ＴＦＴを使用する際に
過大な電流が流れると発熱によって断線してしまうこと
もあった。図２（Ｃ）において、５は陽極酸化物を示す
が、図に示すように段差部でのゲイト電極の厚さは著し
く減少する。本発明はこのような問題に対する回答を与
えることを目的とする。
（燐ドープされたものを含む）、タンタル、チタン、ア
ルミニウム等を用い、その配線の表面を陽極酸化するこ
とによって、上部配線との絶縁性を向上させようとした
場合、このような段差被覆性のよくないゲイト電極を陽
極酸化すると段差部に多くの空孔が存在するために陽極
酸化が著しく進行して、図２（Ｃ）に示すようにゲイト
電極の厚さが極端に小さくなり、ＴＦＴを使用する際に
過大な電流が流れると発熱によって断線してしまうこと
もあった。図２（Ｃ）において、５は陽極酸化物を示す
が、図に示すように段差部でのゲイト電極の厚さは著し
く減少する。本発明はこのような問題に対する回答を与
えることを目的とする。
【０００７】
【課題を解決するための手段】本発明では、図３（Ａ）
または同（Ｂ）に示すようにゲイト電極の幅を段差部と
その他の部分で変えることによって、クサビ型のエッチ
ングが発生しても断線に至らないようにすることを特徴
とする。すなわち、段差部でのゲイト電極の幅を広く
し、例えば、１０μｍ以上とし、薄膜半導体領域の中央
部でのゲイト電極の幅はＴＦＴの特性に要求される幅と
する。この場合、実質的なチャネル長は変化しない。
または同（Ｂ）に示すようにゲイト電極の幅を段差部と
その他の部分で変えることによって、クサビ型のエッチ
ングが発生しても断線に至らないようにすることを特徴
とする。すなわち、段差部でのゲイト電極の幅を広く
し、例えば、１０μｍ以上とし、薄膜半導体領域の中央
部でのゲイト電極の幅はＴＦＴの特性に要求される幅と
する。この場合、実質的なチャネル長は変化しない。
【０００８】この結果、断線による歩留りの低下はな
く、かつ、特性の劣化もない。また、ゲイト電極を陽極
酸化した場合にも、段差部での配線の断面積は十分であ
るので、過大な電流が流れても、局所的に加熱して断線
することはなく、その結果、信頼性も向上させることが
できる。以下に実施例を示し、より詳細に本発明を説明
する。
く、かつ、特性の劣化もない。また、ゲイト電極を陽極
酸化した場合にも、段差部での配線の断面積は十分であ
るので、過大な電流が流れても、局所的に加熱して断線
することはなく、その結果、信頼性も向上させることが
できる。以下に実施例を示し、より詳細に本発明を説明
する。
【０００９】
【実施例】図４に本実施例の作製工程の断面図を示す。
まず、基板（コーニング７０５９）１０上にスパッタリ
ングによって厚さ２０００Åの酸化珪素の下地膜１１を
形成した。さらに、プラズマＣＶＤ法によって、厚さ５
００〜１５００Å、例えば１５００Åのアモルファスシ
リコン膜を堆積した。そして、これを還元雰囲気下、６
００℃で４８時間アニールして結晶化させた。結晶化工
程はレーザー等の強光を用いる方式でもよい。そして、
得られた結晶シリコン膜をパターニングして、島状シリ
コン領域１２ａ、１２ｂを形成した。１つの島状シリコ
ン膜の大きさは３０μｍ×３０μｍとした。
まず、基板（コーニング７０５９）１０上にスパッタリ
ングによって厚さ２０００Åの酸化珪素の下地膜１１を
形成した。さらに、プラズマＣＶＤ法によって、厚さ５
００〜１５００Å、例えば１５００Åのアモルファスシ
リコン膜を堆積した。そして、これを還元雰囲気下、６
００℃で４８時間アニールして結晶化させた。結晶化工
程はレーザー等の強光を用いる方式でもよい。そして、
得られた結晶シリコン膜をパターニングして、島状シリ
コン領域１２ａ、１２ｂを形成した。１つの島状シリコ
ン膜の大きさは３０μｍ×３０μｍとした。
【００１０】次に、スパッタリング法によって厚さ１０
００Åの酸化珪素膜１３をゲイト絶縁膜として堆積し、
引き続いて、スパッタリング法によって、厚さ６０００
〜８０００Å、例えば６０００Åのアルミニウム膜（２
％のシリコンを含む）を堆積した。アルミニウムにはシ
リコンを０．５〜５％、もしくは銅を０．２〜２％添加
することが望ましい。これは後の工程で、２５０〜３５
０℃の熱処理があるため、これらの不純物が含有されて
いないとヒロックが発生するからである。なお、この酸
化珪素とアルミニウムの成膜工程は連続的におこなうこ
とが望ましい。
００Åの酸化珪素膜１３をゲイト絶縁膜として堆積し、
引き続いて、スパッタリング法によって、厚さ６０００
〜８０００Å、例えば６０００Åのアルミニウム膜（２
％のシリコンを含む）を堆積した。アルミニウムにはシ
リコンを０．５〜５％、もしくは銅を０．２〜２％添加
することが望ましい。これは後の工程で、２５０〜３５
０℃の熱処理があるため、これらの不純物が含有されて
いないとヒロックが発生するからである。なお、この酸
化珪素とアルミニウムの成膜工程は連続的におこなうこ
とが望ましい。
【００１１】そして、アルミニウム膜を燐酸によってエ
ッチングして、配線１４ａ、１４ｂを形成した。配線１
４ｂはゲイト電極として機能する。この際、ゲイト電極
の形状は、図３（Ｂ）に示すように、島状シリコン領域
の段差部の幅を広くした。すなわち、ゲイト電極の幅は
５μｍとしたが、段差部では、幅を１０μｍに拡大し
た。また、段差部の長さは５μｍとした。
ッチングして、配線１４ａ、１４ｂを形成した。配線１
４ｂはゲイト電極として機能する。この際、ゲイト電極
の形状は、図３（Ｂ）に示すように、島状シリコン領域
の段差部の幅を広くした。すなわち、ゲイト電極の幅は
５μｍとしたが、段差部では、幅を１０μｍに拡大し
た。また、段差部の長さは５μｍとした。
【００１２】さらに、フォトニース（感光性ポリイミ
ド）を塗布した後、これをパターニングして、２５０〜
３５０℃、例えば３００℃でベイキングして、（陽極酸
化に対する）ポリイミドのマスク１５を選択的に形成す
る。このマスクは後にコンタクトを形成する場所や配線
を分断する場所に設ければよい。（図１（Ａ））
ド）を塗布した後、これをパターニングして、２５０〜
３５０℃、例えば３００℃でベイキングして、（陽極酸
化に対する）ポリイミドのマスク１５を選択的に形成す
る。このマスクは後にコンタクトを形成する場所や配線
を分断する場所に設ければよい。（図１（Ａ））
【００１３】続いて、陽極酸化をおこなう。酒石酸をエ
チレングリコールに溶解させて、１〜５％、例えば３％
の溶液を調製し、これにアンモニア水溶液を加えてｐＨ
を７程度にした。そして、白金の網状電極を陰極、基板
１０を陽極とし、配線１４ａ、１４ｂに電流を流して陽
極酸化を開始した。
チレングリコールに溶解させて、１〜５％、例えば３％
の溶液を調製し、これにアンモニア水溶液を加えてｐＨ
を７程度にした。そして、白金の網状電極を陰極、基板
１０を陽極とし、配線１４ａ、１４ｂに電流を流して陽
極酸化を開始した。
【００１４】最初は電圧が３〜６Ｖ／分、例えば４Ｖ／
分で電圧が上昇するように電流を流し、電圧が２００〜
２５０Ｖ、例えば２２０Ｖになった段階で電圧上昇を止
め、一定の電圧に保持して、電流が２０μＡ／ｃｍ2 に
なるまでその状態を保った。この結果、厚さ１５００〜
３０００Å、例えば２０００Åの酸化アルミニウム１６
ａ、１６ｂを形成した。ポリイミドのマスク１５の存在
する部分はそのマスク効果のために陽極酸化されなかっ
た。陽極酸化に要する時間は、４０〜７０分、代表的に
は５５分であった。（図１（Ｂ））
分で電圧が上昇するように電流を流し、電圧が２００〜
２５０Ｖ、例えば２２０Ｖになった段階で電圧上昇を止
め、一定の電圧に保持して、電流が２０μＡ／ｃｍ2 に
なるまでその状態を保った。この結果、厚さ１５００〜
３０００Å、例えば２０００Åの酸化アルミニウム１６
ａ、１６ｂを形成した。ポリイミドのマスク１５の存在
する部分はそのマスク効果のために陽極酸化されなかっ
た。陽極酸化に要する時間は、４０〜７０分、代表的に
は５５分であった。（図１（Ｂ））
【００１５】次に、プラズマドーピング法によって、シ
リコン領域に配線１４ｂをマスクとして不純物（燐やホ
ウ素）を注入した。燐を注入する場合には、ドーピング
ガスとして、フォスフィン（ＰＨ3 ）を用い、加速電圧
を６０〜９０ｋＶ、例えば８０ｋＶとすればよい。ホウ
素を注入する場合には、ドーピングガスとして、ジボラ
ン（Ｂ2 Ｈ6 ）を用い、加速電圧を４０〜７０ｋＶ、例
えば６５ｋＶとすればよい。このようにして不純物領域
１７ａ、１７ｂを形成した。（図１（Ｃ））
リコン領域に配線１４ｂをマスクとして不純物（燐やホ
ウ素）を注入した。燐を注入する場合には、ドーピング
ガスとして、フォスフィン（ＰＨ3 ）を用い、加速電圧
を６０〜９０ｋＶ、例えば８０ｋＶとすればよい。ホウ
素を注入する場合には、ドーピングガスとして、ジボラ
ン（Ｂ2 Ｈ6 ）を用い、加速電圧を４０〜７０ｋＶ、例
えば６５ｋＶとすればよい。このようにして不純物領域
１７ａ、１７ｂを形成した。（図１（Ｃ））
【００１６】さらに、レーザーアニール法によって、注
入された不純物の活性化をおこなった。用いたレーザー
はＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス
幅２０ｎｓｅｃ）で、照射面でのエネルギー密度を２０
０〜３５０ｍＪ／ｃｍ2 、例えば３００ｍＪ／ｃｍ2 と
した。レーザー照射時には、基板を２００〜４００℃、
例えば３００℃に加熱してもよい。また、使用するレー
ザーはＸｅＦエキシマーレーザー（波長３５３ｎｍ）、
ＸｅＣｌエキシマーレーザー（波長３０８ｎｍ）でもよ
い。
入された不純物の活性化をおこなった。用いたレーザー
はＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス
幅２０ｎｓｅｃ）で、照射面でのエネルギー密度を２０
０〜３５０ｍＪ／ｃｍ2 、例えば３００ｍＪ／ｃｍ2 と
した。レーザー照射時には、基板を２００〜４００℃、
例えば３００℃に加熱してもよい。また、使用するレー
ザーはＸｅＦエキシマーレーザー（波長３５３ｎｍ）、
ＸｅＣｌエキシマーレーザー（波長３０８ｎｍ）でもよ
い。
【００１７】このレーザーアニール工程まで、ポリイミ
ドのマスク１５を残しておいた。これは、特に基板を２
００℃以上に加熱した状態でレーザー照射をおこなった
場合には、アルミニウムの露出した部分が著しくダメー
ジを受けるためである。ポリイミドのマスクを除去する
には酸素プラズマ中でアッシングをおこなえばよい。
ドのマスク１５を残しておいた。これは、特に基板を２
００℃以上に加熱した状態でレーザー照射をおこなった
場合には、アルミニウムの露出した部分が著しくダメー
ジを受けるためである。ポリイミドのマスクを除去する
には酸素プラズマ中でアッシングをおこなえばよい。
【００１８】続いて、厚さ３０００Åの酸化珪素膜１８
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によって配線１
９ａ、１９ｂを形成した。配線１９ａは配線１４ａとＴ
ＦＴの不純物領域の一方１７ａを接続する。以上の工程
によって半導体回路が完成した。作製されたＴＦＴの特
性は従来のものとは何ら劣るところはなかった。例え
ば、本実施例によって作成したシフトレジスタは、ドレ
イン電圧１５Ｖで１１ＭＨｚ、１７Ｖで１６ＭＨｚの動
作を確認できた。一方、歩留りは、従来が２０％以下で
あったものが、８０％以上にまで向上した。
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によって配線１
９ａ、１９ｂを形成した。配線１９ａは配線１４ａとＴ
ＦＴの不純物領域の一方１７ａを接続する。以上の工程
によって半導体回路が完成した。作製されたＴＦＴの特
性は従来のものとは何ら劣るところはなかった。例え
ば、本実施例によって作成したシフトレジスタは、ドレ
イン電圧１５Ｖで１１ＭＨｚ、１７Ｖで１６ＭＨｚの動
作を確認できた。一方、歩留りは、従来が２０％以下で
あったものが、８０％以上にまで向上した。
【００１９】
【発明の効果】本発明によって、ＴＦＴの歩留りを向上
させ、また、その信頼性を高めることが可能となった。
本発明ではＮチャネル型のＴＦＴを例にとって説明した
が、Ｐチャネル型ＴＦＴや同一基板上にＮチャネル型と
Ｐチャネル型の混在した相捕型の回路の場合も同様に実
施できることは言うまでもない。本発明は効果が大きい
わりには、その実施のための設備、技術に対する負担が
少ない。このように本発明は工業上有益な発明である。
させ、また、その信頼性を高めることが可能となった。
本発明ではＮチャネル型のＴＦＴを例にとって説明した
が、Ｐチャネル型ＴＦＴや同一基板上にＮチャネル型と
Ｐチャネル型の混在した相捕型の回路の場合も同様に実
施できることは言うまでもない。本発明は効果が大きい
わりには、その実施のための設備、技術に対する負担が
少ない。このように本発明は工業上有益な発明である。
【図１】 従来のＴＦＴの構成例を示す。
【図２】 従来のＴＦＴの問題点を示す。
【図３】 本発明のＴＦＴの構成例を示す。
【図４】 実施例のＴＦＴの作製工程断面を示す。
１ ・・・ソース、ドレイン電極 ２ ・・・コンタクトホール ３ ・・・島状半導体領域 ４ ・・・ゲイト電極 ５ ・・・陽極酸化物 １０・・・基板 １１・・・下地酸化膜（酸化珪素） １２・・・島状シリコン領域 １３・・・ゲイト絶縁膜（酸化珪素） １４・・・ゲイト電極（アルミニウム） １５・・・陽極酸化マスク（ポリイミド） １６・・・陽極酸化物（酸化アルミニウム） １７・・・不純物領域（ソース、ドレイン） １８・・・層間絶縁物（酸化珪素） １９・・・ソース、ドレイン電極
Claims (3)
- 【請求項１】 島状の薄膜半導体領域と、前記半導体領
域を横断するゲイト電極とを有する薄膜トランジスタに
おいて、前記半導体領域の段差部における前記ゲイト電
極の幅が、前記半導体領域中央部におけるゲイト電極の
幅よりも広いことを特徴とする薄膜トランジスタ。 - 【請求項２】 請求項１において、ゲイト電極はアルミ
ニウムを主成分とすることを特徴とする薄膜トランジス
タ。 - 【請求項３】 請求項１において、ゲイト電極の表面は
陽極酸化されていることを特徴とする薄膜トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7110293A JPH06260643A (ja) | 1993-03-05 | 1993-03-05 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7110293A JPH06260643A (ja) | 1993-03-05 | 1993-03-05 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06260643A true JPH06260643A (ja) | 1994-09-16 |
Family
ID=13450854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7110293A Pending JPH06260643A (ja) | 1993-03-05 | 1993-03-05 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06260643A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960036150A (ja) * | 1995-03-28 | 1996-10-28 | ||
| WO1998015973A1 (en) * | 1996-10-09 | 1998-04-16 | Seiko Epson Corporation | Thin film transistor and liquid crystal display and electronic equipment made using the same |
| KR100466963B1 (ko) * | 2001-12-27 | 2005-01-24 | 엘지.필립스 엘시디 주식회사 | 액티브 매트릭스형 유기발광다이오드 소자용 박막트랜지스터 |
| JP2005317851A (ja) * | 2004-04-30 | 2005-11-10 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7271410B2 (en) | 1995-03-28 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix circuit |
-
1993
- 1993-03-05 JP JP7110293A patent/JPH06260643A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960036150A (ja) * | 1995-03-28 | 1996-10-28 | ||
| US6596572B1 (en) | 1995-03-28 | 2003-07-22 | Semiconductor Energy Laboratory Co., Ltd | Method of fabricating a thin-film transistor having a plurality of island-like regions |
| US7271410B2 (en) | 1995-03-28 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix circuit |
| US7407838B2 (en) | 1995-03-28 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor method of manufacturing a thin-film transistor and thin-film transistor |
| WO1998015973A1 (en) * | 1996-10-09 | 1998-04-16 | Seiko Epson Corporation | Thin film transistor and liquid crystal display and electronic equipment made using the same |
| US6770936B2 (en) | 1996-10-09 | 2004-08-03 | Seiko Epson Corporation | Thin film transistors, and liquid crystal display device and electronic apparatus using the same |
| US6933571B2 (en) | 1996-10-09 | 2005-08-23 | Seiko Epson Corporation | Thin film transistors, liquid crystal display device and electronic apparatus using the same |
| KR100466963B1 (ko) * | 2001-12-27 | 2005-01-24 | 엘지.필립스 엘시디 주식회사 | 액티브 매트릭스형 유기발광다이오드 소자용 박막트랜지스터 |
| JP2005317851A (ja) * | 2004-04-30 | 2005-11-10 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6984551B2 (en) | MIS semiconductor device and method of fabricating the same | |
| JPH07106594A (ja) | 半導体装置およびその作製方法 | |
| JPH07335906A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JPH07335904A (ja) | 薄膜半導体集積回路 | |
| JPH06260651A (ja) | 薄膜トランジスタおよびその作製方法 | |
| JPH07169974A (ja) | 半導体装置およびその作製方法 | |
| JPH0730125A (ja) | 半導体装置およびその作製方法 | |
| US6156627A (en) | Method of promoting crystallization of an amorphous semiconductor film using organic metal CVD | |
| JPH05160153A (ja) | 半導体装置の作製方法 | |
| JP3176253B2 (ja) | 回路基板 | |
| JPH06260643A (ja) | 薄膜トランジスタ | |
| JPH09139381A (ja) | プラズマｃｖｄ法 | |
| JP2010098321A (ja) | 半導体装置 | |
| JPH07335548A (ja) | 結晶性半導体作製方法 | |
| JP3150792B2 (ja) | 電子回路の作製方法 | |
| JPH07218932A (ja) | 半導体装置およびその作製方法 | |
| JP3419490B2 (ja) | 電子回路の作製方法 | |
| KR100611214B1 (ko) | 비정질실리콘의 결정화 방법, 이를 이용하여 제조된박막트랜지스터 및 평판표시장치 | |
| JPH07153971A (ja) | 半導体装置およびその作製方法 | |
| JP3226655B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3315190B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3121944B2 (ja) | 電子回路の作製方法 | |
| JPH10261805A (ja) | 薄膜半導体装置の作製方法 | |
| JP2003023014A (ja) | 半導体装置 | |
| JP3612486B2 (ja) | 半導体装置の作製方法 |