KR20020017779A - 실리콘 결정화방법 - Google Patents

Abstract

본 발명에서는 우수한 결정성을 갖는 결정질 실리콘을 얻기 위해 증착 마이크로 실리콘을 결정의 핵으로 사용하여 비정질 실리콘을 재결정화하는 방법을 제안한다.

상기와 같이 마이크로 실리콘을 결정의 핵으로 사용하여 비정질 실리콘을 결정화하게 되면 결정성이 우수하며, 그레인의 크기가 큰 결정질 실리콘 박막을 얻을 수 있다.

Description

실리콘 결정화방법{crystallization method}

본 발명은 액정 표시장치에 관한 것으로서, 더 상세하게는, 액정 표시장치의 스위칭 소자로서 동작하는 박막 트랜지스터의 액티브층의 형성방법에 관한 것이다.

즉, 액티브층에 사용되는 반도체박막의 전기적 특성을 향상시키는 액티브층의 결정화방법에 관한 것이다.

최근 정보화 사회로 시대가 급진전함에 따라, 대량의 정보를 처리하고 이를 표시하는 디스플레이(display)분야가 발전하고 있다.

근대까지 브라운관(cathode-ray tube ; CRT)이 표시장치의 주류를 이루고 발전을 거듭해 오고 있다. 그러나, 최근 들어 소형화, 경량화, 저 소비전력화 등의 시대상에 부응하기 위해 평판 표시소자(plate panel display)의 필요성이 대두되었다. 이에 따라 색 재현성이 우수하고 박형인 박막 트랜지스터형 액정 표시소자(Thin film transistor-liquid crystal display ; 이하 TFT-LCD라 한다)가 개발되었다.

TFT-LCD의 동작을 살펴보면, 박막 트랜지스터에 의해 임의의 화소(pixel)가 스위칭 되면, 스위칭된 임의의 화소는 하부광원의 빛을 투과할 수 있게 한다.

상기 스위칭 소자는 반도체층을 비정질 실리콘으로 형성한, 비정질 실리콘 박막 트랜지스터(amorphous silicon thin film transistor ; a-Si:H TFT)가 주류를 이루고 있다. 이는 비정질 실리콘 박막이 저가의 유리기판과 같은 대형 절연기판 상에 저온에서 형성하는 것이 가능하기 때문이다.

그러나, 상기 비정질 실리콘 TFT를 사용하는 TFT-LCD는 CRT와 비교해서 저 소비전력의 우위를 가지고 있으나, 가격이 높은 단점이 있다. 이는 TFT-LCD를 구동하기 위해서는 구동회로가 사용되는데, 상기 구동회로의 가격이 높기 때문이다.

즉, 다시 말해, 현재 휴대용 컴퓨터 등에 널리 사용되고 있는 TFT-LCD는 일반적으로 비정질 실리콘으로 제작된 화소 배열(pixel array) 기판에 단 결정 실리콘(single crystal silicon)으로 제작된 구동 고밀도 집적회로(Large scale integration ; 이하 LSI이라 한다)를 TAB(Tape automated bonding) 등의 방법으로 연결하여 구동한다. 그러나 이와 같은 방식은 SXGA(super extended graphic array ; 1280×1024×3의 해상도를 가짐)와 같은 고해상도의 디스플레이를 구현함에 있어서 pixel array 기판과 구동 LSI의 연결에 최소한 1280×3 + 1024 개의 리드(lead)가 필요함을 의미하고, 이는 제조 공정상의 어려움을 가져올 수 있을 뿐만 아니라, TFT-LCD의 신뢰성(reliability)과 수율을 저하시킬 수 있다.

또한, 구동 LSI의 가격이 높기 때문에, 전체적으로 TFT-LCD 가격의 상승 요인이 된다.

상술한 문제점을 해결하기 위해 TFT-LCD에 사용되는 스위칭 소자의 반도체층을 다결정 실리콘(Poly-Si)으로 사용하는 연구가 진행되었다. 다결정 실리콘 TFT-LCD의 경우 화소 배열(pixel array)기판의 박막 트랜지스터와 구동회로를 동일 기판 상에서 모두 다결정 실리콘으로 제작함으로써 구동회로가 집적된 TFT-LCD를 제작할 수 있고, 따라서 비정질 실리콘 TFT-LCD와 같이 화소 배열(pixel array) 기판과 구동회로를 연결하는 별도의 과정이 불필요하다.

상기 다결정 실리콘을 형성하는 방법은 다음과 같이 크게 세 가지로 분류될 수 있다. 일반적으로 다결정 실리콘박막을 형성하기 위해서는 순수 비정질 실리콘(intrinsic amorphous silicon)을 소정의 방법 즉, 절연 기판에 500 Å 두께의 플라즈마 기상증착법(Plasma chemical vapor deposition)이나 LPCVD(Lowpressure CVD)으로 비정질 실리콘막을 증착한 후, 이를 다시 결정화하는 방법을 사용한다.

첫째, 고상 결정화(solid phase crystallization : 이하 SPC라 칭한다) 방법은 비정질 실리콘을 고온에서 장시간 열처리하여 다결정 실리콘을 형성하는 방법이다.

둘째, 금속유도 결정화(metal induced crystallization : MIC) 방법은 비정질 실리콘 상에 금속을 증착하여 다결정 실리콘을 형성하는 방법으로, 대면적의 유리기판을 사용할 수 있다.

셋째, 레이저 열처리(laser annealing) 방법은 비정질 실리콘 박막이 증착된 기판에 레이저를 가해서 다결정 실리콘을 성장하는 방법이다.

첫 번째 방법인 고상 결정화는 600 ℃ 이상의 고온을 견딜 수 있는 석영기판에 불순물의 확산을 방지하기 위해 소정의 두께로 완충층(buffer layer)을 형성하고, 상기 완충층 상에 비정질 실리콘을 증착한 후, 퍼니스에서 고온 장시간 열처리 하여 다결정 실리콘을 얻는 방법으로, 전술한 바와 같이 상기 고상 결정화는 고온에서 장시간 수행되므로 원하는 다결정 실리콘 상(phase)을 얻을 수 없으며, 그레인 성장 방향성이 불규칙하여 박막 트랜지스터로의 응용시 다결정 실리콘과 접속될 게이트 절연막이 불규칙하게 성장되어 소자의 항복전압이 낮아지는 문제점이 있고, 다결정 실리콘의 입경(grain)의 크기가 심하게 불균일하여 소자의 전기적 특성을 저하시킬 뿐만 아니라, 고가의 석영기판을 사용해야 하는 문제점이 있다.

두 번째 방법인 금속유도 결정화는 저가의 대면적 유리기판을 사용하여 다결정 실리콘을 형성할 수 있으나, 상기 다결정 실리콘 내부의 네트워크(network) 속에 금속의 잔류물이 존재할 가능성이 많기 때문에 막질의 신뢰성을 보장할 수 없으나, 상기 MIC 방법을 새로이 응용하여, 결정화된 다결정 실리콘을 박막 트랜지스터 및 액정표시장치의 스위칭 소자에 적용하려는 시도가 진행중이다.

세 번째 방법인 레이저 열처리는 현재 널리 연구되고 있는 다결정 실리콘 형성 방법으로, 비정질 실리콘이 증착된 기판에 순간적으로(수십 내지 수백 nano second) 레이저 에너지를 공급하여 상기 비정질 실리콘을 용융상태로 만든 후 냉각에 의해 다결정 실리콘을 형성하는 방법이다.

그러나, 상기 레이저 열처리 결정화방법에 의해 결정화되는 다결정 실리콘은 균일도(uniformity)가 떨어지는 문제가 있기 때문에, 대면적의 기판에 적용하기 위해서는 아직까지 기술적인 여지가 남아있다.

즉, 상기 레이저를 이용하여 결정화하는 방법은 대면적 기판에 여러 번에 걸쳐 레이저 빛을 조사하는 방식을 사용하며, 도 1에 도시한 도면에서와 같이 첫 번째 레이저 조사 후에, 두 번째 레이저 조사는 첫 번째 조사면적에 대략 80% 정도 오버랩하여 조사하게 된다. 상기와 같은 과정을 반복하여 기판(1) 전체를 결정화하게 된다.

그러나, 상기와 같이 결정화를 실시하게 되면, 오버랩 경계부위(2)에서는 그 이외의 부분에 비해 결정도가 다르게 되며, 스위칭 소자를 형성할 때, 이 부분에서는 불균일한 전기적 특성을 띠게 된다.

한편, 결정화 방법에는 기상에서 직접 결정질 실리콘을 형성하는 방법이 제안되고 있다.

도 2a 내지 도 2c는 기상에서 직접 결정화 실리콘을 증착한 후, 이를 이용하여 다결정 실리콘을 형성하는 방법을 도시한 도면이다.

도 2a는 기상에서 미세결정질 실리콘(6)을 증착하는 단계를 도시한 도면이다. 상기 미세결정질 실리콘(6)은 비정질 실리콘의 증착시 수소(H₂)와 사일렌(SiH₄)의 혼합비율이 약 20:1 정도에서 형성되며, 증착 조건은 상기 미세결정질 실리콘(6)의 특성에 영향을 미치게 된다.

한편, 상기 미세결정질 실리콘박막은 입경의 크기가 매주 작은 다수개의 결정으로 이루어 지며, 비정질영역(8)과 혼재하게 된다.

상기와 같이 비정질영역(8)이 상기 미세결정질 실리콘박막에 포함되어 있게 되면, 상기와 같은 박막으로는 우수한 특성의 반도체 소자를 제작할 수 없다.

따라서, 상기 미세결정질 실리콘 박막 상부에 도 2b에 도시한 도면에서와 같이 별도로 비정질 실리콘(10)을 추가로 증착하여 도 2c에 도시한 도면에서와 같이 전기한 결정화 방법(레이저 결정화, MIC 결정화, 고상결정화) 등으로 추가로 결정화과정을 거치게 되어 결정질 실리콘(12)을 형성하게 된다.

상기와 같은 방법으로 결정화방법에 의해 결정질 실리콘(12)을 형성하게 되면 미세결정질 실리콘(8)이 결정질 실리콘(12)의 씨드(seed)로 작용하여 우수한 결정성을 갖는 결정질 실리콘(12)을 형성할 수 있다.

상술한 미세결정질 실리콘(6)을 씨드로 하여 결정질 실리콘을 형성하는 방법에서의 핵의 생성은 일반적으로 호모지니어스(homogeneous) 영역에서보다 헤테로지니어스(heterogeneous) 영역에서 잘 일어나게 된다.

즉, 도 2b에 도시된 도면에서와 같이 상부층의 비정질 실리콘(10)은 하부층의 미세결정질 실리콘(6)의 주위에 형성되는 비정질 실리콘(8)과 구조적으로 차이가 있으므로 하부층의 비정질 실리콘(8)과 상부층의 비정질 실리콘(10)은 새로운 계면(14)을 형성하게 되고, 이 부분에서도 결정핵이 생성되기 시작하기 때문에 결정화시 미세결정질 실리콘(6)이 핵으로서의 작용을 효과적으로 하지 못하게 된다.

결과적으로, 씨드로 작용하는 핵의 밀도가 높기 때문에 결정화 후에 최종적으로 형성되는 결정질 실리콘의 입경(grain)의 크기가 작게 된다.

바꾸어 말하면, 입경의 크기가 작다는 것은 입계(grain boundary)의 밀도가 높다는 의미로서, TFT의 액티브층으로 사용될 경우 전기적인 특성이 떨어질 수 있다.

본 발명에서는 상술한 문제점을 해결하기 위해 입경의 크기가 크고, 입계의 밀도가 작은 결정질 실리콘을 제공하데 목적이 있다.

도 1은 일반적으로 사용되는 레이저결정화 방법을 도시한 도면.

도 2a 내지 도 2c는 종래 미세결정질 실리콘박막을 결정핵으로 사용하는 실리콘 결정화방법을 도시한 도면.

도 3a 내지 도 3d는 본 발명에 따른 실리콘 결정화 방법을 도시한 도면.

〈도면의 주요부분에 대한 부호의 설명〉

30 : 결정질 실리콘 32 : 비정질 영역

34 : 미세결정질 실리콘 36 : 비정질 실리콘

38 : 다결정 실리콘

상기와 같은 목적을 달성하기 위해 본 발명은 기판을 구비하는 단계와; 상기 기판 상에 결정질영역과 비정질영역이 혼재하는 미세결정질 실리콘박막을 증착하는단계와; 상기 미세결정질 실리콘박막 상에 비정질 실리콘을 증착하는 단계와; 상기 비정질 실리콘을 결정화하는 단계와; 상기 비정질 실리콘을 증착하기 전에 상기 미세결정질 실리콘박막의 내부에 다량 함유된 에너지적으로 불안정한 비정질 영역을 제거하고, 결정질 영역의 밀도를 줄이기 위해 상기 미세결정질 실리콘 박막의 일부를 식각하는 단계를 포함하는 실리콘 결정화방법을 제공한다.

이하, 본 발명의 실시예에 따른 구성과 작용을 첨부된 도면을 참조하여 설명한다.

도 3a 내지 도 3d는 본 발명에 따른 결정화방법을 도시한 도면으로, 먼저 기판(1) 상에 미세결정질 실리콘 박막(34)을 증착한다.

전기한바 있지만, 상기 미세결정질 실리콘 박막(34)은 미세결정질 실리콘(30)과 비정질 실리콘(32)이 혼재하게 된다.

상기와 같이 미세결정질 실리콘 박막(34)은 입경의 크기가 매우 작은 결정들이 무수히 많이 존재하며, 비정질 실리콘이 입경과 인접 입경의 경계영역에서 존재하게 된다.

따라서, 상기의 미세결정질 실리콘 박막(34) 상에 비정질 실리콘을 증착하고, 결정화를 실시하게 되면, 전기적 특성이 매우 저하되게 된다.

따라서, 본 발명에서는 도 3b에 도시된 도면에서와 같이, 미세결정질 실리콘 박막(34)의 비정질 실리콘(32)부분과 일부 미세결정질 실리콘(30)을 에칭하는 공정을 추가하게 된다.

상기와 같이 미세결정질 실리콘 박막(34)의 비정질 부분과 일부의 미세결정질 부분을 식각하게 되면, 입경과 인접 입경의 거리 L이 커지게 되며, 추후의 결정화 과정에서 입경이 큰 결정질 실리콘을 얻을 수 있다.

여기서, 상기 비정질 부분의 에칭은 미세결정질 실리콘 박막(34)의 플라즈마 처리(plasma treatment)로 이루어지는데, 본 발명에서는 수소(H₂) 플라즈마 처리를 하였으나, 상기 비정질 실리콘이 에칭되는 가스를 이용한 플라즈마 처리는 모두 가능하다. 예를 들면, 불소(F : fluorine)를 포함하는 가스를 이용하여 플라즈마 처리할 수도 있다.

상기 수소 플라즈마 처리시 상기 미세결정질 실리콘 박막(34)이 완전히 에칭되지 않도록 적절한 시간과 플라즈마 파워(plasma power)가 요구된다.

도 3c는 상기 일부가 에칭된 미세결정질 실리콘 박막(34)의 상부에 비정질 실리콘(36)을 증착하는 단계를 도시한 도면으로, 본 발명에서는 비정질 실리콘(36)과 미세결정질 실리콘 박막(34)의 계면에는 미세결정질 실리콘 박막(34)의 일부분이던 비정질 실리콘(32)이 존재하지 않게 된다.

도 3d는 상기 도 3c의 공정에서 증착된 비정질 실리콘(36)을 결정화하는 단계를 도시한 도면이다.

본 공정에서는 상기 비정질 실리콘(36)을 열을 가하거나, 열과 전기장을 인가하는 방법으로 결정화를 수행할 수 있을 것이다.

상기 열과 전기장을 인가하여 결정화하는 방법은 본 발명의 출원인이 이전에출원한 바 있다.

상기와 같은 방법으로 결정화를 수행하면, 씨드로 사용되는 미세결정질 실리콘(30)의 밀도가 작기 때문에 임의의 미세결정질 실리콘과 인접 결정질 실리콘의 거리 L 이 충분히 길기 때문에 상기 비정질 실리콘(36)이 큰 입경으로 성장하는데 충분하게 되어 입경이 충분히 큰 결정질 실리콘(38)을 얻을 수 있다.

즉, 다시 설명하면, 미세결정질 실리콘박막(34)을 증착 후 비정질 실리콘(36)을 증착하기 전에 상기 미세결정질 실리콘 박막(34)의 표면에 플라즈마를 처리함으로써, 에너지적으로 불안정한 미세결정질 실리콘 박막(34)의 비정질 실리콘(32)을 식각하게 된다.

상기와 같은 결과로 해서 미세결정질 실리콘 박막(34)의 결정질(30) 부분의 밀도를 줄일 수 있을 뿐만 아니라 핵으로써의 작용을 효과적으로 할 수 있게 한다.

따라서, 결정화 후에 핵으로 작용하는 미세결정질의 밀도가 낮으므로, 이 핵으로부터 성장한 결정의 입경의 크기는 증가하게 된다. 그러므로, 입경과 입경사이를 분리하는 입계의 밀도가 낮기 때문에 반도체 소자의 액티브층으로 응용하면 특성이 우수한 반도체 소자를 제작할 수 있다.

상술한바와 같이 본 발명에 따른 결정화방법으로 실리콘을 결정화시키면 다음과 같은 특징이 있다.

첫째, 본 발명에 따른 결정화방법으로 실리콘을 결정화하면, 결정의 성장핵이 되는 씨드의 밀도를 줄일 수 있기 때문에 입경의 크기가 큰 결정성을 얻을 수 있는 장점이 있다.

둘째, 입경의 크기가 크기 때문에 입계가 적은 박막을 형성할 수 있어서, 전기적 특성이 우수한 소자를 형성할 수 있는 장점이 있다.

Claims (4)

1. 기판을 구비하는 단계와;

   상기 기판 상에 결정질영역과 비정질영역이 혼재하는 미세결정질 실리콘박막을 증착하는 단계와;

   상기 미세결정질 실리콘박막 상에 비정질 실리콘을 증착하는 단계와;

   상기 비정질 실리콘을 결정화하는 단계와;

   상기 비정질 실리콘을 증착하기 전에 상기 미세결정질 실리콘박막의 내부에 다량 함유된 에너지적으로 불안정한 비정질 영역을 제거하고, 결정질 영역의 밀도를 줄이기 위해 상기 미세결정질 실리콘 박막의 일부를 식각하는 단계

   를 포함하는 실리콘 결정화방법.
2. 청구항 1에 있어서,

   상기 미세결정질 실리콘 박막의 식각은 건식식각인 실리콘 결정화방법.
3. 청구항 2에 있어서,

   상기 건식식각시 사용되는 식각 가스는 수소(H₂)인 실리콘 결정화방법.
4. 청구항 1 내지 청구항 3항 중 어느 한 항의 실리콘 결정화방법에 의해 결정화된 실리콘.