JPH0888174A

JPH0888174A - 半導体装置，半導体装置の製造方法，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置

Info

Publication number: JPH0888174A
Application number: JP12531695A
Authority: JP
Inventors: Shiro Nakanishi; 史朗中西; Hisashi Abe; 寿阿部; Toshifumi Yamaji; 敏文山路; Yoshihiro Morimoto; 佳宏森本; Isao Hasegawa; 勲長谷川
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1994-05-31
Filing date: 1995-05-24
Publication date: 1996-04-02

Abstract

(57)【要約】【目的】結晶粒径が均一な多結晶シリコン膜を備えた半
導体装置を短時間に形成する。【構成】透明絶縁基板１（石英ガラス，高耐熱ガラス）
上に微結晶を含む非晶質シリコン膜２を形成する。次
に、微結晶を含む非晶質シリコン膜２上に通常の非晶質
シリコン膜３を形成する。続いて、600 ℃程度でアニー
ルすることにより、各非晶質シリコン膜２，３を固相成
長させて多結晶シリコン膜４，５を形成する。このと
き、非晶質シリコン膜２中の微結晶を種として結晶が成
長する。そのため、非晶質シリコン膜２中に微結晶が均
一に存在していれば、多結晶シリコン膜４，５の結晶粒
径は基板１の全体にわたって均一になる。また、結晶成
長の種が生じるまでに要する潜伏期間がなくなるため、
固相成長の処理時間が短くなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置，半導体装置
の製造方法，薄膜トランジスタ（ＴＦＴ；Thin Film Tr
ansistor），薄膜トランジスタの製造方法，表示装置に
関するものである。

【０００２】

【従来の技術】近年、アクティブマトリクス方式の液晶
ディスプレイ（ＬＣＤ；Liquid Crystal Display）が高
画質な表示装置として注目されている。そのアクティブ
マトリクス方式ＬＣＤの画素駆動素子（画素駆動用トラ
ンジスタ）として、透明絶縁基板上に形成された多結晶
シリコン膜を能動層に用いた薄膜トランジスタ（以下、
多結晶シリコンＴＦＴという）の開発が進められてい
る。

【０００３】多結晶シリコンＴＦＴは、非晶質シリコン
膜を能動層に用いた薄膜トランジスタ（以下、非晶質シ
リコンＴＦＴという）に比べ、移動度が大きく駆動能力
が高いという利点がある。そのため、多結晶シリコンＴ
ＦＴを用いれば、高性能なＬＣＤを実現できる上に、画
素部（表示部）だけでなく周辺駆動回路（ドライバ）ま
でを同一基板上に一体にして形成することができる。

【０００４】従来の多結晶シリコンＴＦＴは、1000℃程
度の高温の工程（高温プロセスと呼ばれる）を使って形
成されていた。高温プロセスは長年に渡る十分な技術的
蓄積のあるＬＳＩ技術を踏襲したものである。そのた
め、高温プロセスで形成された多結晶シリコンＴＦＴ
（高温多結晶シリコンＴＦＴと呼ばれる）は、素子特
性，信頼性，再現性に優れている。しかし、高温プロセ
スはプロセス温度が高いため、基板には石英ガラスを使
わざるを得ない。石英ガラスは大型化に伴って著しく高
価になる上に現在のところ大型化には限りがあるため、
基板の寸法が制限を受ける。そのため、コスト的に見合
うＬＣＤのパネルサイズは２型以下となり、ビデオカメ
ラのビューファインダ用や液晶プロジェクタ用としては
十分に使用できるものの、直視用としてはパネルサイズ
が小さすぎて使用できない。

【０００５】一方、非晶質シリコンＴＦＴは、400 ℃以
下の低温の工程を使って形成可能なため、基板に通常の
ガラスを使うことができる。通常のガラスは石英ガラス
の約1/10の価格で寸法にも制限がないが、ＬＣＤ用に市
販されている高耐熱ガラス（例えば、米国Corning Inc.
製の「7059」）でも600 ℃程度の耐熱温度しかない。

【０００６】そこで、基板に通常のガラス（高耐熱ガラ
ス）を使えるように、多結晶シリコンＴＦＴを600 ℃程
度以下の低温の工程（低温プロセスと呼ばれる）を使っ
て形成することが求められている。低温プロセスで形成
された多結晶シリコンＴＦＴは低温多結晶シリコンＴＦ
Ｔと呼ばれる。低温プロセスで問題となるのは、能動層
となる多結晶シリコン膜およびゲート絶縁膜の形成方法
である。

【０００７】シリコン薄膜の形成方法には種々の方法
（ＣＶＤ法，蒸着法，スパッタ法など）があるが、いず
れの方法でもシリコン薄膜を低温でガラス基板上に形成
すると、膜は非晶質になる。その非晶質シリコン膜を多
結晶化する方法としては、固相成長法や溶融再結晶化法
がある。

【０００８】固相成長法は、非晶質シリコン膜に600 ℃
前後で長時間の熱処理を行うことにより、固体のままで
多結晶化させて多結晶シリコン膜を得る方法である。溶
融再結晶化法は、非晶質シリコン膜の表面だけを溶融さ
せて再結晶化を図りながら基板温度を600 ℃以下に保つ
方法であり、レーザアニール法やＲＴＡ（Rapid Therma
l Annealing ）法がある。レーザアニール法は、非晶質
シリコン膜の表面にレーザを照射して加熱溶融させる方
法である。ＲＴＡ法は、非晶質シリコン膜の表面にラン
プ光を照射して加熱溶融させる方法である。

【０００９】

【発明が解決しようとする課題】溶融再結晶化法では、
ＬＳＩ技術において使用されることの稀なレーザ装置や
ＲＴＡ装置が必要になるため、生産設備を新設しなけれ
ばならない。また、それらの装置の制御性は未だ十分な
レベルには達していないため、量産化にあたっては歩留
りやスループットが問題となる。

【００１０】それに対して、固相成長法では、ＬＳＩ技
術で既に一般的な熱処理装置を用いればよく、生産設備
を新設する必要がない上に、熱処理装置の制御性が高い
ことから量産化にあたっての問題が少ないという利点が
ある。しかし、固相成長法には以下の問題がある。

【００１１】１）多結晶シリコンの結晶粒径に対する制
御方法がないため、基板全体にわたって均一な結晶粒径
の多結晶シリコン膜を形成するのが難しい。非晶質シリ
コン膜における結晶成長は、主に非晶質シリコン膜と基
板との界面から起こるが、非晶質シリコン膜中で起こる
ことも多い。つまり、非晶質シリコン膜中のどの場所か
ら結晶成長が起こるかは不確定である。従って、結晶成
長が密に起こった場所では結晶粒径が小さくなり、結晶
成長が疎らに起こった場所では結晶粒径が大きくなるた
め、結晶粒径の均一性が低下する。

【００１２】多結晶シリコン膜は結晶粒径が大きいほど
電界効果移動度が高くなり、多結晶シリコンＴＦＴの素
子特性が向上する。そのため、多結晶シリコン膜中で結
晶粒径が大きい場所に形成された多結晶シリコンＴＦＴ
の素子特性は高くなる一方、結晶粒径が小さい場所に形
成された多結晶シリコンＴＦＴの素子特性は低くなる。
つまり、多結晶シリコン膜における結晶粒径の均一性が
低下すると、多結晶シリコンＴＦＴの素子特性にバラツ
キが生じる。その結果、ＬＣＤのパネル全面にわたって
均質な画像を表示できなくなる。

【００１３】低温プロセスを採用する目的は、通常のガ
ラス基板を用いてパネルサイズの大きなＬＣＤを安価に
提供することにある。多結晶シリコン膜における結晶粒
径の均一性の低下は基板の大型化に伴って顕著になるた
め、パネルサイズの大きなＬＣＤでは特に問題となる。

【００１４】２）非晶質シリコン膜が完全に多結晶化す
るには（すなわち、100 ％の結晶化率を得るには）、20
時間といった長時間の熱処理が必要となる。つまり、Ｌ
ＣＤ用の高耐熱ガラスを用いた場合でも、その耐熱温度
限界近くで長時間の熱処理を行うことになるため、基板
に歪みなどのダメージが生じやすい。熱処理に要する時
間を短くするには、基板の耐熱温度の範囲内においてで
きるだけ高温で熱処理を行えばよい。しかし、処理温度
を高くすると結晶化速度を速くできる反面、結晶粒径が
小さくなってしまう。その結果、ＬＣＤのパネル全面に
わたって多結晶シリコンＴＦＴの素子特性が悪化し、画
質が低下してしまう。

【００１５】本発明は上記問題点を解決するためになさ
れたものであって、以下の目的を有するものである。１〕結晶粒径が均一な多結晶シリコン膜を備えた半導体
装置を提供する。

【００１６】２〕結晶粒径を制御することが可能な多結
晶シリコン膜を備えた半導体装置の製造方法を提供する
ことに係り、特に、高スループットな製造方法を提供す
る。３〕優れた多結晶シリコン膜を能動層として用いる優れ
た薄膜トランジスタを提供する。

【００１７】４〕優れた多結晶シリコン膜を能動層とし
て用いる優れた薄膜トランジスタの製造方法を提供する
ことに係り、特に、高スループットな製造方法を提供す
る。５〕優れた薄膜トランジスタを画素駆動素子として用い
る安価で大面積で優れた表示装置を提供する。

【００１８】

【課題を解決するための手段】請求項１に記載の発明
は、固相成長法によって形成された多結晶シリコン膜を
備えたことをその要旨とする。

【００１９】請求項２に記載の発明は、結晶粒径が連続
的に変化する多結晶シリコン膜を備えたことをその要旨
とする。請求項３に記載の発明は、請求項１または請求
項２に記載の半導体装置において、多結晶シリコン膜は
絶縁基板上に形成された半導体装置。

【００２０】請求項４に記載の発明は、非晶質シリコン
膜を固相成長させて多結晶シリコン膜を形成する工程を
備えたことをその要旨とする。請求項５に記載の発明
は、少なくとも部分的に微結晶を含む非晶質シリコン膜
を固相成長させて多結晶シリコン膜を形成する工程を備
えたことをその要旨とする。

【００２１】請求項６に記載の発明は、微結晶を含む第
１の非晶質シリコン膜を形成する工程と、第１の非晶質
シリコン膜上に、第１の非晶質シリコン膜に比べて微結
晶を含む割合が少ないか又は微結晶を含まない第２の非
晶質シリコン膜を形成する工程と、第１および第２の非
晶質シリコン膜を固相成長させて多結晶シリコン膜を形
成する工程とを備えたことをその要旨とする。

【００２２】請求項７に記載の発明は、第２の非晶質シ
リコン膜を形成する工程と、第２の非晶質シリコン膜上
に、第２の非晶質シリコン膜に比べて微結晶を含む割合
が多い第１の非晶質シリコン膜を形成する工程と、第１
および第２の非晶質シリコン膜を固相成長させて多結晶
シリコン膜を形成する工程と、少なくとも第１の非晶質
シリコン膜が固相成長して形成された多結晶シリコン膜
を除去する工程とを備えたことをその要旨とする。

【００２３】請求項８に記載の発明は、第２の非晶質シ
リコン膜を形成する工程と、第２の非晶質シリコン膜上
に、第２の非晶質シリコン膜に比べて微結晶を含む割合
が多い第１の非晶質シリコン膜を形成する工程と、第１
および第２の非晶質シリコン膜を固相成長させて多結晶
シリコン膜を形成する工程と、少なくとも第１の非晶質
シリコン膜が固相成長して形成された多結晶シリコン膜
を酸化させてシリコン酸化膜を形成する工程とを備えた
ことをその要旨とする。

【００２４】請求項９に記載の発明は、請求項６〜８の
いずれか１項に記載の半導体装置の製造方法において、
第１の非晶質シリコン膜を少なくとも一部分に形成した
ことをその要旨とする。

【００２５】請求項１０に記載の発明は、結晶粒径が連
続的に変化する多結晶シリコン膜を能動層として用いる
ことをその要旨とする。請求項１１に記載の発明は、少
なくとも部分的に微結晶を含む非晶質シリコン膜を固相
成長させて形成した多結晶シリコン膜を能動層として用
いることをその要旨とする。

【００２６】請求項１２に記載の発明は、請求項４〜９
のいずれか１項に記載の半導体装置の製造方法によって
形成された多結晶シリコン膜を能動層として用いたこと
をその要旨とする。

【００２７】請求項１３に記載の発明は、請求項４〜９
のいずれか１項に記載の半導体装置の製造方法によって
形成された多結晶シリコン膜を絶縁基板上に形成する工
程と、多結晶シリコン膜上にゲート絶縁膜を形成する工
程と、ゲート絶縁膜上にゲート電極を形成する工程と、
ゲート電極を用いた自己整合技術により多結晶シリコン
膜にソース領域およびドレイン領域を形成する工程とを
備えたことをその要旨とする。

【００２８】請求項１４に記載の発明は、絶縁基板上に
微結晶を含む第１の非晶質シリコン膜を形成する工程
と、第１の非晶質シリコン膜におけるチャネル領域に対
応する部分だけを残して他の部分を除去する工程と、絶
縁基板および第１の非晶質シリコン膜の上に、第１の非
晶質シリコン膜に比べて微結晶を含む割合が少ないか又
は微結晶を含まない第２の非晶質シリコン膜を形成する
工程と、第１および第２の非晶質シリコン膜を固相成長
させて多結晶シリコン膜を形成する工程と、多結晶シリ
コン膜上にゲート絶縁膜を形成する工程と、ゲート絶縁
膜上にゲート電極を形成する工程と、ゲート電極を用い
た自己整合技術により多結晶シリコン膜にソース領域お
よびドレイン領域を形成する工程とを備えたことをその
要旨とする。

【００２９】請求項１５に記載の発明は、絶縁基板上に
第２の非晶質シリコン膜を形成する工程と、第２の非晶
質シリコン膜上に、第２の非晶質シリコン膜に比べて微
結晶を含む割合が多い第１の非晶質シリコン膜を形成す
る工程と、第１の非晶質シリコン膜におけるチャネル領
域に対応する部分だけを残して他の部分を除去する工程
と、第１および第２の非晶質シリコン膜を固相成長させ
て多結晶シリコン膜を形成する工程と、少なくとも第１
の非晶質シリコン膜が固相成長して形成された多結晶シ
リコン膜を除去する工程と、多結晶シリコン膜上にゲー
ト絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電
極を形成する工程と、ゲート電極を用いた自己整合技術
により多結晶シリコン膜にソース領域およびドレイン領
域を形成する工程とを備えたことをその要旨とする。

【００３０】請求項１６に記載の発明は、絶縁基板上に
第２の非晶質シリコン膜を形成する工程と、第２の非晶
質シリコン膜上に、第２の非晶質シリコン膜に比べて微
結晶を含む割合が多い第１の非晶質シリコン膜を形成す
る工程と、第１の非晶質シリコン膜におけるチャネル領
域に対応する部分だけを残して他の部分を除去する工程
と、第１および第２の非晶質シリコン膜を固相成長させ
て多結晶シリコン膜を形成する工程と、少なくとも第１
の非晶質シリコン膜が固相成長して形成された多結晶シ
リコン膜を酸化させてゲート絶縁膜を形成する工程と、
ゲート絶縁膜上にゲート電極を形成する工程と、ゲート
電極を用いた自己整合技術により多結晶シリコン膜にソ
ース領域およびドレイン領域を形成する工程とを備えた
ことをその要旨とする。

【００３１】請求項１７に記載の発明は、請求項１３〜
１６のいずれか１項に記載の薄膜トランジスタの製造方
法において、デバイスの全面に層間絶縁膜を形成する工
程と、その層間絶縁膜にソース領域およびドレイン領域
とコンタクトするコンタクトホールを形成する工程と、
ソース電極およびドレイン電極を形成する工程とを備え
たことをその要旨とする。

【００３２】請求項１８に記載の発明は、請求項１０〜
１２のいずれか１項に記載の薄膜トランジスタを画素駆
動素子として用いることをその要旨とする。請求項１９
に記載の発明は、請求項１３〜１７のいずれか１項に記
載の薄膜トランジスタの製造方法によって製造された薄
膜トランジスタを画素駆動素子として用いることをその
要旨とする。

【００３３】

【作用】請求項１に記載の発明によれば、固相成長法に
よって形成された多結晶シリコン膜を備えることができ
る。

【００３４】請求項２に記載の発明によれば、結晶粒径
が連続的に変化する多結晶シリコン膜を備えることがで
きる。請求項３に記載の発明によれば、多結晶シリコン
膜を絶縁基板上に形成することにより、その多結晶シリ
コン膜を利用して液晶ディスプレイ，密着型イメージセ
ンサ，スタティックＲＡＭ（ＳＲＡＭ）のメモリセル内
の負荷素子，三次元ＩＣなどを形成することができる。

【００３５】請求項４に記載の発明によれば、非晶質シ
リコン膜を固相成長させることで低温プロセスによって
多結晶シリコン膜を形成することができる。請求項５に
記載の発明によれば、固相成長時には、微結晶を含む非
晶質シリコン膜中の微結晶が種として結晶が成長し多結
晶化が行われる。そのため、非晶質シリコン膜中に微結
晶が均一に存在していれば、多結晶シリコン膜の結晶粒
径は全体にわたってほぼ均一なものになる。また、非晶
質シリコン膜中の微結晶の量を調整すれば、多結晶シリ
コン膜の結晶粒径を所望の大きさにすることができる。
すなわち、非晶質シリコン膜中に微結晶が多くなるほ
ど、結晶成長が密に起こるため多結晶シリコン膜の結晶
粒径は小さくなる。そして、固相成長を開始した時点で
結晶成長の種が存在しているため潜伏期間がほぼ零にな
り、固相成長の処理時間を短くすることができる。従っ
て、結晶粒径がほぼ均一な多結晶シリコン膜を低温プロ
セスによって短時間に得ることができる。加えて、多結
晶シリコン膜の結晶粒径を制御することができる。

【００３６】請求項６に記載の発明によれば、請求項５
に記載の発明と同じ作用により、第１の非晶質シリコン
膜から第２の非晶質シリコン膜へと多結晶化が進行す
る。請求項７に記載の発明によれば、請求項５に記載の
発明と同じ作用により、第１の非晶質シリコン膜から第
２の非晶質シリコン膜へと多結晶化が進行する。そのた
め、第１の非晶質シリコン膜が多結晶化した多結晶化シ
リコン膜の結晶粒径は第２の非晶質シリコン膜が多結晶
化した多結晶化シリコン膜に比べて小さくなる。その結
晶粒径が小さな多結晶化シリコン膜を除去することで、
結晶粒径が大きな多結晶化シリコン膜を得ることができ
る。

【００３７】請求項８に記載の発明によれば、請求項７
に記載の発明と同じ作用により、第１の非晶質シリコン
膜が多結晶化した多結晶化シリコン膜の結晶粒径は第２
の非晶質シリコン膜が多結晶化した多結晶化シリコン膜
に比べて小さくなる。その結晶粒径が小さな多結晶化シ
リコン膜を酸化させることで、結晶粒径が大きな多結晶
化シリコン膜を得ることができる。

【００３８】請求項９に記載の発明によれば、第２の非
晶質シリコン膜に対して第１の非晶質シリコン膜の結晶
粒径が小さくとも上記の作用が起こる。請求項１０に記
載の発明によれば、結晶粒径が連続的に変化する多結晶
シリコン膜を能動層として用いることで、多結晶シリコ
ンＴＦＴのソース領域およびドレイン領域の結晶粒径を
大きく、チャネル領域の結晶粒径を小さくして、高性能
化を図ることができる。

【００３９】請求項１１に記載の発明によれば、請求項
５に記載の発明と同様の作用により、能動層の結晶粒径
を制御することができ、多結晶シリコンＴＦＴの高性能
化を図ることができる。

【００４０】請求項１２に記載の発明によれば、請求項
４〜９のいずれか１項に記載の発明と同様の作用によっ
て優れた能動層を得ることができ、多結晶シリコンＴＦ
Ｔの高性能化を図ることができる。

【００４１】請求項１３に記載の発明によれば、請求項
４〜９のいずれか１項に記載の発明と同様の作用により
優れた能動層を短時間に得ることができる。また、自己
整合技術によりソース領域およびドレイン領域を形成す
ることができる。従って、プレーナ型またはスタガ型の
多結晶シリコンＴＦＴを短時間に得ることができ、その
高性能化を図ることができる。そして、低温プロセスに
よって能動層を形成できることから、ゲート絶縁膜の形
成工程およびソース領域およびドレイン領域の形成工程
にも低温プロセスを導入すれば、全工程を低温プロセス
化することが可能になり、絶縁基板として耐熱温度の低
い材料を用いることができる。

【００４２】請求項１４〜１６に記載の発明によれば、
請求項１３に記載の発明と同様に多結晶シリコンＴＦＴ
の高性能化を図ることができ、全工程を低温プロセス化
すれば絶縁基板として耐熱温度の低い材料を用いること
ができる。また、ソース領域およびドレイン領域の結晶
粒径を大きく、チャネル領域の結晶粒径を小さくするこ
とができるため、多結晶シリコンＴＦＴのさらなる高性
能化を図ることができる。

【００４３】請求項１７に記載の発明によれば、層間絶
縁膜，ソース電極，ドレイン電極を形成して多結晶シリ
コンＴＦＴを完成することができる。請求項１８または
請求項１９に記載の発明によれば、優れた薄膜トランジ
スタを画素駆動素子として用いることにより、優れた表
示装置を得ることができる。また、薄膜トランジスタの
製造に係る全工程を低温プロセス化すれば、絶縁基板と
して耐熱温度の低い材料を用いることができ、安価で大
面積な表示装置を得ることができる。

【００４４】

【実施例】

（第１実施例）以下、本発明を具体化した第１実施例の
製造方法を図１および図２に従って説明する。

【００４５】工程１（図１（ａ）参照）；透明絶縁基板
１（石英ガラス，高耐熱ガラス）上に微結晶（マイクロ
クリスタル）を含む非晶質シリコン膜２（膜厚；100
Å）を形成する。

【００４６】工程２（図１（ｂ）参照）；微結晶を含む
非晶質シリコン膜２上に通常の非晶質シリコン膜３（膜
厚；400 Å）を形成する。各非晶質シリコン膜２，３の
形成方法には以下のものがある。

【００４７】減圧ＣＶＤ法を用いる方法；減圧ＣＶＤ
法でシリコン膜を形成するには、モノシラン（Ｓｉ
Ｈ₄）またはジシラン（Ｓｉ₂Ｈ₆）の熱分解を用い
る。この場合、処理温度が550 ℃以下では非晶質、620
℃以上では多結晶となる。そして、550 〜620 ℃では微
結晶を含む非晶質となり、この温度範囲内で、温度が高
くなるほど多結晶に近づいて微結晶が多くなり、温度が
低くなるほど非晶質に近づいて微結晶が少なくなる。従
って、減圧ＣＶＤ法では、温度条件を変えるだけで、各
非晶質シリコン膜２，３を同一チャンバ内で連続的に形
成することができる。また、温度条件を変えるだけで、
非晶質シリコン膜２中の微結晶の量を調整することもで
きる。

【００４８】プラズマＣＶＤ法を用いる方法；プラズ
マＣＶＤ法で非晶質シリコン膜を形成するには、プラズ
マ中でのモノシランまたはジシランの熱分解を用いる。
この場合、処理温度は300 ℃程度で水素を添加すると反
応が促進される。そして、不活性ガス（ヘリウム，ネオ
ン，アルゴン，クリプトン，キセノン，ラドン）を添加
するとプラズマが励起され、同一の処理温度でも多結晶
シリコン膜が形成される。従って、プラズマＣＶＤ法で
は、不活性ガスを添加するだけで、各非晶質シリコン膜
２，３を同一チャンバ内で連続的に形成することができ
る。また、不活性ガスの添加量を変えるだけで、非晶質
シリコン膜２中の微結晶の量を調整することもできる。

【００４９】工程３（図１（ｃ）参照）；600 ℃程度で
約20時間の熱処理を行うことにより、各非晶質シリコン
膜２，３を固相成長させて多結晶シリコン膜４，５を形
成する。

【００５０】このとき、非晶質シリコン膜２中の微結晶
を種（シード）として結晶が成長する。そのため、非晶
質シリコン膜２中に微結晶が均一に存在していれば、多
結晶シリコン膜４，５の結晶粒径は基板１の全体にわた
ってほぼ均一なものになる。

【００５１】また、非晶質シリコン膜２中の微結晶の量
を調整すれば、多結晶シリコン膜４，５の結晶粒径を所
望の大きさにすることができる。すなわち、非晶質シリ
コン膜２中に微結晶が多くなるほど、結晶成長が密に起
こるため多結晶シリコン膜４，５の結晶粒径は小さくな
る。

【００５２】そして、図３に示すように、従来の固相成
長法に比べて本実施例では、固相成長の処理時間が短く
なる。従来の固相成長法では微結晶を含まない非晶質シ
リコン膜を用いるため、結晶成長の種が生じるまでに潜
伏期間Ａが必要となる。処理温度が600 ℃前後の場合、
その潜伏期間Ａは３〜４時間である。本実施例では熱処
理を開始した時点で結晶成長の種が存在しているため潜
伏期間がほぼ零であり、潜伏期間Ａの分だけ固相成長の
処理時間を短くすることができる。固相成長の処理時間
が短くなれば、基板１に高耐熱ガラスを用いた場合でも
歪みなどのダメージが生じ難くなる。

【００５３】このように、本実施例によれば、結晶粒径
がほぼ均一な多結晶シリコン膜４，５を低温プロセスに
よって短時間に得ることができる。そして、多結晶シリ
コン膜４，５の結晶粒径を制御することができる。

【００５４】また、本実施例において、固相成長の処理
温度を下げると図３に示すグラフの傾きが小さくなり、
100 ％の結晶化率を得るのに要する時間が長くなる。逆
に言うと、固相成長の処理時間を長くすれば、処理温度
を下げることができる。しかし、本実施例では結晶成長
の種が存在しているため、処理温度を下げても従来の固
相成長法よりは処理時間を短くすることができる。だか
ら、固相成長の処理時間を長くすれば、基板１に高耐熱
ガラスを用いた場合、その耐熱温度を下げることができ
る。

【００５５】従って、固相成長の処理温度は580 〜700
℃が適当であり、好ましくは600 〜700 ℃、特に好まし
くは600 〜650 ℃である。この範囲より低くなると固相
成長の処理時間が大幅に長くなる傾向があり、高くなる
と多結晶シリコン膜４，５の結晶粒径が小さくなる傾向
がある。

【００５６】工程４（図２参照）；多結晶シリコン膜
４，５を能動層として用いるプレーナ型の多結晶シリコ
ンＴＦＴ１０６を形成する。まず、多結晶シリコン膜
４，５上にゲート絶縁膜１１を形成する。ゲート絶縁膜
１１の形成方法にも高温プロセスおよび低温プロセスが
ある。高温プロセスでは、900 〜1050℃程度の高温の熱
酸化法でゲート絶縁膜１１としてのシリコン酸化膜を形
成する。低温プロセスでは、プラズマ酸化法，常圧ＣＶ
Ｄ法，減圧ＣＶＤ法，プラズマＣＶＤ法，ＥＣＲプラズ
マＣＶＤ法，光励起ＣＶＤ法，蒸着法，スパッタ法など
により、600 ℃程度の低温でゲート絶縁膜１１としての
シリコン酸化膜，シリコン窒化膜などを形成する。

【００５７】次に、ゲート絶縁膜１１上にゲート電極１
２を形成して所望の形状にパターニングする。ゲート電
極１２としては、多結晶シリコン，金属シリサイド，ポ
リサイド，高融点金属担体，その他の金属（アルミ，
金，銀，銅など）などが用いられる。

【００５８】続いて、自己整合技術により、ゲート電極
１２をマスクとして多結晶シリコン膜５にソース・ドレ
イン領域１３を形成する。ソース・ドレイン領域１３の
形成方法にも高温プロセスおよび低温プロセスがある。
高温プロセスでは、不純物をイオン注入後に高温の熱処
理を行って不純物を活性化させる。低温プロセスでは、
ホスフィン（ＰＨ₃）およびプロトン（Ｈ₂）によるイ
オンシャワーを照射することで、特別な熱処理工程を設
けることなく不純物の注入と活性化を同時に行う。尚、
低温プロセスでは、不純物をイオン注入後に600 ℃程度
の低温で数時間〜数十時間の熱処理を行うことで不純物
を活性化させる方法もある。基板１に高耐熱ガラスを用
いた場合には、能動層の多結晶シリコン膜４，５の形成
時だけでなく、ゲート絶縁膜１１およびソース・ドレイ
ン領域１３の形成時にも低温プロセスを用いなければな
らない。

【００５９】そして、デバイスの全面に層間絶縁膜１４
を形成する。層間絶縁膜１４としては、ＣＶＤ法，プラ
ズマＣＶＤ法，光励起ＣＶＤ法，蒸着法，スパッタ法な
どによって形成されたシリコン酸化膜，シリケートガラ
ス，シリコン窒化膜などが用いられる。

【００６０】その後、ソース・ドレイン領域１３とコン
タクトするコンタクトホール１４ａを層間絶縁膜１４に
形成し、ソース・ドレイン電極１５を形成して多結晶シ
リコンＴＦＴ１０６が完成する。

【００６１】このように、本実施例によれば、多結晶シ
リコン膜４，５の結晶粒径がほぼ均一なため、基板１の
全体にわたって素子特性にバラツキがない多結晶シリコ
ンＴＦＴ１０６を形成することができる。そのような多
結晶シリコンＴＦＴ１０６をアクティブマトリクス方式
ＬＣＤの画素駆動素子として用いれば、ＬＣＤのパネル
全面にわたって均質な画像を表示することができる。

【００６２】また、本実施例において、多結晶シリコン
ＴＦＴ１０６の形成に低温プロセスを採用すれば、基板
１に高耐熱ガラスを用いてパネルサイズの大きなＬＣＤ
を安価に提供することができる。

【００６３】さらに、非晶質シリコン膜２中の微結晶の
量を調整して多結晶シリコン膜４，５の結晶粒径を大き
くすることにより、電界効果移動度を高くすることがで
きる。その結果、基板１の全体にわたって素子特性を向
上させた多結晶シリコンＴＦＴ１０６を形成することが
でき、ＬＣＤのパネル全面にわたって画質を向上させる
ことができる。

【００６４】ところで、微結晶を含む非晶質シリコン膜
２の膜厚は100 Å以下が望ましい。各非晶質シリコン膜
２，３の固相成長は非晶質シリコン膜２中の微結晶を種
として起こり、まず、非晶質シリコン膜２が多結晶化
し、次に、各非晶質シリコン膜２，３の界面が多結晶化
し、続いて、非晶質シリコン膜３の下層から上層へと多
結晶化が進行していく。そのため、多結晶シリコン膜５
の結晶粒径は多結晶シリコン膜４に比べて大きくなる。

【００６５】また、多結晶シリコン膜５中においても、
下層に比べて上層の方が結晶粒径が大きくなる。その多
結晶シリコン膜５中における結晶粒径の変化は一定の割
合で連続的なものとなり、変化の度合いもごくわずかな
ものである。そのため、多結晶シリコン膜５中の結晶粒
径はほぼ均一といってよく、従来の固相成長法のように
異なる結晶粒径が混在しているわけではない。従って、
本実施例によれば、多結晶シリコン膜の結晶粒径が不均
一であることに起因する多結晶シリコンＴＦＴ１０６の
素子特性のバラツキといった問題は生じない。

【００６６】結晶粒径の小さな多結晶シリコン膜は電界
効果移動度が低いため、多結晶シリコンＴＦＴ１０６の
能動層として用いるのは好ましくない。従って、非晶質
シリコン膜２の膜厚は薄いほどよいことになる。但し、
非晶質シリコン膜２があまり薄すぎると微結晶を含ませ
ることができないため、最低でも20Å以上は必要であ
り、微結晶を均一に含ませるには50Å以上必要である。
つまり、非晶質シリコン膜２の膜厚は20〜100 Åが適当
であり、特に好ましくは50〜100 Åである。

【００６７】また、能動層が厚すぎると多結晶シリコン
ＴＦＴ１０６のオフ電流が増大し、薄すぎるとオン電流
が減少するため、能動層の膜厚は500 Å程度が適当であ
る。従って、多結晶シリコン膜４，５の膜厚はトータル
で500 Å程度とする必要があり、これから各非晶質シリ
コン膜２，３に要求される膜厚が求められる。

【００６８】尚、各非晶質シリコン膜２，３の形成に減
圧ＣＶＤ法を用いた場合、多結晶シリコン膜４，５の膜
質が良好になる反面、処理温度が高くなるため基板１に
石英ガラスを用いなければならない。一方、プラズマＣ
ＶＤ法を用いた場合、多結晶シリコン膜４，５の膜質は
減圧ＣＶＤ法に比べれば劣るものの、処理温度が低くな
るため基板１に高耐熱ガラスを用いることができる。従
って、目的に合わせていずれかの方法を選択すればよ
い。

【００６９】次に、上記のように製造された多結晶シリ
コンＴＦＴ１０６を画素駆動素子として用いた透過型構
成をとるＬＣＤの画素部の製造方法を図４に従って説明
する。

【００７０】工程一；層間絶縁膜１４の形成に先立ち、
スパッタ法により、透明絶縁基板１の画素部領域上にイ
ンジウム錫酸化物（ＩＴＯ；Indium Tin Oxide）等から
なる補助容量の蓄積電極５１を形成する。

【００７１】工程二；デバイスの全面に絶縁膜５２を形
成する。絶縁膜５２の材質としては、シリコン酸化膜，
シリケートガラス，シリコン窒化膜などが用いられ、そ
の形成にはＣＶＤ法またはＰＶＤ法が用いられる。次
に、絶縁膜５２にソース・ドレイン電極１５とコンタク
トするためのコンタクトホールを形成し、スパッタ法に
より、そのコンタクトホールを含むデバイスの全面にＩ
ＴＯ膜を形成し、そのＩＴＯ膜をパターニングして表示
電極５３を形成する。

【００７２】工程三；多結晶シリコンＴＦＴ１０６が形
成された透明絶縁基板１と、表面に共通電極５４が形成
された透明絶縁基板５５とを相対向させ、各基板１，５
５の間に液晶を封入して液晶層５６を形成する。その結
果、ＬＣＤの画素部が完成する。

【００７３】図５に、本実施例のアクティブマトリック
ス方式ＬＣＤのブロック構成を示す。画素部１０１には
各走査線（ゲート配線）Ｇ1 …Ｇn,Ｇn+1 …Ｇm と各デ
ータ線（ドレイン配線）Ｄ1 …Ｄn,Ｄn+1 …Ｄm とが配
置されている。各ゲート配線と各ドレイン配線とはそれ
ぞれ直交し、その直交部分に画素１０２が設けられてい
る。そして、各ゲート配線はゲートドライバ１０３に接
続され、ゲート信号（走査信号）が印加されるようにな
っている。また、各ドレイン配線はドレインドライバ
（データドライバ）１０４に接続され、データ信号（ビ
デオ信号）が印加されるようになっている。これらのド
ライバ１０３，１０４によって周辺駆動回路部１０５が
構成されている。そして、各ドライバ１０３，１０４の
うち少なくともいずれか一方を画素部１０１と同一基板
上に形成したＬＣＤは、一般にドライバ一体型（ドライ
バ内蔵型）ＬＣＤと呼ばれる。尚、ゲートドライバ１０
３が、画素部１０１の両側に設けられている場合もあ
る。また、ドレインドライバ１０４が、画素部１０１の
両側に設けられている場合もある。

【００７４】図６に、ゲート配線Ｇn とドレイン配線Ｄ
n との直交部分に設けられている画素１０２の等価回路
を示す。画素１０２は、画素駆動素子としてのＴＦＴ１
０６、液晶セルＬＣ、補助容量ＣS から構成される。ゲ
ート配線Ｇn にはＴＦＴ１０６のゲートが接続され、ド
レイン配線Ｄn にはＴＦＴ１０６のドレインが接続され
ている。そして、ＴＦＴ１０６のソースには、液晶セル
ＬＣの表示電極（画素電極）と補助容量（蓄積容量また
は付加容量）ＣS とが接続されている。この液晶セルＬ
Ｃと補助容量ＣSとにより、前記信号蓄積素子が構成さ
れる。液晶セルＬＣの共通電極（表示電極の反対側の電
極）には電圧Ｖcom が印加されている。一方、補助容量
ＣS において、ＴＦＴ１０６のソースと接続される側の
電極の反対側の電極には定電圧ＶRが印加されている。
この液晶セルＬＣの共通電極は、文字どおり全ての画素
１０２に対して共通した電極となっている。そして、液
晶セルＬＣの表示電極と共通電極との間には静電容量が
形成されている。尚、補助容量ＣS において、ＴＦＴ１
０６のソースと接続される側の電極の反対側の電極は、
隣のゲート配線Ｇn+1と接続されている場合もある。

【００７５】このように構成された画素１０２におい
て、ゲート配線Ｇn を正電圧にしてＴＦＴ１０６のゲー
トに正電圧を印加すると、ＴＦＴ１０６がオンとなる。
すると、ドレイン配線Ｄn に印加されたデータ信号で、
液晶セルＬＣの静電容量と補助容量ＣS とが充電され
る。反対に、ゲート配線Ｇn を負電圧にしてＴＦＴ１０
６のゲートに負電圧を印加すると、ＴＦＴ１０６がオフ
となり、その時点でドレイン配線Ｄn に印加されていた
電圧が、液晶セルＬＣの静電容量と補助容量ＣS とによ
って保持される。このように、画素１０２へ書き込みた
いデータ信号をドレイン配線に与えてゲート配線の電圧
を制御することにより、画素１０２に任意のデータ信号
を保持させておくことができる。その画素１０２の保持
しているデータ信号に応じて液晶セルＬＣの透過率が変
化し、画像が表示される。

【００７６】ここで、画素１０２の特性として重要なも
のに、書き込み特性と保持特性とがある。書き込み特性
に対して要求されるのは、画素部１０１の仕様から定め
られた単位時間内に、信号蓄積素子（液晶セルＬＣおよ
び補助容量ＣS ）に対して所望のビデオ信号電圧を十分
に書き込むことができるかどうかという点である。ま
た、保持特性に対して要求されるのは、信号蓄積素子に
一旦書き込んだビデオ信号電圧を必要な時間だけ保持す
ることができるかどうかという点である。

【００７７】補助容量ＣS が設けられているのは、信号
蓄積素子の静電容量を増大させて書き込み特性および保
持特性を向上させるためである。すなわち、液晶セルＬ
Ｃはその構造上、静電容量の増大には限界がある。そこ
で、補助容量ＣS によって液晶セルＬＣの静電容量の不
足分を補うわけである。

【００７８】（第２実施例）以下、本発明を具体化した
第２実施例の製造方法を図７および図２に従って説明す
る。

【００７９】尚、本実施例において、第１実施例と同じ
構成部材については符号を等しくしてその説明を省略す
る。工程１（図７（ａ）参照）；透明絶縁基板１（石英ガラ
ス，高耐熱ガラス）上に通常の非晶質シリコン膜３（膜
厚；500 Å）を形成する。

【００８０】工程２（図７（ｂ）参照）；通常の非晶質
シリコン膜３上に微結晶を含む非晶質シリコン膜２（膜
厚；100 Å）を形成する。工程３（図７（ｃ）参照）；各非晶質シリコン膜２，３
を固相成長させて多結晶シリコン膜４，５を形成する。
固相成長の作用は第１実施例と同じである。このとき、
非晶質シリコン膜３と基板１との界面からも結晶成長が
起こる可能性はある。しかし、非晶質シリコン膜２中に
は微結晶が含まれているため、非晶質シリコン膜２から
非晶質シリコン膜３へ進行する結晶成長の方が支配的と
なり、非晶質シリコン膜３と基板１との界面から結晶成
長が起こることはまずない。

【００８１】工程４（図７（ｄ）参照）；上部の多結晶
シリコン膜４を除去して、下部の多結晶シリコン膜５だ
けを残す。多結晶シリコン膜４を除去するのは、前記し
たように、非晶質シリコン膜２を固相成長させた多結晶
シリコン膜４の結晶粒径は小さいため、能動層として用
いるには不適当だからである。このとき、多結晶シリコ
ン膜４に加えて多結晶シリコン膜５の表面部分を除去し
てもよい。

【００８２】工程５（図２参照）；多結晶シリコン膜５
を能動層として用いるプレーナ型の多結晶シリコンＴＦ
Ｔを形成する。このように、本実施例によれば、第１実施例と同様に、
結晶粒径がほぼ均一な多結晶シリコン膜５を低温プロセ
スによって短時間に得ることができる。また、固相成長
の処理時間を長くすれば、処理温度を下げることができ
る。そして、第１実施例と同様に、優れた多結晶シリコ
ンＴＦＴおよびＬＣＤを提供することができる。

【００８３】尚、本実施例の多結晶シリコンＴＦＴを画
素駆動素子として用いた透過型構成をとるＬＣＤの画素
部の製造方法については、第１実施例のそれと同様であ
るので説明を省略する。

【００８４】また、本実施例の多結晶シリコンＴＦＴを
画素駆動素子として用いたアクティブマトリックス方式
ＬＣＤのブロック構成および画素の等価回路について
も、第１実施例のそれと同様であるので説明を省略す
る。

【００８５】（第３実施例）以下、本発明を具体化した
第３実施例の製造方法を図８および図２に従って説明す
る。

【００８６】尚、本実施例において、第２実施例と同じ
構成部材については符号を等しくしてその説明を省略す
る。工程１（図８（ａ）参照）；透明絶縁基板１（石英ガラ
ス，高耐熱ガラス）上に通常の非晶質シリコン膜３（膜
厚；900 Å）を形成する。

【００８７】工程２（図８（ｂ）参照）；通常の非晶質
シリコン膜３上に微結晶を含む非晶質シリコン膜２（膜
厚；100 Å）を形成する。工程３（図８（ｃ）参照）；各非晶質シリコン膜２，３
を固相成長させて多結晶シリコン膜４，５を形成する。
固相成長の作用は第１実施例と同じである。

【００８８】工程４（図８（ｄ）参照）；多結晶シリコ
ン膜４，５を上部（表面）から500Å分だけ酸化させて
シリコン酸化膜６（膜厚；1000Å）を形成する。工程５（図２参照）；多結晶シリコン膜５を能動層とし
て用いるプレーナ型の多結晶シリコンＴＦＴを形成す
る。ここで、シリコン酸化膜６はゲート絶縁膜１１とし
て利用する。従って、シリコン酸化膜６は、ゲート絶縁
膜１１と同様にして形成すればよい。前記したように、
多結晶シリコン膜４の結晶粒径は小さいため能動層とし
て用いるには不適当である。しかし、一旦酸化させてゲ
ート絶縁膜１１として利用する場合には、能動層として
用いる場合に比べて問題が少なくなる。

【００８９】従って、本実施例においても第２実施例と
同様の効果を得ることができる。尚、本実施例の多結晶
シリコンＴＦＴを画素駆動素子として用いた透過型構成
をとるＬＣＤの画素部の製造方法については、第１実施
例のそれと同様であるので説明を省略する。

【００９０】また、本実施例の多結晶シリコンＴＦＴを
画素駆動素子として用いたアクティブマトリックス方式
ＬＣＤのブロック構成および画素の等価回路について
も、第１実施例のそれと同様であるので説明を省略す
る。

【００９１】（第４実施例）以下、本発明を具体化した
第４実施例の製造方法を図９および図１０に従って説明
する。尚、本実施例において、第１実施例と同じ構成部
材については符号を等しくしてその説明を省略する。

【００９２】工程１（図９（ａ）参照）；透明絶縁基板
１（石英ガラス，高耐熱ガラス）上に微結晶を含む非晶
質シリコン膜２（膜厚；100 Å）を形成する。工程２（図９（ｂ）参照）；微結晶を含む非晶質シリコ
ン膜２において、多結晶シリコンＴＦＴのチャネル領域
に対応する部分２ａだけを残して、不要な非晶質シリコ
ン膜２をエッチング除去する。非晶質シリコン膜２の膜
厚は薄いためエッチング方法が限定されることはなく、
ウェットエッチング法，ドライエッチング法，ウェット
エッチング法とドライエッチング法を組み合わせた方法
など、どのような方法を用いてもよい。また、エッチン
グマスクとしてはフォトレジストを用いればよく、その
フォトレジストをパターニングするためのフォトマスク
としてはゲート電極１２のパターニング用フォトマスク
を流用すればよい。従って、第１実施例に比べてフォト
マスクの数が増加することはない。

【００９３】工程３（図９（ｃ）参照）；デバイスの全
面に非晶質シリコン膜３（膜厚；400 Å）を形成する。工程４（図９（ｄ）参照）；各非晶質シリコン膜２ａ，
３を固相成長させて多結晶シリコン膜４，５を形成す
る。固相成長の作用は第１実施例と同じである。

【００９４】工程５（図１０参照）；多結晶シリコン膜
４，５を能動層として用いるプレーナ型の多結晶シリコ
ンＴＦＴ１０７を形成する。このように、本実施例では、多結晶シリコンＴＦＴ１０
７のチャネル領域の下部にだけ多結晶シリコン膜４が残
り、ソース・ドレイン領域１３の下部には多結晶シリコ
ン膜４が残らない。前記したように、非晶質シリコン膜
２を固相成長させた多結晶シリコン膜４の結晶粒径は小
さいため能動層として用いるには不適当である。しか
し、チャネル領域では主に表層部分（すなわち、多結晶
シリコン膜５の部分）に電流が流れるため、下部に多結
晶シリコン膜４が残っていたとしても多結晶シリコンＴ
ＦＴ１０７の素子特性は影響を受けない。一方、ソース
・ドレイン領域１３では全体に電流が流れるため、下部
に多結晶シリコン膜４が残っていると多結晶シリコンＴ
ＦＴ１０７の素子特性が劣化してしまう。従って、本実
施例のごとくソース・ドレイン領域１３の下部に多結晶
シリコン膜４が残らないようにすれば、高性能な多結晶
シリコンＴＦＴ１０７を得ることができる。

【００９５】加えて、各非晶質シリコン膜２ａ，３の固
相成長は非晶質シリコン膜２ａ中の微結晶を種として起
こり、まず、非晶質シリコン膜２ａが多結晶化し、次
に、各非晶質シリコン膜２ａ，３の界面が多結晶化し、
続いて、非晶質シリコン膜３中で多結晶化が進行してい
く。そのため、多結晶シリコン膜５中では、非晶質シリ
コン膜２ａから離れた場所ほど結晶粒径が大きくなり、
その結晶粒径の変化は一定の割合で連続的なものとな
る。但し、結晶粒径の変化の度合いもごくわずかなもの
であるため、多結晶シリコン膜５中の結晶粒径はほぼ均
一といってよく、従来の固相成長法のように異なる結晶
粒径が混在しているわけではない。従って、多結晶シリ
コンＴＦＴ１０７のチャネル領域に比べてソース・ドレ
イン領域１３の方が結晶粒径が大きくなる。ソース・ド
レイン領域１３では全体に電流が流れるため、結晶粒径
が大きく電界効果移動度が高い方が好ましい。従って、
本実施例のごとくソース・ドレイン領域１３に相当する
多結晶シリコン膜４の結晶粒径を大きくすれば、高性能
な多結晶シリコンＴＦＴ１０７を得ることができる。

【００９６】従って、このような多結晶シリコンＴＦＴ
１０７をアクティブマトリクス方式ＬＣＤの画素駆動素
子として用いれば、高性能なＬＣＤを得ることができ
る。尚、本実施例の多結晶シリコンＴＦＴ１０７を画素
駆動素子として用いた透過型構成をとるＬＣＤの画素部
の製造方法については、第１実施例のそれと同様である
ので説明を省略する。

【００９７】また、本実施例の多結晶シリコンＴＦＴ１
０７を画素駆動素子として用いたアクティブマトリック
ス方式ＬＣＤのブロック構成および画素の等価回路につ
いても、第１実施例のそれと同様であるので説明を省略
する。

【００９８】（第５実施例）以下、本発明を具体化した
第５実施例の製造方法を図１１および図２に従って説明
する。尚、本実施例において、第１実施例と同じ構成部
材については符号を等しくしてその説明を省略する。

【００９９】工程１（図１１（ａ）参照）；透明絶縁基
板１（石英ガラス，高耐熱ガラス）上に微結晶を均一に
多く含む（微結晶密度の高い）非晶質シリコン膜２（膜
厚；100 Å）を形成する。

【０１００】工程２（図１１（ｂ）参照）；画素部１０
１上の非晶質シリコン膜２だけを残し、周辺駆動回路部
１０５上の非晶質シリコン膜２を除去する。非晶質シリ
コン膜２の膜厚は薄いためエッチング方法が限定される
ことはなく、ウェットエッチング法，ドライエッチング
法，ウェットエッチング法とドライエッチング法を組み
合わせた方法など、どのような方法を用いてもよい。ま
た、エッチングマスクとしてはフォトレジストを用いれ
ばよく、そのフォトレジストをパターニングするための
フォトマスクとしてはゲート電極１２のパターニング用
フォトマスクを流用すればよい。従って、第１実施例に
比べてフォトマスクの数が増加することはない。

【０１０１】工程３（図１１（ｃ）参照）；デバイスの
全面に微結晶を均一に僅かしか含まない（微結晶密度の
低い）非晶質シリコン膜３（膜厚；400 Å）を形成す
る。工程４（図１１（ｄ）参照）；各非晶質シリコン膜２，
３を固相成長させて多結晶シリコン膜４，５を形成す
る。固相成長の作用は第１実施例と同じである。

【０１０２】工程５（図２参照）；多結晶シリコン膜
４，５を能動層として用いるプレーナ型の多結晶シリコ
ンＴＦＴを形成する。このように、本実施例において、画素部１０１を構成す
る多結晶シリコンＴＦＴは多結晶シリコン膜４，５を能
動層として用い、周辺駆動回路部１０５を構成する多結
晶シリコンＴＦＴは多結晶シリコン膜５だけを能動層と
して用いる。

【０１０３】その結果、画素部１０１を構成する多結晶
シリコンＴＦＴの電界効果移動度のバラツキは約１００
〜１２０ｃｍ²／Ｖ・Ｓとなる。また、周辺駆動回路部
１０５を構成する多結晶シリコンＴＦＴの電界効果移動
度のバラツキは約１４０〜１６０ｃｍ²／Ｖ・Ｓとな
る。

【０１０４】それに対して、本実施例から非晶質シリコ
ン膜２を省き、画素部１０１を構成する多結晶シリコン
ＴＦＴについても多結晶シリコン膜５だけを能動層とし
て用いた場合、その電界効果移動度のバラツキは約１０
０〜２００ｃｍ²／Ｖ・Ｓと非常に大きくなる。また、
周辺駆動回路部１０５にも非晶質シリコン膜２を設け、
周辺駆動回路部１０５を構成する多結晶シリコンＴＦＴ
についても多結晶シリコン膜４，５を能動層として用い
た場合、その電界効果移動度のバラツキは約１４０〜１
６０ｃｍ²／Ｖ・Ｓとなる。

【０１０５】従って、本実施例によれば、周辺駆動回路
部１０５を構成する多結晶シリコンＴＦＴの素子特性を
損なうことなく、画素部１０１を構成する多結晶シリコ
ンＴＦＴの素子特性を均一化することができる。

【０１０６】尚、本実施例の多結晶シリコンＴＦＴを画
素駆動素子として用いた透過型構成をとるＬＣＤの画素
部の製造方法については、第１実施例のそれと同様であ
るので説明を省略する。

【０１０７】また、本実施例の多結晶シリコンＴＦＴを
画素駆動素子として用いたアクティブマトリックス方式
ＬＣＤのブロック構成および画素の等価回路について
も、第１実施例のそれと同様であるので説明を省略す
る。

【０１０８】ところで、上記各実施例は以下のように変
更してもよく、その場合でも同様の作用および効果を得
ることができる。（１）各非晶質シリコン膜２，３を減圧ＣＶＤ法，プラ
ズマＣＶＤ法によらず、常圧ＣＶＤ法，光励起ＣＶＤ
法，蒸着法，ＥＢ（Electron Beam ）蒸着法，ＭＢＥ
（Molecular Beam Epitaxy）法，スパッタ法からなるグ
ループの内のいずれか一つの方法によって形成する。

【０１０９】（２）多結晶シリコンＴＦＴの製造工程に
おいて、多結晶シリコン膜５の形成後に、水素化処理を
行うことで多結晶シリコンＴＦＴの素子特性を向上させ
る。水素化処理とは、多結晶シリコンの結晶欠陥部分に
水素原子を結合させることにより、欠陥を減らして結晶
構造を安定化させ、電界効果移動度を高める方法であ
る。

【０１１０】（３）多結晶シリコン膜５のチャネル領域
に相当する部分に不純物をドーピングして多結晶シリコ
ンＴＦＴの閾値電圧（Ｖth）を制御する。固相成長法で
形成した多結晶シリコンＴＦＴにおいては、Ｎチャネル
トランジスタではディプレッション方向に閾値電圧がシ
フトし、Ｐチャネルトランジスタではエンハンスメント
方向に閾値電圧がシフトする傾向にある。また、上記
２）の水素化処理を行った場合には、その傾向がより顕
著となる。この閾値電圧のシフトを抑えるには、チャネ
ル領域に不純物をドーピングすればよい。

【０１１１】（４）第４実施例と第２実施例とを併用す
る。すなわち、第２実施例の工程２において、非晶質シ
リコン膜３上に非晶質シリコン膜２を形成後、多結晶シ
リコンＴＦＴのチャネル部分に相当する部分（第４実施
例の非晶質シリコン膜２ａに対応する部分）だけを残し
て不要な非晶質シリコン膜２をエッチング除去する。次
に、各非晶質シリコン膜２，３を固相成長させて多結晶
シリコン膜４，５を形成後、非晶質シリコン膜２を固相
成長させた上部の多結晶シリコン膜４を除去する。完成
した多結晶シリコンＴＦＴは、図２に示すようになる。
この場合には、第４実施例と第２実施例との相乗効果を
得ることができる。

【０１１２】（５）第４実施例と第３実施例とを併用す
る。すなわち、第３実施例の工程２において、非晶質シ
リコン膜３上に非晶質シリコン膜２を形成後、多結晶シ
リコンＴＦＴのチャネル部分に相当する部分（第４実施
例の非晶質シリコン膜２ａに対応する部分）だけを残し
て不要な非晶質シリコン膜２をエッチング除去する。次
に、各非晶質シリコン膜２，３を固相成長させて多結晶
シリコン膜４，５を形成後、多結晶シリコン膜４，５を
上部から酸化させてシリコン酸化膜を形成し、そのシリ
コン酸化膜をゲート絶縁膜１１として利用する。完成し
た多結晶シリコンＴＦＴは、図２に示すようになる。こ
の場合には、第４実施例と第３実施例との相乗効果を得
ることができる。

【０１１３】（６）プレーナ型だけでなく、逆プレーナ
型，スタガ型，逆スタガ型などあらゆる構造の多結晶シ
リコンＴＦＴに適用する。（７）多結晶シリコンＴＦＴだけでなく、絶縁ゲート型
半導体素子全般に適用する。また、太陽電池や光センサ
などの光電変換素子，バイポーラトランジスタ，静電誘
導型トランジスタ（ＳＩＴ；Static Induction Transis
tor ）などの多結晶シリコン膜を用いるあらゆる半導体
装置に適用する。

【０１１４】（８）透明絶縁基板１をセラミックス基板
やシリコン酸化膜などの絶縁層に置き代え、ＬＣＤでは
なく密着型イメージセンサや三次元ＩＣなどに適用す
る。（９）多結晶シリコンＴＦＴを、ＬＣＤではなくスタテ
ィックＲＡＭ（ＳＲＡＭ）のメモリセル内の負荷素子な
どに用いる。

【０１１５】（１０）第５実施例と第２〜４実施例とを
それぞれ併用する。すなわち、周辺駆動回路部１０５を
構成する多結晶シリコンＴＦＴについては、第５実施例
と同様に、多結晶シリコン膜５だけを能動層として用い
る。そして、画素部１０１を構成する多結晶シリコンＴ
ＦＴについては、第２〜４実施例と同様に能動層を形成
する。この場合には、第５実施例と第２〜４実施例のそ
れぞれとの相乗効果を得ることができる。

【０１１６】以上、各実施例について説明したが、各実
施例から把握できる請求項以外の技術的思想について、
以下にそれらの効果と共に記載する。（イ）請求項１３〜１７のいずれか１項に記載の薄膜ト
ランジスタの製造方法において、多結晶シリコン膜に水
素化処理を施した薄膜トランジスタの製造方法。

【０１１７】このようにすれば、多結晶シリコン膜の結
晶欠陥部分に水素原子が結合することにより、欠陥が減
って結晶構造が安定化し、電界効果移動度を高めること
ができる。

【０１１８】（ロ）請求項１３〜１７のいずれか１項に
記載の薄膜トランジスタの製造方法において、多結晶シ
リコン膜のチャネル領域に相当する部分に不純物をドー
ピングした薄膜トランジスタの製造方法。

【０１１９】このようにすれば、多結晶シリコンＴＦＴ
の閾値電圧を制御することができる。（ハ）請求項４〜９のいずれか１項に記載の半導体装置
の製造方法によって形成された多結晶シリコン膜を絶縁
基板上に形成する工程と、多結晶シリコン膜下にゲート
絶縁膜を形成する工程と、ゲート絶縁膜下にゲート電極
を形成する工程とを備えた薄膜トランジスタの製造方
法。

【０１２０】このようにすれば、逆スタガ型または逆プ
レーナ型の多結晶シリコンＴＦＴを得ることができる。
ところで、本明細書において、発明の構成に係る部材は
以下のように定義されるものとする。

【０１２１】（ａ）絶縁基板としては、石英ガラス，高
耐熱ガラス，セラミックスなどのあらゆる絶縁材料によ
る基板を含むだけでなく、表面にシリコン酸化膜などの
絶縁層を設けた金属などの導電性基板をも含むものとす
る。

【０１２２】（ｂ）薄膜トランジスタとしては、プレー
ナ型だけでなく、逆プレーナ型，スタガ型，逆スタガ型
などをも含むものとする。（ｃ）ゲート絶縁膜としては、高温の熱酸化法などの高
温プロセスで形成されたシリコン酸化膜だけでなく、プ
ラズマ酸化法，常圧ＣＶＤ法，減圧ＣＶＤ法，プラズマ
ＣＶＤ法，ＥＣＲプラズマＣＶＤ法，光励起ＣＶＤ法，
蒸着法，スパッタ法などの低温プロセスで形成されたシ
リコン酸化膜，シリコン窒化膜などをも含むものとす
る。

【０１２３】

【発明の効果】

１〕結晶粒径が均一な多結晶シリコン膜を備えた半導体
装置を提供することができる。

【０１２４】２〕結晶粒径を制御することが可能な多結
晶シリコン膜を備えた半導体装置の製造方法を提供する
ことができ、特に、高スループットな製造方法を提供す
ることができる。

【０１２５】３〕優れた多結晶シリコン膜を能動層とし
て用いる優れた薄膜トランジスタを提供することができ
る。４〕優れた多結晶シリコン膜を能動層として用いる優れ
た薄膜トランジスタの製造方法を提供することができ、
特に、高スループットな製造方法を提供することができ
る。

【０１２６】５〕優れた薄膜トランジスタを画素駆動素
子として用いる安価で大面積で優れた表示装置を提供す
ることができる。

【図面の簡単な説明】

【図１】第１実施例の製造工程を説明するための概略断
面図。

【図２】第１〜第３実施例の製造工程を説明するための
概略断面図。

【図３】第１〜第３実施例を説明するための特性図。

【図４】ＬＣＤの画素部の製造方法を説明するための概
略断面図。

【図５】アクティブマトリックス方式ＬＣＤのブロック
構成図。

【図６】画素の等価回路図。

【図７】第２実施例の製造工程を説明するための概略断
面図。

【図８】第３実施例の製造工程を説明するための概略断
面図。

【図９】第４実施例の製造工程を説明するための概略断
面図。

【図１０】第４実施例の製造工程を説明するための概略
断面図。

【図１１】第５実施例の製造工程を説明するための概略
断面図。

【符号の説明】

１絶縁基板２，２ａ第１の非晶質シリコン膜３第２の非晶質シリコン膜４，５多結晶シリコン膜６シリコン酸化膜１１ゲート絶縁膜１２ゲート電極１３ソース領域またはドレイン領域（ソース・ドレイ
ン領域）１４層間絶縁膜１４ａコンタクトホール１５ソース電極またはドレイン電極（ソース・ドレイ
ン電極）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/336 (72)発明者森本佳宏大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内 (72)発明者長谷川勲大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内

Claims

【特許請求の範囲】

【請求項１】固相成長法によって形成された多結晶シ
リコン膜を備えた半導体装置。
【請求項２】結晶粒径が連続的に変化する多結晶シリ
コン膜を備えた半導体装置。
【請求項３】請求項１または請求項２に記載の半導体
装置において、多結晶シリコン膜は絶縁基板上に形成さ
れた半導体装置。
【請求項４】非晶質シリコン膜を固相成長させて多結
晶シリコン膜を形成する工程を備えた半導体装置の製造
方法。
【請求項５】少なくとも部分的に微結晶を含む非晶質
シリコン膜を固相成長させて多結晶シリコン膜を形成す
る工程を備えた半導体装置の製造方法。
【請求項６】微結晶を含む第１の非晶質シリコン膜を
形成する工程と、第１の非晶質シリコン膜上に、第１の非晶質シリコン膜
に比べて微結晶を含む割合が少ないか又は微結晶を含ま
ない第２の非晶質シリコン膜を形成する工程と、第１および第２の非晶質シリコン膜を固相成長させて多
結晶シリコン膜を形成する工程とを備えた半導体装置の
製造方法。
【請求項７】第２の非晶質シリコン膜を形成する工程
と、第２の非晶質シリコン膜上に、第２の非晶質シリコン膜
に比べて微結晶を含む割合が多い第１の非晶質シリコン
膜を形成する工程と、第１および第２の非晶質シリコン膜を固相成長させて多
結晶シリコン膜を形成する工程と、少なくとも第１の非晶質シリコン膜が固相成長して形成
された多結晶シリコン膜を除去する工程とを備えた半導
体装置の製造方法。
【請求項８】第２の非晶質シリコン膜を形成する工程
と、第２の非晶質シリコン膜上に、第２の非晶質シリコン膜
に比べて微結晶を含む割合が多い第１の非晶質シリコン
膜を形成する工程と、第１および第２の非晶質シリコン膜を固相成長させて多
結晶シリコン膜を形成する工程と、少なくとも第１の非晶質シリコン膜が固相成長して形成
された多結晶シリコン膜を酸化させてシリコン酸化膜を
形成する工程とを備えた半導体装置の製造方法。
【請求項９】請求項６〜８のいずれか１項に記載の半
導体装置の製造方法において、第１の非晶質シリコン膜
を少なくとも一部分に形成した半導体装置の製造方法。
【請求項１０】結晶粒径が連続的に変化する多結晶シ
リコン膜を能動層として用いる薄膜トランジスタ。
【請求項１１】少なくとも部分的に微結晶を含む非晶
質シリコン膜を固相成長させて形成した多結晶シリコン
膜を能動層として用いる薄膜トランジスタ。
【請求項１２】請求項４〜９のいずれか１項に記載の
半導体装置の製造方法によって形成された多結晶シリコ
ン膜を能動層として用いた薄膜トランジスタ。
【請求項１３】請求項４〜９のいずれか１項に記載の
半導体装置の製造方法によって形成された多結晶シリコ
ン膜を絶縁基板上に形成する工程と、多結晶シリコン膜上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、ゲート電極を用いた自己整合技術により多結晶シリコン
膜にソース領域およびドレイン領域を形成する工程とを
備えた薄膜トランジスタの製造方法。
【請求項１４】絶縁基板上に微結晶を含む第１の非晶
質シリコン膜を形成する工程と、第１の非晶質シリコン膜におけるチャネル領域に対応す
る部分だけを残して他の部分を除去する工程と、絶縁基板および第１の非晶質シリコン膜の上に、第１の
非晶質シリコン膜に比べて微結晶を含む割合が少ないか
又は微結晶を含まない第２の非晶質シリコン膜を形成す
る工程と、第１および第２の非晶質シリコン膜を固相成長させて多
結晶シリコン膜を形成する工程と、多結晶シリコン膜上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、ゲート電極を用いた自己整合技術により多結晶シリコン
膜にソース領域およびドレイン領域を形成する工程とを
備えた薄膜トランジスタの製造方法。
【請求項１５】絶縁基板上に第２の非晶質シリコン膜
を形成する工程と、第２の非晶質シリコン膜上に、第２の非晶質シリコン膜
に比べて微結晶を含む割合が多い第１の非晶質シリコン
膜を形成する工程と、第１の非晶質シリコン膜におけるチャネル領域に対応す
る部分だけを残して他の部分を除去する工程と、第１および第２の非晶質シリコン膜を固相成長させて多
結晶シリコン膜を形成する工程と、少なくとも第１の非晶質シリコン膜が固相成長して形成
された多結晶シリコン膜を除去する工程と、多結晶シリコン膜上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、ゲート電極を用いた自己整合技術により多結晶シリコン
膜にソース領域およびドレイン領域を形成する工程とを
備えた薄膜トランジスタの製造方法。
【請求項１６】絶縁基板上に第２の非晶質シリコン膜
を形成する工程と、第２の非晶質シリコン膜上に、第２の非晶質シリコン膜
に比べて微結晶を含む割合が多い第１の非晶質シリコン
膜を形成する工程と、第１の非晶質シリコン膜におけるチャネル領域に対応す
る部分だけを残して他の部分を除去する工程と、第１および第２の非晶質シリコン膜を固相成長させて多
結晶シリコン膜を形成する工程と、少なくとも第１の非晶質シリコン膜が固相成長して形成
された多結晶シリコン膜を酸化させてゲート絶縁膜を形
成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、ゲート電極を用いた自己整合技術により多結晶シリコン
膜にソース領域およびドレイン領域を形成する工程とを
備えた薄膜トランジスタの製造方法。
【請求項１７】請求項１３〜１６のいずれか１項に記
載の薄膜トランジスタの製造方法において、デバイスの全面に層間絶縁膜を形成する工程と、その層間絶縁膜にソース領域およびドレイン領域とコン
タクトするコンタクトホールを形成する工程と、ソース電極およびドレイン電極を形成する工程とを備え
た薄膜トランジスタの製造方法。
【請求項１８】請求項１０〜１２のいずれか１項に記
載の薄膜トランジスタを画素駆動素子として用いる表示
装置。
【請求項１９】請求項１３〜１７のいずれか１項に記
載の薄膜トランジスタの製造方法によって製造された薄
膜トランジスタを画素駆動素子として用いる表示装置。