CN1893142A - 微细结构、微机械、有机晶体管、电器及其制造方法 - Google Patents

微细结构、微机械、有机晶体管、电器及其制造方法 Download PDF

Info

Publication number
CN1893142A
CN1893142A CNA2006100997720A CN200610099772A CN1893142A CN 1893142 A CN1893142 A CN 1893142A CN A2006100997720 A CNA2006100997720 A CN A2006100997720A CN 200610099772 A CN200610099772 A CN 200610099772A CN 1893142 A CN1893142 A CN 1893142A
Authority
CN
China
Prior art keywords
layer
ground floor
etching
framework
organic transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100997720A
Other languages
English (en)
Other versions
CN1893142B (zh
Inventor
山口真弓
泉小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1893142A publication Critical patent/CN1893142A/zh
Application granted granted Critical
Publication of CN1893142B publication Critical patent/CN1893142B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Micromachines (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

微机械一般使用半导体衬底比如硅晶片形成。本发明的一个目的是通过将微细结构和用于控制微细结构的半导体元件在一个步骤中集成在一个绝缘表面上来进一步降低成本。一种微细结构具有这样的结构：其中形成为框架形状的第一层提供在绝缘表面上，间隙形成在该框架的里面，形成第二层以与第一层交叉。这种微细结构和薄膜晶体管可以在一个步骤中集成在一个绝缘表面上。

Description

微细结构、微机械、 有机晶体管、电器及其制造方法
技术领域
本发明涉及一种微细结构、一种具有该微细结构的微机械、一种具有该微细结构的有机晶体管、一种具有该有机晶体管的电器。此外，本发明涉及其制造方法。
背景技术
近年来，人们正在积极研究称为MEMS的微机械系统。MEMS是微型电机械系统的缩写名字，它有时被称为微机械。微机械一般对应于集成了“具有三维结构的可动微结构”和“具有半导体元件的电路”的微细器件。与半导体元件不同的是，前述的微结构具有三维结构和可动部分。
此外，建议了一种在一个衬底上同时形成在半导体衬底上形成的每种类型的器件(它是一种微机械器件)的技术(例如，参见专利文献1)。
〔专利文献1〕日本专利申请公开No.2002-355798
在这种微机械中，建议了一种使用薄膜的结构(例如，参见专利文献2)。
〔专利文献2〕日本专利申请公开No.2004-1201
如专利文献1所示，一般使用半导体衬底比如硅晶片形成微机械。
在专利文献1中，公开了其中微型泵及其驱动器电路安装在一个衬底上的实例。然而，没有公开其中微型泵和驱动器电路在一个步骤中形成在一个衬底上的实例。此外，在专利文献1中，公开了一种这样的结构：在一个衬底上整体地形成微型混合器等和被用作取样或其泵的隔膜泵。还公开了每种类型的器件可以同时容易地形成在一个衬底上，因为该结构可以在一个步骤中形成。然而，在专利文献1中，用于控制器件比如微型混合器的半导体元件不是在一个步骤中形成在一个衬底上。
在专利文献2中，提出了结晶的薄膜型微机械的结构。然而，没有对控制微机械的半导体器件进行描述，当然，也没有描述其中整体地形成半导体器件的器件。
发明内容
考虑到前述问题，本发明提供了一种具有框架形状的新颖结构的微细结构。此外，根据本发明，这种微细结构和控制微细结构的半导体元件在一个步骤中集成在绝缘表面上。
此外，本发明的具有框架形状的微细结构具有较高的透光率。通过应用这种微细结构作为显示部分的开关元件，可以提供具有高孔径比的显示部分。
下文具体地描述本发明的结构。
本发明的一个实例是一种微细结构，该微细结构包括形成在绝缘表面上的第一层和第二层，其中第一层是一对壁，第二层是与该壁交叉的桥。
本发明的另一个实例是一种微细结构，该微细结构包括形成在绝缘表面上的第一层和第二层，其中第一层具有框架形状，第二层被形成为与该框架交叉，间隙(即空间)形成在第二层之下的框架里面。
本发明的另一个实例是一种微细结构，该微细结构包括形成在绝缘表面上的第一层和第二层，其中第一层具有框架形状，第二层被形成为从一侧到与该侧相对的另一侧与该框架交叉，间隙形成在第二层之下的框架里面，第二层的下表面与框架的侧表面接触。
本发明的另一个实例是一种微机械，该微机械包括多个微细结构，该微细结构包括形成在绝缘表面上的第一层和第二层，其中第一层是一对壁，第二层是与该壁交叉的桥。
本发明的另一个实例是一种微机械，该微机械包括多个微细结构，该微细结构包括形成在绝缘表面上的第一层和第二层，其中第一层具有框架形状，第二层被形成为与该框架交叉，间隙形成在第二层之下的框架里面。
本发明的另一个实例是一种微机械，该微机械包括多个微细结构，该微细结构包括形成在绝缘表面上的第一层和第二层，其中第一层具有框架形状，第二层被形成为从一侧到与该侧相对的另一侧与该框架交叉，间隙形成在第二层之下的框架里面，第二层的下表面与框架的侧表面接触。
本发明的另一个实例是一种微机械，该微机械包括多个微细结构，该微细结构包括形成绝缘表面上的导电层、第一层和第二层；其中第一层和第二层提供在导电层上，第一层具有框架形状，第二层被形成为与该框架交叉，间隙形成在第二层之下的框架里面。
本发明的一个实例是一种有机晶体管，该有机晶体管包括形成在绝缘表面上的第一层和第二层，其中第一层是一对壁，第二层是与该对壁交叉的桥，有机半导体层形成在框架的里面和桥的下面。
本发明的另一个实例是一种有机晶体管，该有机晶体管包括形成在绝缘表面上的第一层和第二层和形成在第一层的下面的导电层；其中第一层具有框架形状，第二层被形成为与该框架交叉，间隙形成在第二层之下的框架里面，有机半导体层形成在该间隙中。
本发明的另一个实例是一种有机晶体管，该有机晶体管包括形成在绝缘表面上的第一层和第二层和形成在第一层的下面的导电层；其中第一层具有框架形状，第二层被形成为与该框架交叉，间隙形成在第二层之下的框架里面，有机半导体层形成在该间隙中，第二层由导电材料形成。
本发明的另一个实例是一种有机晶体管，该有机晶体管包括形成绝缘表面上的导电层和形成在导电层上的第一层和第二层，其中第一层具有框架形状，第二层被形成为与该框架交叉，间隙形成在第二层之下的框架里面，有机半导体层形成在该间隙中，第二层由导电材料形成。
本发明的一个实例是一种电器，该电器在显示部分中包括有机晶体管，其中有机晶体管包括形成在绝缘表面上的第一层和第二层，其中第一层是一对壁，第二层是与该对壁交叉的桥，有机半导体层形成在该对壁的里面和桥的下面。
本发明的一个实例是一种电器，该电器在显示部分中包括有机晶体管，其中有机晶体管包括形成在绝缘表面上的第一层和第二层，其中第一层具有框架形状，第二层被形成为与该框架交叉，间隙形成在第二层之下的框架里面，有机半导体层形成在该间隙中。
本发明的一个实例是一种电器，该电器在显示部分中包括有机晶体管，其中有机晶体管包括形成在绝缘表面上的第一层和第二层和形成在第一层下面的导电层；其中第一层具有框架形状，第二层被形成为与该框架交叉，间隙形成在第二层之下的框架里面，有机半导体层形成在该间隙中，第二层由导电材料形成。
本发明的一个实例是一种电器，该电器在显示部分中包括有机晶体管，其中有机晶体管包括形成在绝缘表面上的导电层和形成在导电层上的第一层和第二层；其中第一层具有框架形状，第二层被形成为与该框架交叉，间隙形成在第二层之下的框架里面，有机半导体层形成在该间隙中，第二层由导电材料形成。
此外，本发明包括一种微细结构、一种微机械、一种有机晶体管和一种电器的制造方法。
根据本发明，在一个步骤中在一个表面上可以集成微细结构和用于控制该微细结构的半导体元件，由此提供了制造成本低的微机械。
此外，可以实现在其上安装微机械的传感器件等的微型化，因为不要求在微细结构和用于控制该微细结构的半导体元件之间的连接区。
此外，通过在一个表面上集成微细结构和用于控制该微细结构的半导体元件，可以排列微细结构，由此可以提供大规模的集成器件。
附图说明
附图1所示为本发明的一种微细结构；
附图2A至2D所示为本发明的微细结构的制造过程；
附图3所示为本发明的一种测量元件；
附图4A至4E所示为本发明的半导体器件的制造过程；
附图5A至5C所示为本发明的半导体器件的制造过程；
附图6所示为本发明的半导体器件的剖视图；
附图7所示为本发明的有机晶体管；
附图8A至8C所示为本发明的有机晶体管；
附图9所示为本发明的有机晶体管；
附图10A至10C所示为本发明的有机晶体管；
附图11A至11D所示为本发明的电器；
附图12所示为说明本发明的微细结构的SEM图；
附图13所示为说明本发明的微细结构的SEM图；
附图14A和14B所示为本发明的测量元件。
具体实施方式
在下文中，参考附图描述本发明的实施例模式。本发明可以以多种不同的模式实施，本领域普通技术人员容易理解在不脱离本发明的目的和范围的前提下在此所公开的模式和细节可以以不同的方式进行修改。因此，本发明不应该被解释为限于下文给出的实施例模式的描述。注意，在附图中，相同的参考标号可用于相同的部分或者具有相同功能的部分，并且省去了对这些部分的重复描述。
〔实施例模式1〕
在本实施例模式中，描述一种微细结构的结构。
如附图1所示，本发明的微细结构具有在绝缘表面101上的具有框架形状的第一层102。换句话说，由第一层102形成的框架是两对壁。注意，在第二层103之下需要提供间隙105；因此，支撑第二层103的框架可以具有至少两个侧面。即，形成了至少一对壁。
间隙(即空间)提供在由第一层102形成的框架里面。换句话说，间隙被提供为被框架所包围。绝缘表面是玻璃衬底、石英衬底、塑料衬底等的表面。通过在塑料衬底上形成微细结构，可以形成具有高柔性和薄厚度的器件。此外，可以使用通过抛光减薄的玻璃衬底。通过抛光，可以形成薄膜器件。此外，在导电衬底(比如金属等)上或者在半导体衬底(比如硅)上形成的具有绝缘特性(绝缘层)的层的衬底上可以形成微细结构。
第一层102可以由具有硅的绝缘体形成。例如，第一层102可以由具有硅的氧化物(以下称为氧化硅)或者具有硅的氮化物(以下称为氮化硅)形成并且具有单层结构或者叠层结构。
第二层103被形成为与具有框架形状的第一层102交叉(即跨越第一层102)。即，第二层103为桥状。换句话说，第二层103为与一对壁交叉(即跨越一对壁)的桥状。第二层103可以由具有硅的绝缘体或者导体形成并且具有单层结构或者叠层结构。作为导体，用于电极的材料是有利的并且可以由下列材料形成：金属比如钛(Ti)、铝(Al)、钼(Mo)和钨(W)；这些金属材料的化合物(比如金属氧化物和金属氮化物)。元素比如钕(Nd)和钪(Sc)优选添加到具有低热阻的材料比如铝(Al)以便避免由于加热而产生小丘。注意，钕优选用作要添加的材料，因为钕不会引起铝的热阻升高但钪可能。
参考附图2A至2D描述这种微细结构的制造方法。
如附图2A所示，牺牲层104形成在绝缘表面上并被构图成预定的形状。注意，牺牲层是在随后的步骤中被清除的层。牺牲层的清除提供了其中结构层移动的间隙。牺牲层可以是导电层或者绝缘层，只要在牺牲层和另一材料之间可获得蚀刻选择比率以便清除牺牲层即可。
然后，如附图2B所示，第一层106由氧化硅、氮化硅等在牺牲层104上形成。氧化硅、氮化硅等可以通过CVD法、溅射法、微滴排放法(典型地，喷墨印刷法)或者旋涂法形成。在有机材料是开始材料时可以运用微滴排放法和旋涂法。
这时，根据牺牲层104的形状在第一层106的表面上可以形成粗糙度。注意在有机材料被用作开始材料时，粗糙度难以形成，因此可以提高平面性。
然后，如附图2C所示，蚀刻第一层以使其仅与牺牲层104的侧表面接触并具有框架形。作为蚀刻，可以应用干蚀刻或湿蚀刻。在干蚀刻的情况下，可以使用含CHF3、ClF3、NH3、CF4等的蚀刻气体。在湿蚀刻的情况下，可以使用含氧化的水的蚀刻剂或者含缓冲剂的氟化氢的蚀刻剂。
如上文所描述，仅在牺牲层104的侧表面上保留的第一层存在于牺牲层104的周围并具有框架形。这种结构被称为侧壁结构。框架朝其顶点逐渐变细并朝其底部变得更厚，由此更加坚固。注意，在具有侧壁结构的第一层102中，膜厚度或者侧壁高度根据蚀刻条件以及淀积的第一层的膜厚度决定。因此，在框架里面的整个牺牲层104不需要被蚀刻和清除。牺牲层104可以仍然保留在框架的底部部分中。即，牺牲层104被蚀刻以便形成间隙。
然后，第二层103被形成为覆盖第一层102和牺牲层104并被构图成预定的形状。在这种实施例模式中，第二层103被构图成在第一层102和牺牲层104上交叉的细长的矩形形状。即，第二层103为有选择性地形成在第一层102和牺牲层104上的桥形。在本实施例模式中，第二层103(即桥)延伸到第一层102之外。因此，第一层102可以更加坚固。
暴露一部分牺牲层104，这是因为有选择性地形成第二层103。其中一部分暴露的牺牲层可以通过蚀刻被清除。即，理想的是，形成第二层103以便暴露一部分牺牲层104。
此后，如附图2D所示，清除牺牲层104。运用干蚀刻或湿蚀刻来清除牺牲层104。选择用于第一层102、第二层103和牺牲层104的材料并设定蚀刻条件以便有选择性地仅仅蚀刻牺牲层104。即，在牺牲层104对特定的蚀刻剂之间具有选择比率的材料可用作第一层102和第二层103。
通过清除牺牲层104，形成间隙105。换句话说，间隙105提供在第一层102中以便形成框架形状。框架可以被称为两对壁。注意，间隙105需要提供在第二层102的下面，因此支撑第一层102的框架可以具有至少两个彼此相对的侧面。即，形成至少一对侧壁。
因此，可以形成具有框架形状的第一层、具有与该框架交叉的桥形的第二层和在第二层之下和在框架里面提供的间隙的微细结构。在该间隙上形成的第二层可以通过施加给第二层的电压产生的电信号或静电移动。第二层例如可以上下移动(或振动)。
这种框架可用作其中灌注和烘焙难以被处理的材料的模具。例如，灌注难以被蚀刻的ZnO或具有低热阻的有机材料，由此可以提供新的器件。
此外，可以对框架实施电镀以形成镜面。这种器件可用作光学器件。
与通过常规蚀刻进行构图相比，可以精细地处理这种由第一层制成的框架。
通过形成多个微细结构可以提供大规模集成的微机械。应用这种大规模集成的器件，可以提供具有特定的功能的微机械。
〔实施例模式2〕
在本实施例模式中，描述一种使用微细结构的测量元件的结构。
如附图3所示，在所述的微细结构中，导体(此后被称为下部电极，因为它用作下部电极)110形成在牺牲层之下并被构图成预定形状。下部电极110可以由下列材料形成：金属比如钛(Ti)、铝(Al)、钼(Mo)和钨(W)；这些金属材料的化合物(比如金属氧化物和金属氮化物)。元素比如钕(Nd)和钪(Sc)优选添加到具有低热阻的材料比如铝(Al)以便避免由于加热而产生小丘。注意，钕优选用作要添加的材料，因为钕相比钪而言不会引起铝的热阻升高。
然后，牺牲层形成在下部电极110上并被构图成如在前文实施例模式中所描述的预定的形状。
此后，第一层形成在牺牲层上并被蚀刻成如在前文实施例模式中描述的侧壁结构。
此外，第二层被形成为在第一层和牺牲层上交叉。在本实施例模式中，导电层112被用作第二层。作为导电层112，可以使用金属比如钛(Ti)、铝(Al)、钼(Mo)和钨(W)；这些金属材料的化合物(比如金属氧化物和金属氮化物)。元素比如钕(Nd)和钪(Sc)优选添加到具有低热阻的材料比如铝(Al)以便避免由于加热而产生小丘。注意，钕优选用作要添加的材料，因为钕不会引起铝的热阻升高但钪可能。
在这种结构中，绝缘层可以形成在导电层之下。作为绝缘层，可以使用氧化硅或者氮化硅。然后，如前文实施例模式中所述对导电层112进行构图。这时，实施构图以便暴露一部分牺牲层。
此后，如前文实施例模式中所述，清除牺牲层，由此形成其中第一层102具有侧壁结构并且导电层102形成在第一层102上的结构。由于清除了牺牲层，因此在第一层102中提供了间隙。即，通过其间具有间隙的下部电极110和导电层112形成了电容器。导电层112是可移动的。具体地，在该间隙上的导电层112可以上下地移动，因此电容器的值变化。
通过读取变化的值，这种微细结构可用作测量元件。即，这种微细结构用作测量可变电容的元件。通过形成多个这种微细结构，可以提供包括感测可变电容的传感电路的传感器件。
与使用硅晶片的微细结构相比，本发明的微细结构可以以低成本制造。此外，如下面的实施例模式所描述，微细结构和用于控制该微细结构的半导体元件可以形成在一个衬底上。应用本发明的这种微细结构，可以降低测量元件和传感器件的成本。
通过形成多个微细结构可以提供大规模集成的微机械。通过大规模集成的器件，可以提供具有特定功能的微机械。
〔实施例模式3〕
在本实施例模式中，描述与前述的实施例模式不同的元件的结构。
在附图1的微细结构中，可以使用第二层103作为细丝并将本发明的微细结构应用到保护电路中。在将过量电压施加到第二层103中时，切割第二层103；因此，微细结构可用作保护电路。在第二层103没有被切割的情况下，如果第二层103的物理特性由于施加给第二层103的电流而变化，则通过利用特性的变化该微细结构可被用作保护电路。
在微细结构被用作保护电路时，第二层103优选形成有导体。
〔实施例模式4〕
在本实施例模式中，描述与前述的实施例模式不同的测量元件的结构。
附图14A示出了这样的元件，它具有带有在绝缘表面101上的侧壁结构的第一层102、在间隙中形成的针状物(或突起)150、具有叠层(下部层103a和上部层103b)的第二层103。第二层的下部层103a和上部层103b使用彼此导热性不同的材料彼此层叠。
在一定环境温度下，针状物(或突起)150的点与第二层的下部层103a接触。
在另一环境温度下，如附图14B所示，针状物(或突起)150的点与第二层的下部层103a不接触。这是因为，由于在第二层的下部层103a和上部层103b之间的导热性的不同而在第二层中产生了翘曲。此外，在第二层下提供的间隙能够在第二层中产生翘曲。
通过利用这种特性可以将测量元件用作开关元件。
〔实施例模式5〕
在本实施例模式中，描述具有前述的测量元件和用于控制该测量元件的半导体元件的半导体器件的制造过程。在本实施例模式中，使用薄膜晶体管(TFT)作为半导体器件。
如附图4A所示，下部电极110形成在绝缘表面101上。作为下部电极110的制造方法、材料等，可以参考前文的实施例模式。在本实施例模式中，下部电极110形成在其中形成了微细结构的第一区域中和其中形成了半导体元件的第二区域中。在第一和第二区域中，处理下部电极110，即将其构图成预定的形状以便用作测量元件的下部电极和半导体元件的下部电极。通过形成半导体元件的下部电极，可以抑制根据半导体元件的微型化所造成的电流泄漏。
然后，在下部电极110上形成基膜114。基膜114可以由绝缘层的单层或叠层结构形成比如形成有含硅的氧化物或含硅的氮化物的层，例如可以使用氧化硅层、氮化硅层、氮氧化硅层等。作为叠层结构，可以使用这样的结构：其中顺序地形成使用活性气体比如SiH4，NH3，N2O和H2形成的氮氧化硅层和使用活性气体比如SiH4和N2O形成的氮氧化硅层。基膜114可以阻止绝缘表面101等被污染。此外，叠层结构比较有利，因为有效防止污染的层和与下部电极110和其后形成的半导体层具有高粘性的层也可以被层叠。
然后，半导体层113仅形成在第二区域中并被构图成预定的形状。半导体层可以由具有硅的材料形成。具有硅的材料包括由硅形成的材料和含0.01至4.5原子％锗的硅锗材料。作为半导体层113，可以使用具有结晶状态或者非晶状态的半导体层。在本实施例模式中，使用通过金属将热处理应用于非晶硅层结晶的多晶硅层。加热炉、激光照射或从灯而不是激光产生的光照射(下文称为灯退火)或这些方法的组合都可用于热处理。
在通过激光照射形成多晶硅的情况下，可以使用连续波激光束(CW激光束)或脉冲波激光束(脉冲激光束)。作为激光束，可以使用从如下的激光器中选择的一种或多种激光器中振荡产生的激光束：自Ar激光器、Kr激光器、准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、翠绿宝石激光器、Ti：蓝宝石激光器、铜蒸汽激光器和金蒸汽激光器。通过发射除了前述的激光束的基波之外的基波的第二至第四次谐波的激光束，可以获得具有大颗粒直径的晶体。例如，可使用Nd:YVO4激光器(基波，1064nm)的第二次谐波(532nm)或第三次谐波(355nm)。激光要求大约从0.01至100MW/cm2(优选大约从0.1至10MW/cm2)的能量密度。激光以大约从10至2000cm/sec的扫描速率发射。
注意，可以发射连续波基波激光束和连续波更高的谐波激光束。可替换地，可以发射连续波基波激光束和脉冲波更高的谐波激光束。通过发射多个激光束，彼此供应能量。
也可以使用作为脉冲波激光束的激光束，在由于激光熔化和半导体层的固化之间的期间中该激光束以能够发射下一脉冲的激光的振动频率振动激光。通过以这种频率振动激光束，可以获得在扫描方向上连续地生长的晶粒。激光束的特定的振动频率是10MHz或者更高，它意味着与一般使用的几十到几百Hz的频带相比使用显著地较高的频带。
在使用加热炉作为另一热处理的情况下，在400至550℃下加热非晶半导体层2至20小时。这时，优选在多个步骤中将温度设定在400至550℃的范围中以便逐渐增加。通过在大约400℃下的初始化低温加热处理，释放出在非晶半导体层中的氢等。因此，降低了由于结晶引起的膜的粗糙。此外，促进结晶的金属元素例如镍(Ni)优选形成在非晶半导体层上，因为可以降低加热温度。作为金属元素，可以使用铁(Fe)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)、金(Au)、钴(Co)等。
除了加热炉之外，可以执行如上文描述的激光照射以形成多晶硅。
通过使用金属元素执行热处理，以这种方式形成的多晶硅与单晶硅具有几乎相同的晶体结构。这种结构比通过不使用金属元素进行热处理形成的多晶硅更加坚固并且具有更高的迁移率。这是因为，晶粒连续地形成的多晶硅可以通过使用金属元素的热处理形成。在晶粒连续地形成的多晶硅中，在晶粒边界上的共价键不断裂，与通过不使用金属元素进行热处理形成的多晶硅不同。因此，与不使用金属元素形成的热处理相比，本发明中由在晶粒边界中的缺陷引起的应力集中不会发生，这种应力集中导致较大的断裂应力。此外，由于连续的晶粒边界引起电子迁移率较高，因此连续地形成晶粒的多晶硅适合用作控制微细结构的材料。
注意，用于结晶的金属元素成为污染源，因此在结晶之后需要清除它。在这种情况下，在使用金属元素进行热处理之后，通过在硅层上形成并加热用作吸气接收器(gettering sink)的层，可以清除或减少金属元素。这是因为通过热处理将金属元素移动到吸气接收器中。吸气接收器可以由多晶硅半导体层或非晶半导体层形成。例如，其中添加了不活跃的元素比如氩的多晶硅半导体层可以被形成为吸气接收器。通过添加不活跃的元素，多晶硅半导体层具有一种变形，通过这种变形可以有效地捕获金属元素。此外，通过形成添加了元素比如磷的半导体层，可以捕获金属元素。
如图4B所示，绝缘层115形成在第一区域和第二区域中以便覆盖半导体层113。绝缘层115在第二区域中用作栅极绝缘层。此外，可以清除在第一区域中的绝缘层115。此外，与基膜114一样，绝缘层115可以由氧化硅和氮化硅形成，并具有单层结构或叠层结构。
然后，在第一区和第二区中，导电层形成在绝缘层115上。导电层在第一区中用作牺牲层104a并在第二区中用作栅电极104b。作为这种导电层，可以使用如下的材料作为主要成分：从Ta、W、Ti、Mo、Al和Cu中选择的元素；含以上元素的合金材料或化合物材料。元素比如钕(Nd)和钪(Sc)优选添加到具有低热阻的材料比如铝(Al)中以便避免由加热引起的小丘。注意，作为要添加的材料，钕比较有利，因为铝的热阻不会由于钕而增加，而钪会使其增加。此外，在导电层用作牺牲层104a和栅电极104b时，可以使用以杂质元素比如磷掺杂的多晶膜为代表的半导体层，或使用AgPdCu合金。这导电层可以具有单层或叠层结构。
如附图4C所示，使用栅电极104b以自对准方式将杂质元素添加到半导体层中。在形成n-型半导体元件的情况下，添加磷(P)或砷(As)以形成杂质区117和沟道形成区119.在形成p-型半导体元件的情况下，添加硼等以形成杂质区120和沟道形成区121。注意，杂质区被称为源极区或漏极区，这取决于电流的流向。
这时，在第一区中有选择性地形成掩模116以便防止加入杂质元素。掩模可以由有机材料或无机材料形成。
然后，如附图4D所示，清除掩模116并形成绝缘层122以便覆盖牺牲层104a、栅电极104b等。绝缘层122被蚀刻为具有侧壁结构的第一层102。作为其材料等，可以参考前述的实施例模式。即，无机材料和有机材料可用于绝缘层122。
如附图4E所示，蚀刻绝缘层122以使其具有侧壁结构。在第一区中，在牺牲层104a周围将具有侧壁结构的第一层102a形成为框架形状。在第二区中，在栅电极104b周围形成侧壁102b。
这时，杂质元素可以进一步添加到半导体层113中。通过使用侧壁102b添加杂质元素可以形成轻掺杂的漏极区。通过提供轻掺杂的漏极区，可以防止在半导体元件的栅极长度缩短时引起的短沟道效应或热电子劣化。这种结构被称为LDD(轻掺杂漏极)结构。在轻掺杂的漏极区与栅电极重叠时，这种结构被称为GOLD(栅极重叠的漏极)结构。在p-沟道薄膜晶体管中，几乎不产生由热载流子引起的劣化或短沟道效应，因此可以形成不具有轻掺杂的漏极区的单漏极结构。因此，如附图4E所示，轻掺杂的漏极区123形成在n-型半导体元件中。这时，在第一区和p-型半导体层上提供掩模以便不以杂质元素掺杂。
然后，如附图5A所示，绝缘层125形成在第二区中。绝缘层125用作中间绝缘层。使用与绝缘层122相同的材料和制造方法可以形成绝缘层125。在需要提高其平面性时，优选将有机材料用于绝缘层125。用作中间绝缘层的绝缘层125可以具有单层结构和叠层结构。例如在使用叠层结构时，可以将由无机材料形成的绝缘层形作为下层并将由有机材料形成的绝缘层形作为上层。结果，可以降低杂质污染并确保平面性。
如附图5B所示，在第一区和第二区中，具有导电层的第二层103被形成并构图成预定的形状。在第一区中第二层103用作导电层103a，在第二区中第二层103用作连接到杂质区的电极103b。连接到源极区的电极称为源极电极，同时连接到漏极区的电极称为漏极电极。此外，如前文实施例模式所示，导电层103a被构图成在第一层102a和牺牲层104a上交叉的细长的矩形。
如附图5C所示，在第一区中，清除牺牲层104a。可以清除牺牲层104a而不形成开口，因为通过导电层103a的构图暴露了一部分牺牲层104a。如果在导电层103a的构图中没有暴露牺牲层104a，则在预定的部分中形成开口。然后，通过如前文所述的实施例模式地蚀刻并清除牺牲层104a可以形成间隙105。通过其间具有间隙105的下部电极110和导电层103形成电容以用作测量元件。此外，使用在相同衬底上形成的半导体元件控制测量元件。
因此，测量元件和用于控制测量元件的半导体元件在一个步骤中可以形成在一个表面上。此外，通过集成测量元件和半导体元件，可以降低制造成本。此外，与其中分离地形成电路然后电连接到微细结构的常规结构相比，可以提高产率。此外，由于不要求在测量元件和用于控制测量元件的半导体元件之间的连接区，因此可以实现半导体器件的微型化。
在本实施例模式中，描述了测量元件和用于控制测量元件的半导体器件的制造过程。这个实施例模式与在实施例模式1至4中所示的测量元件的前述实施例中的任何一个可以自由组合。
〔实施例模式6〕
在本实施例模式中，描述具有与前述实施例模式的结构不同的结构的测量元件和用于控制该测量元件的半导体元件。
如附图6所示，下部电极110有选择性地形成在第一区中。即，在第二区中，不形成下部电极。半导体元件不必具有下部电极。
除了前述半导体元件的前述结构之外，可以使用其中在半导体层之下提供栅电极的底栅结构以及在该半导体层上提供栅电极的顶栅结构。在使用底栅结构时，在第一区中的下部电极和在第二区中的下部栅电极可以在一个步骤中形成。对于随后的步骤，可以参考前述的实施例模式。
因此，本发明并不限于前述的半导体元件的结构，只要测量元件和半导体元件可以集成在一个表面上即可。
此外，在绝缘表面上形成的半导体元件和测量元件可以转移到另一衬底上。例如，使用玻璃衬底形成的半导体元件和测量元件可以转移到塑料衬底上。在这种情况下，在脱落层上形成测量元件和半导体元件，物理或化学地清除脱落层以使玻璃衬底脱离，并将测量元件和半导体元件固定在塑料衬底上。结果，可以形成非常轻且薄的器件。
在本实施例模式中，描述了测量元件和用于控制测量元件的半导体元件的制造过程。这个实施例模式可以与在实施例模式1至4中所示的测量元件的前述实施例中的任何一个自由地组合。
〔实施例模式7〕
在本实施例模式中，描述使用前述的微细结构的有机晶体管的结构。在本实施例模式中，描述其中栅电极形成在半导体层下面的底栅型和其中源极电极和漏极电极提供在半导体层上的顶接触型的有机晶体管。
附图7所示为底栅型有机晶体管的剖视图。附图8A所示为有机晶体管的顶视图，附图8B所示为沿着线O-P的剖视图，附图8C所示为沿着线Q-R的剖视图。有机晶体管具有在绝缘表面上的用作栅电极的下部电极210、形成在下部电极210上的具有框架形状和侧壁结构的第一层202、形成在第一层202的里面的有机半导体层215和用作源极电极和漏极电极的第三层213，该第三层与下部电极210重叠并形成在有机半导体层215上。在下部电极上方分割第二层213以用作源极电极和漏极电极。通过清除牺牲层形成间隙以使第一层202具有框架形状。可以形成加强件以便在形成间隙之后和形成有机半导体层215之前仍然保持第二层213的状态。可以在第二层213之下或之上形成加强件并优选形成为包含氧化硅、氮化硅等；这是因为氧化硅和氮化硅比导电材料更加坚固。
使用有机分子晶体或有机高分子量化合物可以形成有机半导体层215。作为有机分子晶体的具体实例，可以给出多环芳香烃化合物、共轭双键化合物、酞菁染料、电荷转移型络合物等。例如，蒽、并四苯、并五苯、六噻吩(6T)、四氰基对苯醌二甲烷(TCNQ)、二萘嵌苯四羧基双酐(PTCDA)、萘四羧基双酐(NTCDA)等都可以使用。作为有机高分子量化合物的具体实例，可以给出π-共扼的高分子量材料、碳纳米管、聚乙烯吡啶、酞菁染料金属络合物等。具体地，聚乙炔、聚苯胺、聚吡咯、聚乙烯、聚噻吩衍生物、聚(3烷基噻吩)、聚对苯撑衍生物或聚对苯撑1，2亚乙烯基衍生物都可以使用，这些物质中每种物质都是π-共扼的高分子量材料，它的基干形成有共扼的双键。这些有机半导体材料包括具有n-型或p-型极性中的一种。
这种有机半导体膜可以通过如下方法形成：真空蒸汽法、旋涂法、喷射法、微滴排放法(典型地，喷墨法)、溶胶凝胶法、丝网法、铸造法或牵引法。在使用干淀积法比如真空蒸汽法或者气相淀积法的情况下，优选实施处理以使仅仅有机半导体层具有疏水特性。另一方面，在使用湿淀积法比如旋涂法、喷射法、微滴排放法(典型地，喷墨法)、溶胶凝胶法、丝网法、铸造法或牵引法的情况下，优选实施处理以使除了形成有机半导体层的区域之外的区域具有疏水特性。因此，有机半导体层215仅仅形成在具有框架形状的第一层202的里面。
通过湿淀积法形成的有机半导体层215以预定的温度和时间干燥。通过利用在干燥有机半导体层215时的毛细管现象，有机半导体层215可以与用作源极电极和漏极电极的第二层212相接触。即，在干燥有机半导体层215之前，有机半导体层215不必与用作源极电极和漏极电极的第二层212相接触。
以这种方式形成的有机半导体层215不要求用于结晶的热处理。因此，甚至可以以具有低热阻的衬底比如塑料衬底形成有机晶体管。
有机半导体层215形成在具有框架形状的第一层202的里面并不必构图。第一层202可用作其中灌注并烘焙难以被构图处理的材料(比如难以被蚀刻的ZnO，或者具有较低热阻的有机材料)的模具；因此，本发明是有利的。
注意，虽然已经描述了使用顶接触型的有机晶体管的情况，但是可以使用其中源极电极和漏极电极提供在半导体层之下的底接触型的有机晶体管。在这种情况下，形成用作栅电极的下部电极210并形成用作栅绝缘层的绝缘层以便覆盖下部电极210。然后，形成用作源极电极和漏极电极的电极，并在其上形成牺牲层和具有侧壁结构且为框架形状的第一层202。然后，在清除了牺牲层之后，在框架的里面形成有机半导体层。因此，可以将具有根据本发明的框架形状的第一层应用到底接触型的有机晶体管中。
在本实施例模式中，描述了半导体元件的实施例。这个实施例模式可以与在实施例模式1至4中所示的测量元件的前述实施例中的任何一个自由组合。此外，参考在前述的实施例模式5和6中的制造过程可以将半导体元件和测量元件都形成在一个衬底上。
〔实施例模式8〕
在本实施例模式中，与前述的实施例模式不一样，描述顶栅型有机晶体管的结构。
附图9所示为顶栅型有机晶体管的剖视图。附图10A所示为有机晶体管的顶视图，附图10B所示为沿着线O-P的剖视图，附图10C所示为沿着线Q-R的剖视图。有机晶体管具有用作源极电极和漏极电极的下部电极310、具有框架形状和侧壁结构的第一层302、形成在第一层302的里面的有机半导体层315、用作形成在有机半导体层315上并与下部电极310重叠的栅极绝缘层的绝缘层312和在绝缘层312上用作栅电极的第二层313。用作源极电极和漏极电极的下部电极310在有机半导体层315下被分开。通过清除牺牲层形成间隙以使第一层302为框架形。可以形成加强件以便在形成间隙之后和在形成有机半导体层315之前保持第二层313的状态。加强件可以形成在第二层313之下或之上，并且优选被形成为包含氧化硅、氮化硅等；这是因为氧化硅和氮化硅比导电材料更坚固。
作为有机半导体层315的材料和制造方法，可以参考前文的实施例模式。
通过湿淀积法形成的有机半导体层315以预定的温度和时间干燥。通过利用在干燥有机半导体层315时的毛细管现象，有机半导体层315可以与用作栅电极的第二层313相接触。即，在干燥有机半导体层315之前，有机半导体层315不必与用作栅电极的第二层313相接触。
以这种方式形成的有机半导体层315不要求用于结晶的热处理。因此，甚至可以以具有低热阻的衬底比如塑料衬底形成有机晶体管。
有机半导体层315形成在具有框架形状的第一层302的里面并不必构图。第一层315可用作其中灌注并烘焙难以被构图处理的材料(比如难以被蚀刻的ZnO，或者具有较低热阻的有机材料)的模具；因此，本发明是有利的。
在本实施例模式中，描述了半导体元件的实施例。这个实施例模式可以与在实施例模式1至4中所示的测量元件的前述实施例中的任何一个自由组合。此外，参考在前述的实施例模式5和6中的制造过程可以将半导体元件和测量元件都形成在一个衬底上。
〔实施例模式9〕
在本实施例模式中，描述使用在前述实施例模式中所示的有机晶体管的电器。
如附图11A至11D所示，可以使用前述的有机晶体管作为在电器(比如柔性电子纸、蜂窝电话和电视接收器)上安装的显示部分的开关元件。此外，前述的有机晶体管可以安装在具有管理个人信息的功能的卡比如ID卡上。
附图11A所示为本发明应用其中的电子纸。该电子纸具有主体710、显示部分711、接收器712、驱动器电路713、片状电池714等。
在显示部分711中，本发明的有机晶体管作为开关元件提供。显示方法可以是液晶显示法、具有自发光元件的EL显示法或微胶囊电泳法。显示部分711的每个像素具有有机晶体管，该有机晶体管具有在前述的实施例模式中所示的框架形状的第一层。因此，通过在具有框架形状的第一层里面提供间隙，增加了透光率。通过给显示部分提供这种具有高透光率的开关元件，可以提供具有高孔径比的电子纸。此外，用于驱动接收器712和开关元件的驱动器电路713和有机晶体管形成或安装在一个衬底上。本发明的有机晶体管可以形成在柔性衬底比如塑料衬底上，以致非常有效的是将有机晶体管应用到电子纸中。因此，通过使用本发明的有机晶体管可以制造具有高孔径比的电子纸。
附图11B所示为应用本发明的卡。该卡具有支撑体720、显示部分721、组合在支撑体720中的集成电路芯片722等。注意，用于驱动在显示部分721中形成的元件的集成电路723和724也并入在支撑体720中。
在显示部分721中，本发明的有机晶体管作为开关元件提供。显示方法可以是液晶显示法或者具有自发光元件的EL显示法。显示部分721的每个像素具有有机晶体管，该有机晶体管具有在前述的实施例模式中所示的框架形状的第一层。因此，通过在具有框架形状的第一层里面提供间隙，增加了透光率。通过给显示部分提供这种具有高透光率的开关元件，可以提供具有高孔径比的卡。此外，用于驱动显示部分721的集成电路723和724和有机晶体管形成或安装在一个衬底上。本发明的有机晶体管可以形成在柔性衬底比如塑料衬底上，以致非常有效的是将有机晶体管应用到卡的显示部分中。因此，通过使用本发明的有机晶体管可以制造具有高孔径比的卡。输入到集成芯片722并从其中输出的信息可以显示在显示部分721上，因此用户可以看见输入和输出的信息。
附图11C所示为本发明应用其中的电视接收器。该电视接收器具有显示部分730、壳体731、扬声器732等。
在显示部分730中，本发明的有机晶体管作为开关元件提供。显示方法可以是液晶显示法或具有自发光元件的EL显示法。显示部分730的每个像素具有有机晶体管，该有机晶体管具有在前述的实施例模式中所示的框架形状的第一层。因此，通过在具有框架形状的第一层里面提供间隙，增加了透光率。通过给显示部分提供这种具有高透光率的开关元件，可以提供具有高孔径比的电视接收器。此外，用于驱动显示部分730的集成电路和有机晶体管形成或安装在一个衬底上。本发明的有机晶体管可以形成在柔性衬底比如塑料衬底上，以致非常有效的是将有机晶体管应用到卡中。因此，通过使用本发明的有机晶体管可以制造具有高孔径比的电视接收器。
附图11D所示为蜂窝电话。该蜂窝电话具有包括显示部分741、声频输出部分743、声频输入部分744、操作开关745和746、天线747等的主体740。
在显示部分741中，本发明的有机晶体管作为开关元件提供。显示方法可以是液晶显示法或具有自发光元件的EL显示法。显示部分741的每个像素具有有机晶体管，该有机晶体管具有在前述的实施例模式中所示的框架形状的第一层。因此，通过在具有框架形状的第一层里面提供间隙，增加了透光率。通过给显示部分提供这种具有高透光率的开关元件，可以提供具有高孔径比的蜂窝电话。此外，用于驱动显示部分741的集成电路和有机晶体管形成或安装在一个衬底上。本发明的有机晶体管可以形成在柔性衬底比如塑料衬底上，以致非常有效的是将有机晶体管应用到卡中。因此，通过使用本发明的有机晶体管可以制造具有高孔径比的蜂窝电话。
虽然描述了本发明应用于其中的有机晶体管安装在电器上的情况，但是可以将具有本发明的结构的测量元件应用到电器中。
如上文所述，本发明的应用非常广泛，可用于各种领域的显示器件。
〔实施例〕
在本实施例中，描述具有本发明的侧壁结构的结构的SEM(扫描电子显微镜)照片。
牺牲层使用钨形成并被构图成矩形。通过如下的条件的干蚀刻对牺牲层构图：13.5Pa(13.5/133乇)的压力，给上部电极(相当于ICP电极)施加500W的电压、给下部电极(相当于偏置电极)施加10W的电压和流量分别为50.4sccm、50.4sccm和20.4sccm的Cl2、CF4和O2的蚀刻剂。实施从被清除了牺牲层的终点起30％的过蚀刻。这时，第一厚度是1000nm。
此后，第一层层叠在被清除的牺牲层上并对第一层进行构图以便保留在牺牲层的一侧，即，具有侧壁形状。这时，第二厚度是900nm。对于第一层的构图，实施干蚀刻。在第一步骤中，以如下的条件实施蚀刻3秒钟：5.5Pa(5.5/133乇)的压力，给上部电极(相当于ICP电极)施加475W的电压、给下部电极(相当于偏置电极)施加300W的电压和流量分别为50sccm和150sccm的CHF3和He的蚀刻剂。在第二步骤中，以如下的条件实施蚀刻60秒钟：5.5Pa(5.5/133乇)的压力，给上部电极(相当于ICP电极)施加475W的电压、给下部电极(相当于偏置电极)施加300W的电压和流量分别为7.5sccm和142.5sccm的CHF3和He的蚀刻剂。在第三步骤中，以如下的条件实施蚀刻360秒钟：5.5Pa(5.5/133乇)的压力，给上部电极(相当于ICP电极)施加50W的电压、给下部电极(相当于偏置电极)施加450W的电压和流量分别为48sccm和152sccm的CHF3和He的蚀刻剂。
然后，在牺牲层和形成为具有侧壁形状的第一层上以氧化硅形成第二层。第二层被构图成具有细长的矩形。即，形成第二层以便与牺牲层和具有侧壁结构的第一层交叉。换句话说，形成第二层以便从牺牲层和具有侧壁形状的第一层的一侧到与该侧相反的另一侧交叉。
然后，通过蚀刻清除牺牲层。至于蚀刻，使用含氨(28％)∶过氧化氢水(31％)∶水的比率为2∶5∶2的混合物的蚀刻剂的湿蚀刻。
附图12所示为该结构的结果。附图13所示为其放大视图。仅仅清除了由W形成的牺牲层以在框架的里面形成间隙。此外，第一层为侧壁形。第二层不被蚀刻并具有与第一层交叉的细长的矩形。由于存在间隙，这个第二层是可动的，例如在间隙上的第二层可以上下移动。
本申请基于2005年6月30日在日本专利局申请的第2005-193154号日本专利申请，在此将其全部内容以引用参考的方式并入在本申请中。

Claims (30)

1.一种微细结构，包括：
形成在绝缘表面上的一对壁；和
与该对壁交叉的桥，其中该桥是可动的，和
其中在形成所述桥之后通过蚀刻形成该对壁。
2.一种微细结构，包括：
形成在绝缘表面上的第一层，其中第一层具有框架形状；和
形成在所述绝缘表面上的第二层，其中第二层被形成为与该框架交叉，并且是可动的，
其中在形成第二层之后通过蚀刻形成第一层的框架。
3.一种微细结构，包括：
形成在绝缘表面上的第一层，其中第一层具有框架形状；和
形成在所述绝缘表面上的第二层，其中第二层被形成为从一侧到与该侧相对的另一侧与该框架交叉，并且是可动的，
其中第二层的下表面与所述框架的侧表面接触，
其中在形成第二层之后通过蚀刻形成第一层的框架。
4.根据权利要求2和3中任一权利要求所述的微细结构，其中第一层包含绝缘层，第二层包含导电层。
5.根据权利要求2和3中任一权利要求所述的微细结构，其中第二层上下移动。
6.一种微机械，包括：
多个微细结构，每个微细结构包括形成在绝缘表面上的一对壁和与该对壁交叉的桥，其中该桥是可动的，和
其中在形成所述桥之后通过蚀刻形成该对壁。
7.一种微机械，包括：
多个微细结构，每个微细结构包括形成在绝缘表面上的第一层和第二层，
其中第一层具有框架形状，
其中第二层被形成为与该框架交叉，并且是可动的，
其中在形成第二层之后通过蚀刻形成第一层的框架。
8.一种微机械，包括：
多个微细结构，每个微细结构包括形成在绝缘表面上的第一层和第二层，
其中第一层具有框架形状，
其中第二层被形成为从一侧到与该侧相反的另一侧与该框架交叉，并且是可动的，
其中第二层的下表面与所述框架的侧表面接触，和
其中在形成第二层之后通过蚀刻形成第一层的框架。
9.根据权利要求6至8中任一权利要求所述的微机械，其中微机械具有在第一层下面形成的下部电极。
10.根据权利要求7和8中任一权利要求所述的微机械，其中第一层包含绝缘层，第二层包含导电层。
11.根据权利要求7和8中任一权利要求所述的微细结构，其中第二层上下移动。
12.一种有机晶体管，包括：
形成在绝缘表面上的一对壁；
与该对壁交叉的桥；和
形成在该对壁的里面和桥的下面的有机半导体层，
其中在形成所述桥之后通过蚀刻形成该对壁。
13.一种有机晶体管，包括：
形成在绝缘表面上的导电层；
形成在所述导电层上的第一层，其中第一层具有框架形状；
与第一层交叉地形成的第二层；和
形成在第一层的框架的里面的有机半导体层，
其中在形成第二层之后通过蚀刻形成第一层的框架。
14.一种有机晶体管，包括：
形成在绝缘表面上的导电层；
形成在所述导电层上的第一层，其中第一层具有框架形状；
与第一层交叉地形成的第二层，其中第二层包含导电材料；和
形成在第一层的框架的里面的有机半导体层，
其中在形成第二层之后通过蚀刻形成第一层的框架。
15.根据权利要求12至14中任一权利要求所述的有机晶体管，其中导电层是栅电极、源极电极和漏极电极中的至少一个。
16.一种电器，包括：
形成在绝缘表面上的有机晶体管，
其中该有机晶体管包括一对壁和与该对壁交叉的桥，
其中在形成所述桥之后通过蚀刻形成该对壁，有机半导体层形成在该对壁的里面和桥的下面。
17.一种电器，包括：
形成在绝缘表面上的有机晶体管，
其中该有机晶体管包括第一层和第二层，
其中第一层具有框架形状，第二层被形成为与该框架交叉，
其中在形成第二层之后通过蚀刻形成第一层的框架，
其中有机半导体层形成在该框架的里面。
18.一种电器，包括：
形成在绝缘表面上的有机晶体管，
其中该有机晶体管包括导电层和形成在该导电层之上的第一层和第二层，
其中第一层具有框架形状，第二层被形成为与该框架交叉，
其中在形成第二层之后通过蚀刻形成第一层的框架，
其中有机半导体层形成在该框架的里面，
其中第二层包含导电材料。
19.根据权利要求16至18中任一权利要求的电器，其中有机晶体管形成在显示部分中。
20.根据权利要求16至18中任一权利要求的电器，其中电器是从由电子纸、ID卡、电视接收器和蜂窝电话组成的组中选择的至少一个。
21.一种制造微细结构的方法，包括：
在绝缘表面上形成牺牲层；
在所述牺牲层上形成第一层；
蚀刻第一层以形成侧壁结构；
在所述牺牲层和侧壁结构上形成第二层；和
蚀刻所述牺牲层。
22.根据权利要求21的制造微细结构的方法，其中通过蚀刻所述牺牲层形成间隙。
23.一种制造微细结构的方法，包括：
在绝缘表面上形成牺牲层；
在所述牺牲层上形成第一层；
蚀刻第一层以形成一对侧壁结构；
在所述牺牲层和该对侧壁结构上形成第二层；
对第二层进行构图以形成与所述牺牲层和该对侧壁结构交叉的矩形；和
通过蚀刻所述牺牲层在该对侧壁结构的里面形成间隙。
24.根据权利要求21和23中任一权利要求的制造微细结构的方法，其中第一层包含绝缘层并且通过干蚀刻进行蚀刻。
25.根据权利要求21和23中任一权利要求的制造微细结构的方法，其中所述牺牲层包含导电层或绝缘层并且通过湿蚀刻进行蚀刻。
26.一种制造有机晶体管的方法，包括：
在绝缘表面上形成牺牲层；
在所述牺牲层上形成第一层；
蚀刻第一层以形成一对侧壁结构；
在所述牺牲层和该对侧壁结构上形成第二层；
通过蚀刻牺牲层在该对侧壁结构的里面形成间隙；和
在该间隙中形成有机半导体层。
27.一种制造有机晶体管的方法，包括：
在绝缘表面上形成牺牲层；
在所述牺牲层上形成第一层；
蚀刻第一层以形成一对侧壁结构；
在所述牺牲层和该对侧壁结构上形成第二层；
对第二层进行构图以形成与所述牺牲层和该对侧壁结构交叉的矩形；
通过蚀刻所述牺牲层在该对侧壁结构的里面形成间隙；和
在该间隙中形成有机半导体层。
28.一种制造有机晶体管的方法，包括：
在绝缘表面上形成导电层；
在所述导电层上形成牺牲层；
在所述牺牲层上形成第一层；
蚀刻第一层以形成一对侧壁结构；
在所述牺牲层和该对侧壁结构上形成第二层；
对第二层进行构图以形成与所述牺牲层和该对侧壁结构交叉的矩形；和
通过蚀刻所述牺牲层在该对侧壁结构的里面形成间隙；和
在该间隙中形成有机半导体层。
29.根据权利要求26至28中任一权利要求的制造有机晶体管的方法，其中第一层包含绝缘层并且通过干蚀刻进行蚀刻。
30.根据权利要求26至28中任一权利要求的制造有机晶体管的方法，其中所述牺牲层包含导电层或绝缘层并且通过湿蚀刻进行蚀刻。
CN2006100997720A 2005-06-30 2006-06-30 微细结构、微机械、有机晶体管、电器及其制造方法 Expired - Fee Related CN1893142B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005193154 2005-06-30
JP2005-193154 2005-06-30
JP2005193154 2005-06-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010102245838A Division CN101872840B (zh) 2005-06-30 2006-06-30 制造有机晶体管的方法

Publications (2)

Publication Number Publication Date
CN1893142A true CN1893142A (zh) 2007-01-10
CN1893142B CN1893142B (zh) 2010-09-08

Family

ID=37588421

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006100997720A Expired - Fee Related CN1893142B (zh) 2005-06-30 2006-06-30 微细结构、微机械、有机晶体管、电器及其制造方法
CN2010102245838A Expired - Fee Related CN101872840B (zh) 2005-06-30 2006-06-30 制造有机晶体管的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010102245838A Expired - Fee Related CN101872840B (zh) 2005-06-30 2006-06-30 制造有机晶体管的方法

Country Status (4)

Country Link
US (2) US8053850B2 (zh)
KR (1) KR101333750B1 (zh)
CN (2) CN1893142B (zh)
TW (1) TWI401803B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102906009A (zh) * 2010-06-25 2013-01-30 国际商业机器公司 平面腔体微机电系统及相关结构、制造和设计结构的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732241B2 (en) * 2005-11-30 2010-06-08 Semiconductor Energy Labortory Co., Ltd. Microstructure and manufacturing method thereof and microelectromechanical system
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
US8034724B2 (en) * 2006-07-21 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009095938A (ja) * 2007-10-17 2009-05-07 Toshiba Corp 微小電気機械装置及びその製造方法
US7999335B2 (en) 2007-12-05 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Micromachine and method for manufacturing the same
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
US8952529B2 (en) 2011-11-22 2015-02-10 Stats Chippac, Ltd. Semiconductor device with conductive layer over substrate with vents to channel bump material and reduce interconnect voids
CN103700708B (zh) * 2013-12-19 2017-03-15 合肥京东方光电科技有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808331A (en) 1995-09-05 1998-09-15 Motorola, Inc. Monolithic semiconductor device having a microstructure and a transistor
JP3975574B2 (ja) 1998-09-09 2007-09-12 株式会社デンソー モノリシックマイクロ波集積回路の製造方法
JP2001212995A (ja) 2000-01-31 2001-08-07 Sony Corp プリンタ及びプリンタ用ヘッド
US6590710B2 (en) 2000-02-18 2003-07-08 Yokogawa Electric Corporation Fabry-Perot filter, wavelength-selective infrared detector and infrared gas analyzer using the filter and detector
JP2002174721A (ja) 2000-12-06 2002-06-21 Yokogawa Electric Corp ファブリペローフィルタ
US6635919B1 (en) * 2000-08-17 2003-10-21 Texas Instruments Incorporated High Q-large tuning range micro-electro mechanical system (MEMS) varactor for broadband applications
JP2002214548A (ja) 2001-01-15 2002-07-31 Sony Corp 三次元構造体およびその製造方法
JP2002214549A (ja) 2001-01-18 2002-07-31 Ricoh Co Ltd 光変調装置及びその光変調装置の製造方法並びにその光変調装置を具備する画像形成装置及びその光変調装置を具備する画像投影表示装置
US6657832B2 (en) * 2001-04-26 2003-12-02 Texas Instruments Incorporated Mechanically assisted restoring force support for micromachined membranes
JP2002355798A (ja) 2001-06-04 2002-12-10 Hitachi Ltd マイクロポンプ、マイクロミキサー、マイクロ機械デバイス、マイクロ可動ミラーおよび光スイッチ
US7253488B2 (en) 2002-04-23 2007-08-07 Sharp Laboratories Of America, Inc. Piezo-TFT cantilever MEMS
US6860939B2 (en) 2002-04-23 2005-03-01 Sharp Laboratories Of America, Inc. Semiconductor crystal-structure-processed mechanical devices, and methods and systems for making
US7135070B2 (en) 2002-04-23 2006-11-14 Sharp Laboratories Of America, Inc. Monolithic stacked/layered crystal-structure-processed mechanical, and combined mechanical and electrical, devices and methods and systems for making
US7125451B2 (en) 2002-04-23 2006-10-24 Sharp Laboratories Of America, Inc. Crystal-structure-processed mechanical devices and methods and systems for making
US20030196591A1 (en) 2002-04-23 2003-10-23 Hartzell John W. Formation of crystal-structure-processed mechanical, and combined mechanical and electrical, devices on low-temperature substrates
US7128783B2 (en) 2002-04-23 2006-10-31 Sharp Laboratories Of America, Inc. Thin-film crystal-structure-processed mechanical devices, and methods and systems for making
US7156916B2 (en) 2002-04-23 2007-01-02 Sharp Laboratories Of America, Inc. Monolithic integrated crystal-structure-processed mechanical, and combined mechanical and electrical devices, and methods and systems for making
JP2003340795A (ja) 2002-05-20 2003-12-02 Sony Corp 静電駆動型ｍｅｍｓ素子とその製造方法、光学ｍｅｍｓ素子、光変調素子、ｇｌｖデバイス及びレーザディスプレイ
US7045381B1 (en) 2002-06-28 2006-05-16 Silicon Light Machines Corporation Conductive etch stop for etching a sacrificial layer
US6777258B1 (en) 2002-06-28 2004-08-17 Silicon Light Machines, Inc. Conductive etch stop for etching a sacrificial layer
JP4206856B2 (ja) * 2002-07-30 2009-01-14 パナソニック株式会社 スイッチおよびスイッチの製造方法
US6821811B2 (en) 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
JP4618990B2 (ja) 2002-08-02 2011-01-26 株式会社半導体エネルギー研究所 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
US7265429B2 (en) * 2002-08-07 2007-09-04 Chang-Feng Wan System and method of fabricating micro cavities
KR100973811B1 (ko) * 2003-08-28 2010-08-03 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
JP4583904B2 (ja) 2003-12-17 2010-11-17 株式会社半導体エネルギー研究所 表示装置の作製方法
US7374977B2 (en) 2003-12-17 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Droplet discharge device, and method for forming pattern, and method for manufacturing display device
US7145213B1 (en) * 2004-05-24 2006-12-05 The United States Of America As Represented By The Secretary Of The Air Force MEMS RF switch integrated process
US7657242B2 (en) 2004-09-27 2010-02-02 Qualcomm Mems Technologies, Inc. Selectable capacitance circuit
US7653371B2 (en) 2004-09-27 2010-01-26 Qualcomm Mems Technologies, Inc. Selectable capacitance circuit
US20060148182A1 (en) * 2005-01-03 2006-07-06 Suman Datta Quantum well transistor using high dielectric constant dielectric layer
US7560789B2 (en) 2005-05-27 2009-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7683429B2 (en) 2005-05-31 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Microstructure and manufacturing method of the same
US7642612B2 (en) 2005-06-17 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7820470B2 (en) 2005-07-15 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of micro-electro-mechanical device
US7875483B2 (en) 2005-08-10 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microelectromechanical system
TWI404924B (zh) 2005-08-26 2013-08-11 Semiconductor Energy Lab 粒子偵測感測器、製造粒子偵測感測器的方法、以及使用粒子偵測感測器偵測粒子的方法
US7767543B2 (en) 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
US7528529B2 (en) 2005-10-17 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical system, semiconductor device, and manufacturing method thereof
US8043950B2 (en) 2005-10-26 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI395258B (zh) 2005-11-11 2013-05-01 Semiconductor Energy Lab 微結構以及微機電系統的製造方法
US7732241B2 (en) 2005-11-30 2010-06-08 Semiconductor Energy Labortory Co., Ltd. Microstructure and manufacturing method thereof and microelectromechanical system
US7808253B2 (en) 2005-12-02 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Test method of microstructure body and micromachine

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102906009A (zh) * 2010-06-25 2013-01-30 国际商业机器公司 平面腔体微机电系统及相关结构、制造和设计结构的方法
CN102906009B (zh) * 2010-06-25 2016-01-06 国际商业机器公司 平面腔体微机电系统及相关结构、制造和设计结构的方法

Also Published As

Publication number Publication date
TW200717816A (en) 2007-05-01
KR20070003597A (ko) 2007-01-05
KR101333750B1 (ko) 2013-11-28
US20120037966A1 (en) 2012-02-16
CN1893142B (zh) 2010-09-08
CN101872840B (zh) 2012-07-04
US20070001224A1 (en) 2007-01-04
US8053850B2 (en) 2011-11-08
CN101872840A (zh) 2010-10-27
TWI401803B (zh) 2013-07-11
US8686405B2 (en) 2014-04-01

Similar Documents

Publication Publication Date Title
CN1893142A (zh) 微细结构、微机械、有机晶体管、电器及其制造方法
JP6827632B2 (ja) 発光表示装置の作製方法
JP4413478B2 (ja) 半導体装置の作製方法
CN100342551C (zh) 半导体装置和制造半导体装置的方法
CN1259692C (zh) 应变半导体覆绝缘层型基底的制造方法
CN100352022C (zh) 半导体器件及其制造方法
CN1974373A (zh) 微结构、其制造方法、以及微电子机械系统
CN1638030A (zh) 半导体器件的制造方法
CN1708853A (zh) 半导体装置以及半导体装置的制作方法
CN1765009A (zh) 半导体装置及其制造方法
CN101033057A (zh) 微结构、半导体器件、以及微结构的制造方法
CN1875488A (zh) 液晶显示设备及其制造方法,以及液晶电视接收机
JP2003163337A (ja) 剥離方法および半導体装置の作製方法
CN1781184A (zh) 液滴排出装置、图案的形成方法及半导体装置的制造方法
CN1417871A (zh) 发光器件
CN1872657A (zh) 微结构及其制造方法
CN101308783A (zh) 半导体衬底、半导体装置、以及其制造方法
CN1599523A (zh) 显示器件及其制造方法
JP4527068B2 (ja) 剥離方法、半導体装置の作製方法、及び電子書籍の作製方法
CN1519933A (zh) 半导体器件及其制作方法
CN1282989C (zh) 半导体设备和其制造方法
TW200423407A (en) Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
CN1643699A (zh) 薄膜晶体管、电路装置及液晶显示器
JP4602261B2 (ja) 剥離方法および半導体装置の作製方法
CN2720639Y (zh) 应变半导体覆绝缘层型基底

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100908

Termination date: 20180630

CF01 Termination of patent right due to non-payment of annual fee