CN2720639Y - 应变半导体覆绝缘层型基底 - Google Patents

Abstract

本实用新型提出一种应变半导体覆绝缘层型基底的结构。首先提供一标的晶片和一施体晶片，施体晶片包括一主体半导体基底和位于其上的一应变半导体层，其中主体半导体基底的晶格常数不同于半导体层的自然晶格常数。接着将施体晶片黏着标的晶片的表面后，将应变半导体层自施体晶片分离，使应变硅层黏结至标的晶片。

Description

应变半导体覆绝缘层型基底

技术领域

本实用新型是有关于一种半导体结构，且特别是有关于一种应变半导体硅覆绝缘层型基底，例如是应变硅覆绝缘层型基底(strained-silicon-on-insulator substrate；简称SSOI substrate)的结构。

背景技术

随着栅极组件尺寸的缩小化，要使金氧半场效晶体管(MOSFET)组件能在低操作电压下，具有高驱动电流和高速的效能是相当困难的。因此，许多人在努力寻求改善金氧半场效晶体管组件的效能的方法。

利用应变引发的能带结构变型来增加载子的迁移率，以增加场效晶体管的驱动电流，可改善场效晶体管组件的效能，且此种方法已被应用于各种组件中，当硅MOSFET组件的信道处于双轴拉伸应变的情况时，可增加电子及电洞的迁移率。电子和电洞的迁移率的增加，则可以分别改善N信道和P信道MOSFET的驱动电流。

如图1A所示，传统的应变硅层116的制造，是在主体硅基底114上借助厚缓冲层或复合层结构，而于松弛的硅锗层112上磊晶成长出一应变硅层116。首先，会在先在硅基底114上形成一层厚度为微米等级的厚硅锗梯度缓冲层110。通常制备厚硅锗梯度缓冲层110需要数十分钟至数小时的时间，且制程成本相当昂贵。接着，在厚硅锗梯度缓冲层110上形成一层松弛的硅锗层112，其自然晶格常数大于硅。由于其晶格常数不同，因此松弛的结晶硅与松弛的结晶硅锗的晶格会无法相配，如图1B所示。如图1C所示，当在松弛的硅锗层112上磊晶成长薄硅层116时，薄硅层116的晶格会被迫对准松弛的硅锗层112的晶格，使得薄硅层116会处于双轴拉伸的情况。晶体管118是形成在硅层116中，其中晶体管118包括源极120、漏极122和栅极124。形成在应变硅层116中的晶体管，其电性效能会得到改善。

然而，这样的基底结构很难与传统的CMOS制程相整合，且会有以下的缺点。第一，成长厚梯度硅锗缓冲层是相当昂贵且费时的制程。第二，厚梯度硅锗缓冲层会与其下方的基底之间晶格错排，而产生分散且是三度空间的缺陷网。在硅锗缓冲层中的差排会增殖至晶片表面，其差排密度高达1E4至1E5cm^-2。如此高的差排密度会严重影响此基底结构在集成电路上的应用。

第三，表面粗糙度会是严重的问题，且会造成主动组件的迁移率降低。此外，传统的CMOS制程会使用高温制程，特别是在形成隔离结构(例如浅沟槽隔离结构或场氧化结构)的期间。这样的高温制程会造成缺陷密度的增加。

近来，T.A.Langdo等人在2002IEEE国际SOI会议中发表Preparationof novel SiGe-free strained Si on insulator substrates，该等人提出在硅基底上成长复合梯度硅锗层，接着成长松弛的硅锗层和拉伸应变的硅层，以形成施体晶片(donor wafer)。接着将氢植入施体晶片内以产生一开裂面，并将此施体晶片键结至氧化的硅标的晶片。第一次回火会影响沿开裂面的分裂，第二次回火会增加键结强度，以形成应变硅覆绝缘层型基底。

然而此制程有以下缺点。第一，应变硅层的表面粗糙度约为5埃均方根，会影响组件的特性和施体晶片和标的晶片之间的键结强度。第二，应变硅层仍会遭遇到高缺陷密度的问题，因为其是覆盖于一梯度硅锗缓冲层上，而其中具有大量向上增殖的穿透性差排。因此，在应变硅层中的任何缺陷亦会转移至最后的SSOI晶片中。

发明内容

有鉴于此，本实用新型的目的在于提供一种具有低缺陷密度和较佳表面粗糙度的应变半导体覆绝缘层型基底的结构。

因此，本实用新型提出一种应变半导体覆绝缘层型基底的结构，其包含一标的晶片与一施体晶片。该施体晶片包括一主体半导体基底以及位于其上的一应变半导体层，其中该主体半导体基底的晶格常数是不同于该应变半导体层的自然晶格常数。之后可将施体晶片黏着标的晶片表面，并将应变硅层自施体晶片分离，使应变硅层黏结至标的晶片。

之后，加强应变半导体层和标的晶片之间的键结。

与在硅主体基底上成长厚梯度SiGe缓冲层的结构相比较，本实用新型所形成的SSOI基底结构是具有较佳的表面粗糙度以及相当低的缺陷密度。

附图说明

图1A是显示传统的具有松弛的薄膜层的基底结构；

图1B是绘示硅锗层和硅层在松弛状态下的晶格状态；

图1C是绘示松弛硅锗层表面的硅层的双轴拉伸的示意图；

图2A是绘示本实用新型的一种应变硅覆绝缘层型基底的结构，其中埋入式绝缘层为单层结构；

图2B是绘示本实用新型的另一种应变硅覆绝缘层型基底的结构，其中埋入式绝缘层为迭层结构；

图3是绘示本实用新型的SSOI晶片的制造流程图；

图4A至图4G是一种形成SSOI基底的方法的示意图；

图5A和图5B是另一种形成SSOI基底的方法的示意图；

图6A至图6E是另一种制造SSOI基底的方法的示意图；

图7是绘示在本实用新型的SSOI基底上形成晶体管的示意图。

符号说明：

硅锗梯度缓冲层：110

松弛的硅锗层：112

主体硅基底：114

应变硅层：116、210

晶体管：118、750、752

源极：120、758

漏极：122、760

栅极：124、754

SSOI基底：200

埋入式绝缘层：212

绝缘层：212a、212c

高应力层：212b

基底：214

通道区：756

施体晶片：400、500

主体板模基底：430

离子：432

基底表面：434

植入层：436

板模基底的一部分：440

热氧化层：208

应变记忆层：540

具体实施方式

SSOI晶片的结构：

图2A是绘示本实用新型的一种应变硅覆绝缘层型基底200的结构，其包括覆盖于埋入式绝缘层212上的应变硅层210。埋入式绝缘层212可以是任何单层结构的绝缘材质，例如氧化硅、氮化硅、氧化铝等；或是迭层结构的绝缘材质，例如氮化硅/氧化硅、氧化硅/氮化硅/氧化硅等。图2B是绘示埋入式绝缘层212为迭层结构的示意图。

在一较佳实施例中，埋入式绝缘层212可以由一高应力层所组成。此由高应力层所构成的埋入式绝缘层212可用以维持或加强应变硅层210在SSOI晶片中的应变。因此，高应力层亦做为应变记忆层。借由在埋入式绝缘层212中使用高应力层或应变记忆层，可以维持或增强紧邻其上方的应变硅层210的应变。

上述的高应力层中的应力较佳的是大于300Mpa。此高应力层或应变记忆层的材质例如是具有高应力的含氮层，包括氮化硅(Si₃N₄)、氮氧化硅(SiO_xN_y)、氨氧化硅(SiO_xN_y:H_z)、或其组合。当此高应力层或应变记忆层形成于硅基底上时，硅基底的表面会遭受到应力，使其硅晶格的晶格常数会改变，意即，硅表面会处于应变状态。因此，可以借由在下方提供高应力层或应变记忆层，如图2A的212，并紧临应变硅层210，而得以维持或甚至增强在SSOI基底200中的应变硅层210中的应变。

此高应力层或应变记忆层亦可以为夹置于两绝缘层中的迭层结构，如图2B所示，埋入式绝缘层212的结构为绝缘层212a、高应力层212b和绝缘层212c。在此情况下，绝缘层212a和212c两者可均为氧化物，例如氧化硅，当然亦可以使用其它的绝缘材质。

此高应力层或应变记忆层亦可以为一面与应变硅层210直接接触，另一面则和其底材间夹置一绝缘层。在此情况下，埋入式绝缘层212是由高应力层212b和绝缘层212c两迭层所构成。

埋入式绝缘层212是设置于一底材上，在此称基底214。此基底214的材质较佳的是硅，亦可是含轻掺杂，虽然掺杂不是必要的。其它例如锗、石英、蓝宝石(sapphire)和玻璃均可以做为基底214的材质。

以应变硅层210中的应变本质为拉伸应变为例。意即，应变硅层210在同平面方向的晶格常数是大于在松弛状态的硅的晶格常数。为了保持在应变硅层210中的拉伸应变，埋入式绝缘层212较佳的是包括具有高应力的压缩应力膜。压缩应力膜例如是借由电浆增强型化学气相沉积法(PECVD)沉积的高硅含量氮化硅膜，例如使用二氯硅烷(dichlorosilane)对氨气有高的流量比的沉积条件。

以应变硅层210中的应变本质为压缩应变为例。意即，应变硅层210在同平面方向的晶格常数小于在松弛状态的硅的晶格常数。为了保持在应变硅层210中的压缩应变，埋入式绝缘层212较佳的是包括具有高应力的拉伸应力膜。拉伸应力膜例如是借由电浆增强型化学气相沉积法(PECVD)沉积的高氮含量的氮化硅膜。在拉伸应力膜中的应力例如是20GPa。

以下表一是整理上述两种不同应变下的应变硅层210的特性。

表一    拉伸应变和压缩应变的应变硅层的特性

                          拉伸应变的应变硅层       压缩应变的应变硅层

应变硅层的硅晶格常数      小于松弛硅的晶格常数     大于松弛硅的晶格常数

其下方的应力层的性质      具压缩应力               具拉伸应力

图7是绘示在本实用新型的SSOI基底上形成晶体管的示意图。图中，CMOS晶体管750和752可以形成在应变硅层210中。其中，包括NMOS晶体管750的应变硅层210的一部分会轻掺杂p型掺质(例如硼)，包括PMOS晶体管752的应变硅层210的一部分会轻掺杂n型掺质(例如砷和/或磷)。每一个晶体管包括栅极754和通道区756，源极758和漏极760是被通道区756分开。其它的组件亦可以形成在应变硅层上。

SSOI晶片的制造方法：

图3是绘示本实用新型的SSOI晶片的制造流程图。

首先，提供两晶片，用以分别形成施体晶片(donor wafer)和标的晶片(target wafer)。

施体晶片：

如方块310所示，施体晶片(亦称板模基底，template substrate)是形成自晶格常数不同于硅的主体基底(例如半导体基底)。在方块312中，薄应变硅层是磊晶成长在晶格常数不同于硅的主体基底上，以形成施体晶片。值得注意的是，本实用新型所形成施体晶片并不需要梯度缓冲层。

标的晶片：

如方块314所示，借由在基底上形成绝缘层以提供一标的晶片(targetwafer)。举例而言，在单层绝缘层的情况下，此绝缘层可以是借由在硅基底上热成长而形成的氧化硅。在具有高应力或应变记忆层的堆栈的绝缘层的情况下，可以借由在硅基底上热成长一层氧化硅，并接着使用PECVD制程沉积高应力氮化硅层。此氮化硅层还可以暴露在氧化环境下，以在氮化硅层的顶部部分形成一薄层的氮氧化硅层。此高应力层或应变记忆层较佳的是具有大于300Mpa的应力。

晶片组装和分离：

在施体晶片上的应变硅层可以借由晶片键结和分离制程(wafer bondingand separation process)转移至标的晶片上，如方块316所示。举例而言，此晶片键结和分离制程可以是Smartcut^TM制程、或Nanocleave^TM制程，两者均是出自于Silicon Genesis Corporation。详细的晶片键结和分离制程可以参考美国专利第5,013,681、5,374,564、5,863,830、6,355,541、6,368,938和6,486,008号，此分离制程如方块318所示。

如果应变硅层具有拉伸应变，则施体晶片的主体基底的晶格常数应大于硅的晶格常数，例如主体硅锗晶片(SiGe wafer)。如果应变硅层具有压缩应变，则主体基底的晶格常数应具小于硅的晶格常数，例如主体硅锗碳晶片(SiGeC wafer)。为了使SiGeC的晶格常数小于硅，在主体Si_1-x-yGe_xC_y中锗的组成x和碳的组成y要符合y＞0.1x的条件。

当本实用新型以松弛的主体半导体基底制备SSOI基底时，表面缺陷密度和表面粗糙度的问题会相当少。举例而言，与在硅基底上成长厚梯度SiGe缓冲层的传统技术相较，本实用新型相当容易在松弛的主体SiGe晶片上得到低缺陷密度和好的表面粗糙度。在上述的传统的方法中，在SiGe和其底层硅基底之间的晶格错排以及在不超过其临界厚度下所成长的SiGe缓冲层，会导致不可避免的错排片段(misfit segments)(如图1A标号A处)、穿透性差排(threading dislocations)(如图1A标号B处)和高表面粗糙度。在梯度SiGe缓冲层的线差排的位置和密度是不易控制的。

相反地，与最先进的硅基底相较，主体半导体基底具有低缺陷密度和表面粗糙度。在施体晶片方面，应变硅层是磊晶成长于主体半导体基底，因此，可以避免上述缺陷和表面粗糙度的问题，以达到低缺陷密度和良好的表面粗糙度。此外，在施体晶片上，应变硅层可以磊晶成长在任何具有单晶表面的主体基底上。

在晶片分离之后，进行回火制程，以强化应变硅层和标的晶片之间的键结，以形成应变硅覆绝缘层型晶片。最后的键结步骤如方块320所示。与最先进的主体硅基底相较，在SSOI晶片的应变硅层具有小于每平方公分1缺陷的缺陷密度，且小于2埃的均方根表面粗糙度。

以下将举三个例子进一步详细说明本实用新型的技术。

〔例1〕

图4A至图4G是一种形成图2中的基底的方法的示意图。

标的晶片：

首先请参照图4A，标的晶片200包括一基底214(例如硅基底)和一绝缘层212(例如氧化物、氮化物或其组合)。在一较佳实施例中，此绝缘层212还可以包括上述的高应力层或应变记忆层。此应变记忆层较佳的是一应力超过300MPa的高应力膜，且较佳的是具有应力超过300MPa的氮化硅膜。图4A的标的晶片200的绝缘层212例如是借由热氧化制程将基底214表面氧化，并接着沉积一高应力膜(例如氮化硅)于其上而成。此绝缘层212的厚度约介于100至5,000埃之间。

施体晶片：

图4B和图4C是绘示形成施体晶片400的示意图。首先，提供主体板模基底430，其中板模基底的材质是在其松弛的状态，且具有不同于硅的晶格常数。在此板模基底430上成长一磊晶的应变硅层210。此应变硅层210的厚约介于20至1,000埃之间。应变硅层210的厚度较佳的是小于其临界厚度，大于此临界厚度则会变得不稳定，且可能会松弛化。

在施体晶片400中应变硅层210中应变(ε)的大小约小于4％，较佳的是约小于2％。自然应变可以是压缩或拉伸，其是根据使用的板模基底而定。如果板模基底430是由晶格常数大于硅的材质所组成，例如Si_0.8Ge_0.2，则在应变硅层210中的应变本质会为拉伸。如果板模基底430是由晶格常数小于硅的材质所组，例如Si_0.98C_0.02，则应变硅层210的应变会本质为压缩。

接着请参照图4C，将离子432(例如氢或择自由氦、氖、氩和氪所组成的族群的惰性气体)植入于施体晶片400中。植入的离子的波峰是在基底表面434下方深度为x_d处。植入的离子会产生植入层436。在较佳的实施例中，植入的离子为氢离子，植入的剂量大约为10¹⁵cm^-2。植入的能量是依据所需的深度而定，且范围约为1至500keV。离子可以借由不同的技术来进行植入，例如粒子束线离子植入(beam line ion implantation)、电浆浸入离子植入(plasma immersion ion implantation；PIII)、或离子浴(ion shower)。因为氢离子较易穿越板模基底430至选定深度而不会造成材质的伤害，故为较佳的选择。

晶片组装：

接下的步骤为标的晶片200的上表面(即应变硅层210的表面)的键结制程，如图4D和图4E所示。此键结制程可以是β键结制程(beta bondingprocess)，其为一种将施体晶片400和标的晶片200结合在一起的制程。此β键结是来自于静电力(electrostatic force)或凡得瓦力(van der Waalsforce)。此标的晶片200是做为机械支撑之用，用以将应变硅层210自施体晶片400转移至标的晶片200。此外，板模基底430的一部分440亦可以随应变硅层210转移至标的晶片200。此转移的板模基材440可以被选择性地移除。在进行β键结之前，预进行键结的标的晶片200和施体晶片400的表面是进行清洗，以自其表面移除任何残留的液体或粒子。

此键结制程形成如图4E所示的晶片组。根据本实用新型一较佳实施例，晶片上的应变硅层210是夹置于两应力提供层(stressors)之间，或是于两应力诱导媒介层(stress-inducing agents)之间。其中，一应力提供层是板模基底430，其会因应变硅层210和板模基底430之间晶格的错排(mismatch)，而诱导应变硅层210中的应变；另一应力提供层是在埋入式绝缘层212中的高应力层或应变记忆层，其是与应变硅层210邻接。因此，与其它形成SSOI基底的技术相较，本实用新型的应变硅层210中的应变可以被维持或加强。

晶片分离：

接着将图4E中的晶片组使用晶片分离制程自植入层436处分离。举例而言，晶片分离制程可以经由热处理而达成。当晶片组的温度上升至某一程度，例如大约500℃左右，产生自植入层436内的微气泡会膨胀，促使压力上升。当微气泡的压力超过某一值时，施体晶片400会沿着分裂面分离。进行此可控制的分裂制程的方法，例如是Silicon Genesis Corporation的SmartCut^TM制程。结晶的重排和微气泡的接合，会产生足够动力的巨气泡，使薄膜自施体晶片端分离。

分离出的其中一晶片是可重复使用的板模基底400。另一晶片是SSOI基底200，其表面(即应变硅层210表面)具有板模基底的一部分440，如第4F图所示。可以将在应变硅层210上的板模基底的一部分440蚀刻移除。

最后键结：

之后，进行应变硅层210和标的晶片200之间的最后键结，以产生预定的SSOI基底。此最后键结的步骤通常为进行高温回火，而回火的温度通常为700℃以上。最后键结的步骤会在应变硅层210和标的晶片200之间建立强键结。当晶片在足够高温足够的时间下回火时，会在接合处形成共价键(covalent bonds)。在回火期间，应变硅层210表面会成长一层热氧化层208，如图4G所示。此热氧化层208可以被移除，例如借由在稀释的氢氟酸下湿蚀刻。在一较佳实施例中，在如图4G所示的SSOI晶片200上的应变硅层210的应变，是如图4C所示的施体晶片400上的应变硅层210的至少90％。

〔例2〕

其它之前所述之用在结合施体晶片和标的晶片的晶片键结和晶片分离技术，亦可以用来形成如图2所示的SSOI基底。图5A和图5B是另一种形成图2中的SSOI基底的方法的示意图。在此例子中，标的晶片200与图4A的相同，意即，其包括基底214和设置于其上的绝缘层212。同样地，绝缘层212可以是氧化硅，基底214可以是硅基底。

施体晶片500可以包括板模基底430、磊晶成长于其上的应变硅层210、以及形成在应变硅层210上的应变记忆层540。此位于应变硅层212上的应变记忆层540，可以借由化学气相沉积制程(CVD process)沉积而形成。接着，将图5A和图5B所示的标的晶片200和施体晶片500的顶部表面互相键结，意即，将位于施体晶片500上的应变记忆层540键结至标的晶片200上的绝缘层212。

上述的埋入式绝缘层212可以是由许多介电层所构成的堆栈结构。例如，高应力氮化硅层/氧化硅层的堆栈结构。亦可以是应力大于300MPa的高应力氮化硅层设置于应力小于300MPa的低应力氮化硅层上的堆栈结构。

有关使用晶片键结和分离方法来制造SSOI基底的方法，如之前描述的其技术是借由植入法用来诱导裂开面的产生。在这情况下，晶片分离是借由热处理来达成。此外，施体晶片500亦可以依据其它机制来诱发开裂制程以分离晶片。举例而言，晶片分离制程可以是原子层开裂制程(atomic layercleaving process)或极微开裂制程(nanocleave process)，可参考MichaelI.Current等人于2001IEEE国际SOI会议，发表的Atomic layer cleavingwith SiGe strain layers for fabrication of Si and Ge-rich SOI devicelayers。此极微开裂转移制程是利用应变层开裂面而发生膜层分离。

〔例3〕

图6A至图6E是另一种制造SSOI基底的方法的示意图。

标的晶片：

首先，提供如图6A所示的标的晶片200，其包括基底214和位于其上的绝缘层212。承上所述，此绝缘层212可以包括高应力层或应变记忆层。其中，此高应力层或应变记忆层的压力大于300MPa。

施体晶片：

提供如图6B所示施体晶片400。施体晶片400包括松弛的板模基底430和位于其上的应变硅层210。应变硅层210的厚度较佳的是小于1000埃，且应变范围约为0.01％至4％。此板模基底430可以是如前所述的主体SiGe基底或是Si_1-x-yGe_xCy基底。在应变硅层210和松弛板模基底430之间有一界面，大应变梯度会沿此界面而存在。此应变硅层210可以利化学气相沉积法磊晶成长而成。

晶片组装：

接着，施体晶片400的上表面键结至标的晶片200的上表面。晶片键结制程如图6C所示，得到的晶片组如图6D所示。

晶片分离：

接着，借由使用类似极微开裂制程，会在或靠近应变硅层210和板模基底430之间的界面发生切割或开裂。此开裂面会开始于接近应变硅层210和板模基底430之间的界面。

如果开裂面在板模基材处，有一些板模基底430的材质会覆盖在SSOI基底200的应变硅层210上，此部分可以借由蚀刻制程来加以移除。如果开裂面在应变硅层210处，则回收的板模基底430上方会有一薄层的应变硅材。如果板模基底430要再重复利用，则可以将其表面的硅层移除。

最后键结：

在晶片分离制程之后，在应变硅层210和标的晶片200之间进行最后键结，以产生预定的抗凹陷SOI基底。其通常需要高温回火制程，而回火温度约为700℃以上。因而形成如图6E所示的应变硅覆绝缘层的结构。晶片400是模板基底，且可以回收和重复使用。

值得注意的是，可以使用施体晶片和标的晶片的其它组合，并借由上述的晶片键结和晶片分离方法，来制造SSOI基底。举例而言，施体晶片可以是氧化硅层上覆盖应变硅层，或者是氮化硅/氧化硅迭层上覆盖应变硅层。

亦值得注意的是，应变半导体层亦可以是硅以外的材质。举例而言，本实用新型可以用来形成锗、砷化镓、或其它半导体材质的应变层。此外，施体晶片还可包括具有多层结构形成在表面上的晶片。例如，施体晶片可以是表面具有SiGeC或SiC层的硅基底。

Claims (18)

1.一种应变半导体覆绝缘层型基底，其特征在于包含：

一主体半导体基底，其具有一不同于硅的晶格常数；

一施体晶片，其具有一应变硅层在该主体半导体基底上，且该施体晶片具有一上表面；

一标的晶片，其包含有一基底以及位于该基底上的一绝缘层，该绝缘层包含一高应力层，且该标的晶片具有一上表面；以及

该施体晶片上表面位于该标的晶片上表面之上，且两者的上表面相互键结。

2.根据权利要求1所述的应变半导体覆绝缘层型基底，其特征在于：该主体半导体基底的该晶格常数大于硅的晶格常数。

3.根据权利要求2所述的应变半导体覆绝缘层型基底，其特征在于：该主体半导体基底为一主体硅锗基底。

4.根据权利要求2所述的应变半导体覆绝缘层型基底，其特征在于：该应变硅层处于一拉伸应变。

5.根据权利要求1所述的应变半导体覆绝缘层型基底，其特征在于：该高应力层为一含氮层。

6.根据权利要求1所述的应变半导体覆绝缘层型基底，其特征在于：该主体半导体基底的该晶格常数小于硅的晶格常数。

7.根据权利要求6所述的应变半导体覆绝缘层型基底，其特征在于：该主体半导体基底为一主体硅锗碳基底。

8.根据权利要求6所述的应变半导体覆绝缘层型基底，其特征在于：该应变硅层处于一压缩应变。

9.根据权利要求1所述的应变半导体覆绝缘层型基底，其特征在于：该施体晶片更包含一离子植入层；而该植入至施体晶片中的离子是择自由氢、氦、氖、氩、氪或其组成的族群。

10.根据权利要求1所述的应变半导体覆绝缘层型基底，其特征在于：该绝缘层为氧化硅。

11.根据权利要求1所述的应变半导体覆绝缘层型基底，其特征在于：该标的晶片包含一硅基底。

12.根据权利要求1所述的应变半导体覆绝缘层型基底，其特征在于：该施体晶片更包括一介电层设于该应变硅层上。

13.根据权利要求12所述的应变半导体覆绝缘层型基底，其特征在于：该介电层的材质是择自由氧化硅、氮化硅、氮氧化硅、氧化铝和其组合所组成的族群中。

14.一种应变半导体覆绝缘层型基底，包括：

一基底；

一绝缘层形成于该基底上，该绝缘层包括一含氮层；

一应变硅层，设置且邻接该含氮层；以及

至少一晶体管设置于该应变硅层中。

15.根据权利要求14所述的应变半导体覆绝缘层型基底，其特征在于：该基底包括一硅基底。

16.根据权利要求14所述的应变半导体覆绝缘层型基底，其特征在于该绝缘层包括：

一氧化层邻接且位于该基底上；以及

该含氮层邻接且位于该氧化层上。

17.根据权利要求14所述的应变半导体覆绝缘层型基底，其特征在于：该晶体管包括一NMOS场效晶体管。

18.根据权利要求14所述的应变半导体覆绝缘层型基底，其特征在于：该晶体管包括一PMOS场效晶体管。

Images