JP3975574B2 - モノリシックマイクロ波集積回路の製造方法 - Google Patents
モノリシックマイクロ波集積回路の製造方法 Download PDFInfo
- Publication number
- JP3975574B2 JP3975574B2 JP25520198A JP25520198A JP3975574B2 JP 3975574 B2 JP3975574 B2 JP 3975574B2 JP 25520198 A JP25520198 A JP 25520198A JP 25520198 A JP25520198 A JP 25520198A JP 3975574 B2 JP3975574 B2 JP 3975574B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor substrate
- micromachine switch
- forming
- microwave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Micromachines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板にマイクロ波トランジスタ及びこのマイクロ波トランジスタを配線するための伝送線路等を集積して構成されたモノリシックマイクロ波集積回路の製造方法に関する。
【０００２】
【従来の技術】
静電引力を利用したマイクロマシンスイッチの例として、特開平５−５４７８２号公報、特開平６−４４８８３号公報、特開平６−１３１９６０号公報に記載された構成がある。これら公報に記載されたマイクロマシンスイッチは、静電引力により引き寄せられる橋架状をなす可動電極と、この可動電極に対向するように設けられ静電引力発生用の電圧を印加する固定電極とから構成されている。そして、上記マイクロマシンスイッチは、可動電極と固定電極を別々に作成した後、２つの電極を貼り合わせることにより製造されている。
【０００３】
【発明が解決しようとする課題】
さて、本発明者は、上記構成のマイクロマシンスイッチを、マイクロ波の回路においてスイッチングする場合に用いることを考えた。この場合、マイクロマシンスイッチを上記公報の方法で製造すると、２つの電極を組み付けるときにばらつきがかなり発生するため、製品によってはマイクロ波の損失が大きくなるという問題点があった。これに対して、２つの電極の組み付けを高精度に実行することが考えられるが、この場合には、製造コストが高くなってしまう。
【０００４】
また、マイクロ波の処理回路は、ＭＭＩＣ（Monolithic Microwave Integrated Circuit ）で構成することが多い。このため、ＭＭＩＣと、上記した構成の別体のマイクロマシンスイッチとを基板上に取り付けると共に、両者の間をワイヤボンディング等を行うことにより接続する必要がある。この場合、ＭＭＩＣ及びマイクロマシンスイッチの取り付け位置にばらつきが発生するため、製品によってはマイクロ波の損失が大きくなるという問題点があった。この場合も、取り付けを高精度に実行することが考えられるが、やはり製造コストが高くなってしまう。
【０００５】
そこで、本発明の目的は、マイクロ波のスイッチングにマイクロマシンスイッチを用いながら、マイクロ波の損失が大きくなることを防止でき、また、製造コストが高くなることを防止できるモノリシックマイクロ波集積回路の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の発明においては、半導体基板にマイクロ波トランジスタの半導体素子部分を作る素子作成用工程と、前記半導体基板にマイクロ波トランジスタの電極及びマイクロマシンスイッチの固定電極を作る電極作成用工程と、前記半導体基板に前記マイクロ波トランジスタの電極及び前記マイクロマシンスイッチの固定電極を覆うように絶縁膜を形成する絶縁膜形成用工程と、前記半導体基板に前記マイクロ波トランジスタを配線するための伝送線路及び前記マイクロマシンスイッチの可動電極を同時に形成する可動電極作成用工程とを備えるように構成した。この構成によれば、マイクロマシンスイッチを半導体基板にモノリシックに集積する構成となるので、マイクロマシンスイッチの構造の精度及び配設位置の精度は、半導体プロセス技術のアライメント精度となり、十分高精度なものとなる。このため、マイクロ波のスイッチングにマイクロマシンスイッチを用いながら、マイクロ波の損失を小さくすることができる。また、上記構成の場合、モノリシックマイクロ波集積回路を製造するときの半導体プロセスにおいて、マイクロマシンスイッチを作ることが可能となるので、製造コストがほとんど高くならない。特に、可動電極と伝送線路を同時に形成したから、工程数を削減することができる。
【００１０】
この場合、請求項２の発明のように、または、請求項３の発明のように構成しても、モノリシックマイクロ波集積回路を製造することが可能である。更に、請求項４の発明によれば、半導体基板にマイクロ波トランジスタを配線するための伝送線路及びマイクロマシンスイッチの可動電極を作る方法を、具体的に実現することができる。
【００１１】
【発明の実施の形態】
以下、本発明の第１の実施例について、図１ないし図４を参照しながら説明する。まず、図１は本実施例のモノリシックマイクロ波集積回路（以下、ＭＭＩＣと称す）１の縦断面図である。この図１に示すように、ＭＭＩＣ１は、Ｓｉ、ＧａＡｓ、ＩｎＰ等からなる半導体基板２と、この半導体基板２の左端部に設けられたマイクロ波トランジスタ３と、このマイクロ波トランジスタ３を配線するための伝送線路４と、半導体基板２の右端部に設けられたマイクロマシンスイッチ５とを備えて構成されている。
【００１２】
上記マイクロ波トランジスタ３は、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor ）や、ＨＥＭＴ（Hight Electron Mobility Transistor）や、ＨＢＴ（Hetero junction Bipolor Transistor）や、Ｓｉ−ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ）等のトランジスタで構成されている。このマイクロ波トランジスタ３は、半導体素子部分（図示しない）と、ソース電極６と、ドレイン電極７と、ゲート電極８とを備えている。図１においては、ソース電極６、ドレイン電極７上にそれぞれ伝送線路４、４が設けられている。
【００１３】
また、マイクロマシンスイッチ５は、半導体基板２に設けられた固定電極９と、半導体基板２に固定電極９と対向するように設けられた例えば橋架状をなす可動電極１０とから構成されている。この橋架状をなす可動電極１０は、可動梁と呼んでも良い。尚、固定電極９の上面には、例えば窒化珪素からなる絶縁膜１１が形成されている。
【００１４】
上記マイクロマシンスイッチ５は、図１に示すように、固定電極９と可動電極１０が対向した状態では、両電極間をマイクロ波が流れないように構成されている。そして、固定電極９と可動電極１０間に電圧を印加して両電極間に静電引力を発生させることにより、可動電極１０を固定電極に接近させるか、または、絶縁膜１１を介して接触させるように可動電極１０を変形させると、両電極間の容量が増加し、両電極間をマイクロ波が流れるように構成されている。即ち、マイクロマシンスイッチ５は、固定電極９と可動電極１０間に印加する電圧を制御することにより、マイクロ波のスイッチとして機能するものである。
【００１５】
尚、可動電極１０を固定電極９に接近させる場合には、低周波の電圧を固定電極９と可動電極１０間に印加することにより、可動電極１０を振動（共振）させるように構成することが好ましい。また、固定電極９側にストッパ用の凸部を設け、この凸部に可動電極１０を当接させることにより、可動電極１０が固定電極９に接触しないような構成としても良い。
【００１６】
次に、上記した構成のＭＭＩＣ１を製造する方法について、図２ないし図４も参照して説明する。まず、半導体基板２の上面に、マイクロ波トランジスタ３の半導体素子部分（図示しない）を周知の半導体プロセス技術により作製する。続いて、図２に示すように、半導体基板２の上面に、マイクロ波トランジスタ３のソース電極６、ドレイン電極７、ゲート電極８を形成すると共に、固定電極９を形成する。
【００１７】
この場合、ソース電極６、ドレイン電極７、ゲート電極８及び固定電極９が、すべて同じ材質である場合には、同時に（同じプロセスで）作製することができる。そして、ソース電極６、ドレイン電極７及びゲート電極８の材質と、固定電極９の材質が異なる場合には、ソース電極６、ドレイン電極７及びゲート電極８を作製した後、固定電極９を作製することが好ましい。また、固定電極９を作製した後、ソース電極６、ドレイン電極７及びゲート電極８を作製するように構成しても良い。
【００１８】
さて、上述したように、マイクロ波トランジスタ３の電極６、７、８及びマイクロマシンスイッチ５の固定電極９を作製した後は、絶縁膜１１を例えばＰ−ＣＶＤ等の方法により半導体基板２の上面全面に形成する。これにより、マイクロ波トランジスタ３の電極６、７、８及びマイクロマシンスイッチ５の固定電極９が絶縁膜１１により覆われる。
【００１９】
続いて、絶縁膜１１のうちのマイクロ波トランジスタ３の所定の電極（具体的には、ソース電極６及びドレイン電極７）上の部位に、コンタクトホール１２、１２を形成する工程を実行する。この場合、例えばＣＦ４によるＲＩＥや、ＨＦ水溶液によるウエットエッチング等の方法によって、上記コンタクトホール１２、１２を形成する。これにより、図２に示す構造が得られる。
【００２０】
そして、図３に示すように、上記図２の構造上に、ホトプロセスにより下層レジスト１３のレジストパターンを形成する。この下層レジストパターンは、非電解メッキ部とマイクロマシンスイッチ５の可動電極１０部分に残るレジストである。上記下層レジスト１３は、例えばノボラック系のポジレジストからなり、その膜厚は例えば約２μｍに設定されている。続いて、半導体基板２の全面にバイアス電極１４を真空蒸着等の方法により形成し、図３に示す構造を得る。上記バイアス電極１４は、例えばＴｉとＡｕの２層から構成されており、その膜厚は約１６０ｎｍ（Ｔｉの膜厚が約６０ｎｍ、Ａｕの膜厚が約１００ｎｍ）に設定されている。このバイアス電極１４は、電解メッキ用のバイアス電極である。
【００２１】
更に、図４に示すように、上記図３の構造上に、ホトプロセスにより上層レジスト１５のレジストパターンを形成する。この上層レジスト１５は、例えばノボラック系のポジレジストからなる。続いて、バイアス電極１４から給電しながら、上層レジスト１５の開口部に例えばＡｕを電解メッキすることにより、伝送線路４及び可動電極１０を同時に形成する。これにより、図４に示す構造が得られる。ここで、上記可動電極１０の膜厚は約２μｍに設定されている。
【００２２】
次に、上層レジスト１５を例えば酸素アッシング等の方法により除去する。この後、露出したバイアス電極１４を例えばウエットエッチングやスパッタリング等の方法によりエッチングして除去する。更に、下層レジスト１３を例えば有機溶剤による溶解及び酸素アッシング等の方法により除去する。これにより、半導体基板２にマイクロ波トランジスタ３、伝送線路４及びマイクロマシンスイッチ５等をモノリシックに集積して成るＭＭＩＣ１が得られる（図１参照）。
【００２３】
このような構成の本実施例によれば、固定電極９を半導体基板２に設けると共に、伝送線路４と同じ材料により形成された橋架状をなす可動電極１０を半導体基板２に固定電極９と対向するように設け、可動電極１０と固定電極９とからマイクロマシンスイッチ５を構成した。この構成によれば、マイクロマシンスイッチ５を半導体基板２にモノリシックに集積する構成となるので、マイクロマシンスイッチ５の構造の精度及び配設位置の精度は、半導体プロセス技術のアライメント精度となり、十分高精度なものとなる。このため、マイクロ波のスイッチングにマイクロマシンスイッチ５を用いながら、マイクロ波の損失を小さくすることができる。
【００２４】
また、上記実施例の場合、モノリシックマイクロ波集積回路１を製造するときの半導体プロセスにおいて、マイクロマシンスイッチ５を作製することが可能となるので、製造コストがほとんど高くならない。特に、上記実施例では、可動電極１０と伝送線路４の材質を同じ材質であるＡｕにしたので、両者を同じ製造工程で形成することができ、工程数を削減することができ、製造コストを低減することができる。
【００２５】
尚、上記実施例では、バイアス電極１４をＴｉとＡｕの２層から構成し、その下層側をＴｉとしたが、これは、バイアス電極１４の密着性ひいては伝送線路４及びマイクロマシンスイッチ５の可動電極１０の密着性を向上させるためである。また、上記実施例では、バイアス電極１４の膜厚のうち、Ｔｉの膜厚を約６０ｎｍ、Ａｕの膜厚を約１００ｎｍに設定したが、Ｔｉの膜厚については、上記密着性を得られる範囲で、できるだけ薄く設定する構成が好ましい。Ａｕの膜厚については、マイクロ波が流れるときの表皮深さ以上に設定する必要がある。尚、バイアス電極１４の上層をＡｕとしている理由は、高周波の損失を低減するためであり、低抵抗でＡｕメッキが可能なＡｕを使用している。
【００２６】
また、バイアス電極１４は、上層レジスト１５の除去時に下層レジスト１３のエッチングを防ぐ機能を備える必要があるため、下層レジスト１３のカバレージが可能な膜厚以上に設定する必要がある。同時に、バイアス電極１４は、Ａｕの電解メッキ時に、バイアス不良を防止する必要があるため、予め決められた所定の膜厚以上に設定する必要がある。尚、バイアス電極１４においては、ＴｉとＡｕの間に、両者の反応を防止するＰｔ等のバリアメタルを挿入するように構成しても良い。
【００２７】
一方、上記実施例では、可動電極１０の膜厚を約２μｍに設定すると共に、可動電極１０の幅寸法（図１において紙面に直交する方向の寸法）を約１０μｍに設定した。この構成の場合、可動電極１０の長さ寸法ｄ（図１参照）については、約１５０ｎｍ以下に設定すれば、マイクロマシンスイッチ５として、十分に動作することを確認している。尚、上記構成の場合、可動電極１０の長さ寸法ｄを、１５０ｎｍを越えるように設定すると、可動電極１０がたわんだりして対向電極９に接触したりすることがある。
【００２８】
また、上記実施例では、伝送線路４及びマイクロマシンスイッチ５の可動電極１０をＡｕの電解メッキで形成する際に、バイアス電極１４の上層をＡｕにより構成したので、良好な膜質のＡｕの電解メッキ膜を形成することができる。尚、この場合、Ａｕの電解メッキの前に、Ａｕの無電解メッキ工程を実行するように構成しても、良好な膜質のＡｕの電解メッキ膜を得ることができる。
【００２９】
更に、上記実施例においては、下層レジスト１３を形成した後、例えばベーキングすることにより、下層レジスト１３の段差部、即ち、開口部の内側壁部が斜面形状（いわゆるテーパー形状）となるように構成した。これは、上層レジスト１５の除去時に下層レジスト１３のエッチングを防止するためであると共に、Ａｕの電解メッキ時にバイアス不良を防止するためである。
【００３０】
尚、上記実施例では、伝送線路４及びマイクロマシンスイッチ５の可動電極１０をＡｕで形成したが、これに限られるものではなく、例えばＣｕやＡｌ等の導体で形成しても良い。また、マイクロマシンスイッチ５の可動電極１０の材質と、伝送線路４の材質を異ならせるように構成しても良い。この構成の場合、マイクロマシンスイッチ５の可動電極１０を形成する工程と、伝送線路４を形成する工程とが、異なる半導体プロセスとなり、工程数が１つ増えることになるが、これ意外に支障はない。
【００３１】
図５は本発明の第２の実施例を示すものであり、第１の実施例と異なるところを説明する。尚、第１の実施例と同一部分には、同一符号を付している。第２の実施例では、図５に示すように、マイクロマシンスイッチ５の可動電極１６の形状を片持ち状に形成した。具体的には、可動電極１６の一方の端部１６ａだけを半導体基板２に固着するように構成し、他方の端部１６ｂは固定電極９及び半導体基板２と対向させるように構成した。
【００３２】
そして、上述した以外の第２の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第２の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。
【００３３】
図６は本発明の第３の実施例を示すものであり、第１の実施例と異なるところを説明する。尚、第１の実施例と同一部分には、同一符号を付している。第３の実施例では、図６に示すように、マイクロマシンスイッチ５の可動電極１７の変形部分１８、即ち、固定電極９と対向する部分１８の膜厚を薄くするように構成した。具体的には、可動電極１７の両端部１７ａ及び１７ｂ、即ち、支持部１７ａ及び１７ｂだけを第１の実施例と同じ膜厚（約２μｍ）とし、可動電極１７の変形部分１８は、バイアス電極１４だけが残るようにして、その膜厚を約１６０ｎｍとした。
【００３４】
上記構成のマイクロマシンスイッチ５を製造するに当たっては、可動電極１７の変形部分１８に相当する部分に、上層レジスト１５を残すように形成してから、Ａｕの電解メッキを実行するように構成すれば良い。これにより、可動電極１７の両端の支持部１７ａ及び１７ｂだけが厚い膜となり、可動電極１７の中間部分の変形部分１８はバイアス電極１４だけの薄い膜となる。
【００３５】
尚、上述した以外の第３の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第３の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。特に、第３の実施例によれば、可動電極１７の中間部分の変形部分１８を、バイアス電極１４だけの薄い膜としたので、上記可動電極１７の変形部分１８を弱い電圧ひいては弱い静電引力で変形させることが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示すＭＭＩＣの縦断側面図
【図２】ＭＭＩＣの製造工程を示す縦断側面図（その１）
【図３】ＭＭＩＣの製造工程を示す縦断側面図（その２）
【図４】ＭＭＩＣの製造工程を示す縦断側面図（その３）
【図５】本発明の第２の実施例を示す図１相当図
【図６】本発明の第３の実施例を示す図１相当図
【符号の説明】
１はモノリシックマイクロ波集積回路（ＭＭＩＣ）、２は半導体基板、３はマイクロ波トランジスタ、４は伝送線路、５はマイクロマシンスイッチ、６はソース電極、７はドレイン電極、８はゲート電極、９は固定電極、１０は可動電極、１１は絶縁膜、１３は下層レジスト、１４はバイアス電極、１５は上層レジスト、１６、１７は可動電極、１８は変形部分を示す。
【発明の属する技術分野】
本発明は、半導体基板にマイクロ波トランジスタ及びこのマイクロ波トランジスタを配線するための伝送線路等を集積して構成されたモノリシックマイクロ波集積回路の製造方法に関する。
【０００２】
【従来の技術】
静電引力を利用したマイクロマシンスイッチの例として、特開平５−５４７８２号公報、特開平６−４４８８３号公報、特開平６−１３１９６０号公報に記載された構成がある。これら公報に記載されたマイクロマシンスイッチは、静電引力により引き寄せられる橋架状をなす可動電極と、この可動電極に対向するように設けられ静電引力発生用の電圧を印加する固定電極とから構成されている。そして、上記マイクロマシンスイッチは、可動電極と固定電極を別々に作成した後、２つの電極を貼り合わせることにより製造されている。
【０００３】
【発明が解決しようとする課題】
さて、本発明者は、上記構成のマイクロマシンスイッチを、マイクロ波の回路においてスイッチングする場合に用いることを考えた。この場合、マイクロマシンスイッチを上記公報の方法で製造すると、２つの電極を組み付けるときにばらつきがかなり発生するため、製品によってはマイクロ波の損失が大きくなるという問題点があった。これに対して、２つの電極の組み付けを高精度に実行することが考えられるが、この場合には、製造コストが高くなってしまう。
【０００４】
また、マイクロ波の処理回路は、ＭＭＩＣ（Monolithic Microwave Integrated Circuit ）で構成することが多い。このため、ＭＭＩＣと、上記した構成の別体のマイクロマシンスイッチとを基板上に取り付けると共に、両者の間をワイヤボンディング等を行うことにより接続する必要がある。この場合、ＭＭＩＣ及びマイクロマシンスイッチの取り付け位置にばらつきが発生するため、製品によってはマイクロ波の損失が大きくなるという問題点があった。この場合も、取り付けを高精度に実行することが考えられるが、やはり製造コストが高くなってしまう。
【０００５】
そこで、本発明の目的は、マイクロ波のスイッチングにマイクロマシンスイッチを用いながら、マイクロ波の損失が大きくなることを防止でき、また、製造コストが高くなることを防止できるモノリシックマイクロ波集積回路の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の発明においては、半導体基板にマイクロ波トランジスタの半導体素子部分を作る素子作成用工程と、前記半導体基板にマイクロ波トランジスタの電極及びマイクロマシンスイッチの固定電極を作る電極作成用工程と、前記半導体基板に前記マイクロ波トランジスタの電極及び前記マイクロマシンスイッチの固定電極を覆うように絶縁膜を形成する絶縁膜形成用工程と、前記半導体基板に前記マイクロ波トランジスタを配線するための伝送線路及び前記マイクロマシンスイッチの可動電極を同時に形成する可動電極作成用工程とを備えるように構成した。この構成によれば、マイクロマシンスイッチを半導体基板にモノリシックに集積する構成となるので、マイクロマシンスイッチの構造の精度及び配設位置の精度は、半導体プロセス技術のアライメント精度となり、十分高精度なものとなる。このため、マイクロ波のスイッチングにマイクロマシンスイッチを用いながら、マイクロ波の損失を小さくすることができる。また、上記構成の場合、モノリシックマイクロ波集積回路を製造するときの半導体プロセスにおいて、マイクロマシンスイッチを作ることが可能となるので、製造コストがほとんど高くならない。特に、可動電極と伝送線路を同時に形成したから、工程数を削減することができる。
【００１０】
この場合、請求項２の発明のように、または、請求項３の発明のように構成しても、モノリシックマイクロ波集積回路を製造することが可能である。更に、請求項４の発明によれば、半導体基板にマイクロ波トランジスタを配線するための伝送線路及びマイクロマシンスイッチの可動電極を作る方法を、具体的に実現することができる。
【００１１】
【発明の実施の形態】
以下、本発明の第１の実施例について、図１ないし図４を参照しながら説明する。まず、図１は本実施例のモノリシックマイクロ波集積回路（以下、ＭＭＩＣと称す）１の縦断面図である。この図１に示すように、ＭＭＩＣ１は、Ｓｉ、ＧａＡｓ、ＩｎＰ等からなる半導体基板２と、この半導体基板２の左端部に設けられたマイクロ波トランジスタ３と、このマイクロ波トランジスタ３を配線するための伝送線路４と、半導体基板２の右端部に設けられたマイクロマシンスイッチ５とを備えて構成されている。
【００１２】
上記マイクロ波トランジスタ３は、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor ）や、ＨＥＭＴ（Hight Electron Mobility Transistor）や、ＨＢＴ（Hetero junction Bipolor Transistor）や、Ｓｉ−ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ）等のトランジスタで構成されている。このマイクロ波トランジスタ３は、半導体素子部分（図示しない）と、ソース電極６と、ドレイン電極７と、ゲート電極８とを備えている。図１においては、ソース電極６、ドレイン電極７上にそれぞれ伝送線路４、４が設けられている。
【００１３】
また、マイクロマシンスイッチ５は、半導体基板２に設けられた固定電極９と、半導体基板２に固定電極９と対向するように設けられた例えば橋架状をなす可動電極１０とから構成されている。この橋架状をなす可動電極１０は、可動梁と呼んでも良い。尚、固定電極９の上面には、例えば窒化珪素からなる絶縁膜１１が形成されている。
【００１４】
上記マイクロマシンスイッチ５は、図１に示すように、固定電極９と可動電極１０が対向した状態では、両電極間をマイクロ波が流れないように構成されている。そして、固定電極９と可動電極１０間に電圧を印加して両電極間に静電引力を発生させることにより、可動電極１０を固定電極に接近させるか、または、絶縁膜１１を介して接触させるように可動電極１０を変形させると、両電極間の容量が増加し、両電極間をマイクロ波が流れるように構成されている。即ち、マイクロマシンスイッチ５は、固定電極９と可動電極１０間に印加する電圧を制御することにより、マイクロ波のスイッチとして機能するものである。
【００１５】
尚、可動電極１０を固定電極９に接近させる場合には、低周波の電圧を固定電極９と可動電極１０間に印加することにより、可動電極１０を振動（共振）させるように構成することが好ましい。また、固定電極９側にストッパ用の凸部を設け、この凸部に可動電極１０を当接させることにより、可動電極１０が固定電極９に接触しないような構成としても良い。
【００１６】
次に、上記した構成のＭＭＩＣ１を製造する方法について、図２ないし図４も参照して説明する。まず、半導体基板２の上面に、マイクロ波トランジスタ３の半導体素子部分（図示しない）を周知の半導体プロセス技術により作製する。続いて、図２に示すように、半導体基板２の上面に、マイクロ波トランジスタ３のソース電極６、ドレイン電極７、ゲート電極８を形成すると共に、固定電極９を形成する。
【００１７】
この場合、ソース電極６、ドレイン電極７、ゲート電極８及び固定電極９が、すべて同じ材質である場合には、同時に（同じプロセスで）作製することができる。そして、ソース電極６、ドレイン電極７及びゲート電極８の材質と、固定電極９の材質が異なる場合には、ソース電極６、ドレイン電極７及びゲート電極８を作製した後、固定電極９を作製することが好ましい。また、固定電極９を作製した後、ソース電極６、ドレイン電極７及びゲート電極８を作製するように構成しても良い。
【００１８】
さて、上述したように、マイクロ波トランジスタ３の電極６、７、８及びマイクロマシンスイッチ５の固定電極９を作製した後は、絶縁膜１１を例えばＰ−ＣＶＤ等の方法により半導体基板２の上面全面に形成する。これにより、マイクロ波トランジスタ３の電極６、７、８及びマイクロマシンスイッチ５の固定電極９が絶縁膜１１により覆われる。
【００１９】
続いて、絶縁膜１１のうちのマイクロ波トランジスタ３の所定の電極（具体的には、ソース電極６及びドレイン電極７）上の部位に、コンタクトホール１２、１２を形成する工程を実行する。この場合、例えばＣＦ４によるＲＩＥや、ＨＦ水溶液によるウエットエッチング等の方法によって、上記コンタクトホール１２、１２を形成する。これにより、図２に示す構造が得られる。
【００２０】
そして、図３に示すように、上記図２の構造上に、ホトプロセスにより下層レジスト１３のレジストパターンを形成する。この下層レジストパターンは、非電解メッキ部とマイクロマシンスイッチ５の可動電極１０部分に残るレジストである。上記下層レジスト１３は、例えばノボラック系のポジレジストからなり、その膜厚は例えば約２μｍに設定されている。続いて、半導体基板２の全面にバイアス電極１４を真空蒸着等の方法により形成し、図３に示す構造を得る。上記バイアス電極１４は、例えばＴｉとＡｕの２層から構成されており、その膜厚は約１６０ｎｍ（Ｔｉの膜厚が約６０ｎｍ、Ａｕの膜厚が約１００ｎｍ）に設定されている。このバイアス電極１４は、電解メッキ用のバイアス電極である。
【００２１】
更に、図４に示すように、上記図３の構造上に、ホトプロセスにより上層レジスト１５のレジストパターンを形成する。この上層レジスト１５は、例えばノボラック系のポジレジストからなる。続いて、バイアス電極１４から給電しながら、上層レジスト１５の開口部に例えばＡｕを電解メッキすることにより、伝送線路４及び可動電極１０を同時に形成する。これにより、図４に示す構造が得られる。ここで、上記可動電極１０の膜厚は約２μｍに設定されている。
【００２２】
次に、上層レジスト１５を例えば酸素アッシング等の方法により除去する。この後、露出したバイアス電極１４を例えばウエットエッチングやスパッタリング等の方法によりエッチングして除去する。更に、下層レジスト１３を例えば有機溶剤による溶解及び酸素アッシング等の方法により除去する。これにより、半導体基板２にマイクロ波トランジスタ３、伝送線路４及びマイクロマシンスイッチ５等をモノリシックに集積して成るＭＭＩＣ１が得られる（図１参照）。
【００２３】
このような構成の本実施例によれば、固定電極９を半導体基板２に設けると共に、伝送線路４と同じ材料により形成された橋架状をなす可動電極１０を半導体基板２に固定電極９と対向するように設け、可動電極１０と固定電極９とからマイクロマシンスイッチ５を構成した。この構成によれば、マイクロマシンスイッチ５を半導体基板２にモノリシックに集積する構成となるので、マイクロマシンスイッチ５の構造の精度及び配設位置の精度は、半導体プロセス技術のアライメント精度となり、十分高精度なものとなる。このため、マイクロ波のスイッチングにマイクロマシンスイッチ５を用いながら、マイクロ波の損失を小さくすることができる。
【００２４】
また、上記実施例の場合、モノリシックマイクロ波集積回路１を製造するときの半導体プロセスにおいて、マイクロマシンスイッチ５を作製することが可能となるので、製造コストがほとんど高くならない。特に、上記実施例では、可動電極１０と伝送線路４の材質を同じ材質であるＡｕにしたので、両者を同じ製造工程で形成することができ、工程数を削減することができ、製造コストを低減することができる。
【００２５】
尚、上記実施例では、バイアス電極１４をＴｉとＡｕの２層から構成し、その下層側をＴｉとしたが、これは、バイアス電極１４の密着性ひいては伝送線路４及びマイクロマシンスイッチ５の可動電極１０の密着性を向上させるためである。また、上記実施例では、バイアス電極１４の膜厚のうち、Ｔｉの膜厚を約６０ｎｍ、Ａｕの膜厚を約１００ｎｍに設定したが、Ｔｉの膜厚については、上記密着性を得られる範囲で、できるだけ薄く設定する構成が好ましい。Ａｕの膜厚については、マイクロ波が流れるときの表皮深さ以上に設定する必要がある。尚、バイアス電極１４の上層をＡｕとしている理由は、高周波の損失を低減するためであり、低抵抗でＡｕメッキが可能なＡｕを使用している。
【００２６】
また、バイアス電極１４は、上層レジスト１５の除去時に下層レジスト１３のエッチングを防ぐ機能を備える必要があるため、下層レジスト１３のカバレージが可能な膜厚以上に設定する必要がある。同時に、バイアス電極１４は、Ａｕの電解メッキ時に、バイアス不良を防止する必要があるため、予め決められた所定の膜厚以上に設定する必要がある。尚、バイアス電極１４においては、ＴｉとＡｕの間に、両者の反応を防止するＰｔ等のバリアメタルを挿入するように構成しても良い。
【００２７】
一方、上記実施例では、可動電極１０の膜厚を約２μｍに設定すると共に、可動電極１０の幅寸法（図１において紙面に直交する方向の寸法）を約１０μｍに設定した。この構成の場合、可動電極１０の長さ寸法ｄ（図１参照）については、約１５０ｎｍ以下に設定すれば、マイクロマシンスイッチ５として、十分に動作することを確認している。尚、上記構成の場合、可動電極１０の長さ寸法ｄを、１５０ｎｍを越えるように設定すると、可動電極１０がたわんだりして対向電極９に接触したりすることがある。
【００２８】
また、上記実施例では、伝送線路４及びマイクロマシンスイッチ５の可動電極１０をＡｕの電解メッキで形成する際に、バイアス電極１４の上層をＡｕにより構成したので、良好な膜質のＡｕの電解メッキ膜を形成することができる。尚、この場合、Ａｕの電解メッキの前に、Ａｕの無電解メッキ工程を実行するように構成しても、良好な膜質のＡｕの電解メッキ膜を得ることができる。
【００２９】
更に、上記実施例においては、下層レジスト１３を形成した後、例えばベーキングすることにより、下層レジスト１３の段差部、即ち、開口部の内側壁部が斜面形状（いわゆるテーパー形状）となるように構成した。これは、上層レジスト１５の除去時に下層レジスト１３のエッチングを防止するためであると共に、Ａｕの電解メッキ時にバイアス不良を防止するためである。
【００３０】
尚、上記実施例では、伝送線路４及びマイクロマシンスイッチ５の可動電極１０をＡｕで形成したが、これに限られるものではなく、例えばＣｕやＡｌ等の導体で形成しても良い。また、マイクロマシンスイッチ５の可動電極１０の材質と、伝送線路４の材質を異ならせるように構成しても良い。この構成の場合、マイクロマシンスイッチ５の可動電極１０を形成する工程と、伝送線路４を形成する工程とが、異なる半導体プロセスとなり、工程数が１つ増えることになるが、これ意外に支障はない。
【００３１】
図５は本発明の第２の実施例を示すものであり、第１の実施例と異なるところを説明する。尚、第１の実施例と同一部分には、同一符号を付している。第２の実施例では、図５に示すように、マイクロマシンスイッチ５の可動電極１６の形状を片持ち状に形成した。具体的には、可動電極１６の一方の端部１６ａだけを半導体基板２に固着するように構成し、他方の端部１６ｂは固定電極９及び半導体基板２と対向させるように構成した。
【００３２】
そして、上述した以外の第２の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第２の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。
【００３３】
図６は本発明の第３の実施例を示すものであり、第１の実施例と異なるところを説明する。尚、第１の実施例と同一部分には、同一符号を付している。第３の実施例では、図６に示すように、マイクロマシンスイッチ５の可動電極１７の変形部分１８、即ち、固定電極９と対向する部分１８の膜厚を薄くするように構成した。具体的には、可動電極１７の両端部１７ａ及び１７ｂ、即ち、支持部１７ａ及び１７ｂだけを第１の実施例と同じ膜厚（約２μｍ）とし、可動電極１７の変形部分１８は、バイアス電極１４だけが残るようにして、その膜厚を約１６０ｎｍとした。
【００３４】
上記構成のマイクロマシンスイッチ５を製造するに当たっては、可動電極１７の変形部分１８に相当する部分に、上層レジスト１５を残すように形成してから、Ａｕの電解メッキを実行するように構成すれば良い。これにより、可動電極１７の両端の支持部１７ａ及び１７ｂだけが厚い膜となり、可動電極１７の中間部分の変形部分１８はバイアス電極１４だけの薄い膜となる。
【００３５】
尚、上述した以外の第３の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第３の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。特に、第３の実施例によれば、可動電極１７の中間部分の変形部分１８を、バイアス電極１４だけの薄い膜としたので、上記可動電極１７の変形部分１８を弱い電圧ひいては弱い静電引力で変形させることが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示すＭＭＩＣの縦断側面図
【図２】ＭＭＩＣの製造工程を示す縦断側面図（その１）
【図３】ＭＭＩＣの製造工程を示す縦断側面図（その２）
【図４】ＭＭＩＣの製造工程を示す縦断側面図（その３）
【図５】本発明の第２の実施例を示す図１相当図
【図６】本発明の第３の実施例を示す図１相当図
【符号の説明】
１はモノリシックマイクロ波集積回路（ＭＭＩＣ）、２は半導体基板、３はマイクロ波トランジスタ、４は伝送線路、５はマイクロマシンスイッチ、６はソース電極、７はドレイン電極、８はゲート電極、９は固定電極、１０は可動電極、１１は絶縁膜、１３は下層レジスト、１４はバイアス電極、１５は上層レジスト、１６、１７は可動電極、１８は変形部分を示す。
Claims (4)
- 半導体基板にマイクロ波トランジスタの半導体素子部分を作る素子作成用工程と、
前記半導体基板にマイクロ波トランジスタの電極及びマイクロマシンスイッチの固定電極を作る電極作成用工程と、
前記半導体基板に前記マイクロ波トランジスタの電極及び前記マイクロマシンスイッチの固定電極を覆うように絶縁膜を形成する絶縁膜形成用工程と、
前記半導体基板に前記マイクロ波トランジスタを配線するための伝送線路及び前記マイクロマシンスイッチの可動電極を同時に形成する可動電極作成用工程とを備えて成るモノリシックマイクロ波集積回路の製造方法。 - 半導体基板にマイクロ波トランジスタの半導体素子部分を作る素子作成用工程と、
前記半導体基板にマイクロ波トランジスタの電極を作るトランジスタ電極作成用工程と、
前記半導体基板にマイクロマシンスイッチの固定電極を作る固定電極作成用工程と、
前記半導体基板に前記マイクロ波トランジスタの電極及び前記マイクロマシンスイッチの固定電極を覆うように絶縁膜を形成する絶縁膜形成用工程と、
前記半導体基板に前記マイクロ波トランジスタを配線するための伝送線路及び前記マイクロマシンスイッチの可動電極を同時に形成する可動電極作成用工程とを備えて成るモノリシックマイクロ波集積回路の製造方法。 - 半導体基板にマイクロ波トランジスタの半導体素子部分を作る素子作成用工程と、
前記半導体基板にマイクロマシンスイッチの固定電極を作る固定電極作成用工程と、
前記半導体基板に前記マイクロ波トランジスタの電極を作るトランジスタ電極作成用工程と、
前記半導体基板に前記マイクロ波トランジスタの電極及び前記マイクロマシンスイッチの固定電極を覆うように絶縁膜を形成する絶縁膜形成用工程と、
前記半導体基板に前記マイクロ波トランジスタを配線するための伝送線路及び前記マイクロマシンスイッチの可動電極を同時に形成する可動電極作成用工程とを備えて成るモノリシックマイクロ波集積回路の製造方法。 - 前記可動電極作成用工程は、
前記絶縁膜のうちの前記マイクロ波トランジスタの所定の電極上の部位にコンタクトホールを形成する工程と、
非電解メッキ部と前記マイクロマシンスイッチの可動電極部分にレジストが残る下層レジストパターンを形成する工程と、
電解メッキ用のバイアス電極を形成する工程と、
伝送線路及び前記マイクロマシンスイッチの可動電極を形成する部分に開口部を有する上層レジストパターンを形成する工程と、
前記上層レジストパターンの開口部に電解メッキにより前記伝送線路及び前記マイクロマシンスイッチの可動電極を形成する工程と、
前記上層レジストを除去する工程と、
露出するバイアス電極を除去する工程と、
前記下層レジストを除去する工程とを有することを特徴とする請求項１ないし３のいずれかに記載のモノリシックマイクロ波集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25520198A JP3975574B2 (ja) | 1998-09-09 | 1998-09-09 | モノリシックマイクロ波集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25520198A JP3975574B2 (ja) | 1998-09-09 | 1998-09-09 | モノリシックマイクロ波集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000090801A JP2000090801A (ja) | 2000-03-31 |
| JP3975574B2 true JP3975574B2 (ja) | 2007-09-12 |
Family
ID=17275435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25520198A Expired - Fee Related JP3975574B2 (ja) | 1998-09-09 | 1998-09-09 | モノリシックマイクロ波集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3975574B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393768B1 (ko) * | 2000-12-20 | 2003-08-02 | 엘지전자 주식회사 | 고주파 스위치 및 그 제조방법 |
| JP2005118944A (ja) * | 2003-10-17 | 2005-05-12 | Sony Corp | マイクロマシン |
| CN1317728C (zh) * | 2004-01-16 | 2007-05-23 | 清华大学 | 一种用牺牲层材料做支撑梁的微机械开关及制作工艺 |
| KR100599115B1 (ko) | 2004-07-20 | 2006-07-12 | 삼성전자주식회사 | 진동형 멤스 스위치 및 그 제조방법 |
| JP2007021713A (ja) * | 2005-06-17 | 2007-02-01 | Semiconductor Energy Lab Co Ltd | 半導体装置、およびその作製方法 |
| JP2007000961A (ja) * | 2005-06-23 | 2007-01-11 | Sony Corp | 半導体複合装置およびその製造方法 |
| TWI401803B (zh) | 2005-06-30 | 2013-07-11 | Semiconductor Energy Lab | 微結構、微機械、有機電晶體、電氣設備、及其製造方法 |
| JP4587320B2 (ja) * | 2005-06-30 | 2010-11-24 | 株式会社半導体エネルギー研究所 | 微小構造体、マイクロマシン、およびこれらの作製方法 |
| JP2009509786A (ja) * | 2005-09-30 | 2009-03-12 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | Ｍｅｍｓ装置及びｍｅｍｓ装置における相互接続 |
-
1998
- 1998-09-09 JP JP25520198A patent/JP3975574B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000090801A (ja) | 2000-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6331257B1 (en) | Fabrication of broadband surface-micromachined micro-electro-mechanical switches for microwave and millimeter-wave applications | |
| JP4143068B2 (ja) | 選択的エッチングした自己整列二重リセス高電子移動度トランジスターの製造方法 | |
| JPH02278820A (ja) | エアブリッジ金属相互接続の製造方法 | |
| JP3975574B2 (ja) | モノリシックマイクロ波集積回路の製造方法 | |
| JPH11162996A (ja) | 半導体装置及びその製造方法 | |
| KR100349953B1 (ko) | 밀리미터파 대역에서 안정적으로 동작 가능한 전계 효과 트랜지스터 및 그 제조 방법 | |
| EP0614230A2 (en) | Semiconductor device with recessed gate and production method thereof | |
| JP3285132B2 (ja) | 半導体装置の製造方法 | |
| CN116313799A (zh) | 具有连接源极的场板的晶体管 | |
| US6784036B2 (en) | Method for making semiconductor device | |
| JPH118256A (ja) | 電界効果トランジスタの製造方法 | |
| US5449932A (en) | Field effect transistor having gate and source regions in recesses | |
| JPH0394451A (ja) | 半導体装置の配線構造 | |
| JPH06132320A (ja) | 半導体集積回路 | |
| JP2007073366A (ja) | モノリシックマイクロ波集積回路および製造方法 | |
| KR100320177B1 (ko) | 반도체소자의 다층배선 접속방법 및 이를 이용한 스트라이프 채널 고전자 이동 트랜지스터의 제조방법 | |
| JP3682920B2 (ja) | 半導体装置の製造方法 | |
| JP3036451B2 (ja) | 半導体装置の製造方法 | |
| JP2000243758A (ja) | 半導体装置及びその製造方法 | |
| KR100272577B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP3353773B2 (ja) | 半導体装置の製造方法 | |
| JPH02285643A (ja) | 半導体装置の製造方法 | |
| JPH08115923A (ja) | 電界効果トランジスタの製造方法 | |
| CN116313793A (zh) | 具有连接源极的场板的晶体管 | |
| JP3411719B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20041022 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061206 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070320 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20070501 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070529 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070611 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110629 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120629 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |