TWI401803B - 微結構、微機械、有機電晶體、電氣設備、及其製造方法 - Google Patents

微結構、微機械、有機電晶體、電氣設備、及其製造方法 Download PDF

Info

Publication number
TWI401803B
TWI401803B TW095122074A TW95122074A TWI401803B TW I401803 B TWI401803 B TW I401803B TW 095122074 A TW095122074 A TW 095122074A TW 95122074 A TW95122074 A TW 95122074A TW I401803 B TWI401803 B TW I401803B
Authority
TW
Taiwan
Prior art keywords
layer
organic transistor
pair
forming
frame
Prior art date
Application number
TW095122074A
Other languages
English (en)
Other versions
TW200717816A (en
Inventor
Mayumi Yamaguchi
Konami Izumi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200717816A publication Critical patent/TW200717816A/zh
Application granted granted Critical
Publication of TWI401803B publication Critical patent/TWI401803B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Micromachines (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

微結構、微機械、有機電晶體、電氣設備、及其製造方法
本發明關於微結構、具有該微結構的微機械、具有該微結構的有機電晶體、具有該有機電晶體的電氣設備。此外，本發明關於其製造方法。
近年來，人們正在積極研究稱為MEMS的微機械系統。MEMS是微型機電系統的縮寫名字，它有時被稱為微機械。微機械一般對應於集成了“具有三維結構的可動微結構”和“具有半導體元件的電路”的微裝置。與半導體元件不同的是，前述的微結構具有三維結構和可動部分。
此外，建議了一種在基底上同時形成在半導體基底上形成的每種類型的裝置(它是一種微機械裝置)的技術(例如，參見專利文獻1)。
〔專利文獻1〕日本專利申請公開號2002－355798在這種微機械中，建議了一種使用薄膜的結構(例如，參見專利文獻2)。
〔專利文獻2〕日本專利申請公開號2004－1201如專利文獻1所示，一般使用半導體基底比如矽晶片形成微機械。
在專利文獻1中，公開了其中微型泵及其驅動器電路安裝在一個基底上的實施例。然而，沒有公開其中微型泵和驅動器電路在一個步驟中形成在一個基底上的實施例。此外，在專利文獻1中，公開了一種這樣的結構：在一個基底上整體地形成微型混合器等和被用作取樣或其泵的隔膜泵。還公開了每種類型的裝置可以同時容易地形成在一個基底上，因為該結構可以在一個步驟中形成。然而，在專利文獻1中，用於控制器件比如微型混合器的半導體元件不是在一個步驟中形成在一個基底上。
在專利文獻2中，提出了結晶的薄膜型微機械的結構。然而，沒有對控制微機械的半導體裝置進行描述，當然，也沒有描述其中整體地形成半導體裝置的裝置。
考慮到前述問題，本發明提供了具有框架形狀的新穎結構的微結構。此外，根據本發明，這種微結構和控制微結構的半導體元件在一個步驟中集成在絕緣表面上。
此外，本發明的具有框架形狀的微結構具有高的透光率。藉由應用這種微結構作為顯示部分的開關元件，可以提供具有高孔徑比的顯示部分。
下文具體地描述本發明的結構。
本發明的一實施例是微結構，該微結構包括形成在絕緣表面上的第一層和第二層，其中第一層是一對壁，第二層是與壁交叉的橋。
本發明的另一實施例是微結構，該微結構包括形成在絕緣表面上的第一層和第二層，其中第一層具有框架形狀，第二層被形成為與該框架交叉，間隙(即空間)形成在第二層之下的框架裏面。
本發明的另一實施例是微結構，該微結構包括形成在絕緣表面上的第一層和第二層，其中第一層具有框架形狀，第二層被形成為從一側到與該側相對的另一側與該框架交叉，間隙形成在第二層之下的框架裏面，第二層的下表面與框架的側表面接觸。
本發明的另一實施例是微機械，該微機械包括多個微結構，該微結構包括形成在絕緣表面上的第一層和第二層，其中第一層是一對壁，第二層是與該壁交叉的橋。
本發明的另一實施例是微機械，該微機械包括多個微結構，該微結構包括形成在絕緣表面上的第一層和第二層，其中第一層具有框架形狀，第二層被形成為與該框架交叉，間隙形成在第二層之下的框架裏面。
本發明的另一實施例是微機械，該微機械包括多個微結構，微結構包括形成在絕緣表面上的第一層和第二層，其中第一層具有框架形狀，第二層被形成為從一側到與該側相對的另一側與該框架交叉，間隙形成在第二層之下的框架裏面，第二層的下表面與框架的側表面接觸。
本發明的另一實施例是微機械，該微機械包括多個微結構，微結構包括形成絕緣表面上的導電層、第一層和第二層；其中第一層和第二層提供在導電層上，第一層具有框架形狀，第二層被形成為與該框架交叉，間隙形成在第二層之下的框架裏面。
本發明的一實施例是有機電晶體，該有機電晶體包括形成在絕緣表面上的第一層和第二層，其中第一層是一對壁，第二層是與該對壁交叉的橋，有機半導體層形成在框架的裏面和橋的下面。
本發明的另一實施例是有機電晶體，該有機電晶體包括形成在絕緣表面上的第一層和第二層和形成在第一層的下面的導電層；其中第一層具有框架形狀，第二層被形成為與該框架交叉，間隙形成在第二層之下的框架裏面，有機半導體層形成在該間隙中。
本發明的另一實施例是有機電晶體，該有機電晶體包括形成在絕緣表面上的第一層和第二層和形成在第一層的下面的導電層；其中第一層具有框架形狀，第二層被形成為與該框架交叉，間隙形成在第二層之下的框架裏面，有機半導體層形成在該間隙中，第二層由導電材料形成。
本發明的另一實施例是有機電晶體，該有機電晶體包括形成在絕緣表面上的導電層和形成在導電層上的第一層和第二層，其中第一層具有框架形狀，第二層被形成為與該框架交叉，間隙形成在第二層之下的框架裏面，有機半導體層形成在該間隙中，第二層由導電材料形成。
本發明的一實施例是電氣設備，該電氣設備在顯示部分中包括有機電晶體，其中有機電晶體包括形成在絕緣表面上的第一層和第二層，其中第一層是一對壁，第二層是與該對壁交叉的橋，有機半導體層形成在該對壁的裏面和橋的下面。
本發明的一實施例是電氣設備，該電氣設備在顯示部分中包括有機電晶體，其中有機電晶體包括形成在絕緣表面上的第一層和第二層，其中第一層具有框架形狀，第二層被形成為與該框架交叉，間隙形成在第二層之下的框架裏面，有機半導體層形成在該間隙中。
本發明的一實施例是電氣設備，該電氣設備在顯示部分中包括有機電晶體，其中有機電晶體包括形成在絕緣表面上的第一層和第二層和形成在第一層下面的導電層；其中第一層具有框架形狀，第二層被形成為與該框架交叉，間隙形成在第二層之下的框架裏面，有機半導體層形成在該間隙中，第二層由導電材料形成。
本發明的一實施例是電氣設備，該電氣設備在顯示部分中包括有機電晶體，其中有機電晶體包括形成在絕緣表面上的導電層和形成在導電層上的第一層和第二層；其中第一層具有框架形狀，第二層被形成為與該框架交叉，間隙形成在第二層之下的框架裏面，有機半導體層形成在該間隙中，第二層由導電材料形成。
此外，本發明包括微結構、微機械、有機電晶體和電氣設備的製造方法。
根據本發明，在一個步驟中在一表面上可以集成微結構和用於控制該微結構的半導體元件，由此提供了製造成本低的微機械。
此外，可以實現在其上安裝微機械的感測器件等的微型化，因為不要求在微結構和用於控制該微結構的半導體元件之間的連接區。
此外，藉由在一表面上集成微結構和用於控制該微結構的半導體元件，可以排列微結構，由此可以提供大規模的集成裝置。
在下文中，參考附圖描述本發明的實施例模式。本發明可以以多種不同的模式實施，習於本領域者容易理解在不脫離本發明的目的和範圍的前提下在此所公開的模式和細節可以以不同的方式進行修改。因此，本發明不應該被解釋為限於下文給出的實施例模式的描述。注意，在附圖中，相同的代號可用於相同的部分或者具有相同功能的部分，並且省去了對這些部分的重復描述。
〔實施例模式1〕
在本實施例模式中，描述微結構的結構。
如圖1所示，本發明的微結構具有在絕緣表面101上的具有框架形狀的第一層102。換句話說，由第一層102形成的框架是兩對壁。注意，在第二層103之下需要提供間隙105；因此，支撑第二層103的框架可以具有至少兩個側。即，形成了至少一對壁。
間隙(即空間)提供在由第一層102形成的框架裏面。換句話說，間隙被提供為被框架所包圍。絕緣表面是玻璃基底、石英基底、塑膠基底等的表面。藉由在塑膠基底上形成微結構，可以形成具有高可撓性和薄厚度的裝置。此外，可以使用藉由抛光减薄的玻璃基底。藉由抛光，可以形成薄裝置。此外，在導電基底(比如金屬等)上或者在半導體基底(比如矽)上形成的具有絕緣特性(絕緣層)的層的基底上可以形成微結構。
第一層102可以由具有矽的絕緣體形成。舉例而言，第一層102可以由具有矽的氧化物(以下稱為氧化矽)或者具有矽的氮化物(以下稱為氮化矽)形成並且具有單層結構或者疊層結構。
第二層103被形成為跨越具有框架形狀的第一層102。即，第二層103具有橋狀。換句話說，第二層103具有與跨越一對壁的橋狀。第二層103可以由具有矽的絕緣體或者導體形成並且具有單層結構或者疊層結構。作為導體，用於電極的材料是有利的並且可以由例如下列金屬等材料所形成：鈦(Ti)、鋁(Al)、鉬(Mo)和鎢(W)；或是金屬材料的化合物(比如金屬氧化物和金屬氮化物)。比如釹(Nd)和鈧(Sc)等元素較佳地添加到例如鋁等具有低熱阻的材料以便避免由於加熱而產生小丘。注意，釹較佳地用作要添加的材料，因為釹不會引起鋁的熱阻升高但鈧可能。
參考圖2A至2D描述這種微結構的製造方法。
如圖2A所示，犧牲層104形成在絕緣表面上並被圖型化成預定的形狀。注意，犧牲層是在後續的步驟中被清除的層。犧牲層的清除提供了結構層移動的間隙。犧牲層可以是導電層或者絕緣層，只要在犧牲層和另一材料之間可獲得蝕刻選擇比率以便清除犧牲層即可。
然後，如圖2B所示，第一層106由氧化矽、氮化矽等在犧牲層104上形成。氧化矽、氮化矽等可以藉由CVD法、濺射法、微滴排放法(典型地，噴墨印刷法)或者旋塗法形成。在有機材料是啟始材料時可以運用微滴排放法和旋塗法。
這時，根據犧牲層104的形狀在第一層106的表面上可以形成粗糙度。注意，在有機材料被用作啟始材料時，粗糙度難以形成，因此可以提高平坦度。
然後，如圖2C所示，蝕刻第一層以使其僅與犧牲層104的側表面接觸並具有框架形。作為蝕刻，可以應用乾蝕刻或濕蝕刻。在乾蝕刻的情况下，可以使用含CHF3 、ClF3 、NH3 、CF4 等的蝕刻氣體。在濕蝕刻的情况下，可以使用含氧化的水的蝕刻劑或者含緩衝劑的氟化氫的蝕刻劑。
如上文所描述，僅餘留在犧牲層104的側表面上的第一層會存在於犧牲層104的周圍並具有框架形。這種結構被稱為側壁結構。框架朝其頂點逐漸變細並朝其底部變得更厚，由此更加堅固。注意，在具有側壁結構的第一層102中，膜厚度或者側壁高度根據蝕刻條件以及沈積的第一層的膜厚度決定。因此，在框架裏面的整個犧牲層104不需要被蝕刻和清除。犧牲層104可以仍然保留在框架的底部部分中。即，犧牲層104被蝕刻以便形成間隙。
然後，第二層103被形成為覆蓋第一層102和犧牲層104並被圖型化成預定的形狀。在這種實施例模式中，第二層103被圖型化成在第一層102和犧牲層104上交叉的細長的矩形形狀。即，第二層103為具有選擇性地形成在第一層102和犧牲層104上的橋形。在本實施例模式中，第二層103(即橋)延伸到第一層102之外。因此，第一層102可以更加堅固。
曝露一部分犧牲層104，這是因為有選擇性地形成第二層103。其中一部分曝露的犧牲層可以藉由蝕刻被清除。即，理想的是，形成第二層103以便曝露一部分犧牲層104。
此後，如圖2D所示，清除犧牲層104。運用乾蝕刻或濕蝕刻來清除犧牲層104。選擇用於第一層102、第二層103和犧牲層104的材料並設定蝕刻條件以便有選擇性地僅僅蝕刻犧牲層104。即，在犧牲層104對特定的蝕刻劑之間具有選擇比率的材料可用作第一層102和第二層103。
藉由清除犧牲層104，形成間隙105。換句話說，間隙105提供在第一層102中以便形成框架形狀。框架可以被稱為兩對壁。注意，間隙105需要提供在第二層102的下面，因此支撑第一層102的框架可以具有至少兩個彼此相對的側面。即，形成至少一對側壁。
因此，可以形成具有框架形狀的第一層、具有與該框架交叉的橋形的第二層和在第二層之下和在框架裏面提供的間隙的微結構。在該間隙上形成的第二層可以藉由施加給第二層的電壓產生的電信號或靜電而移動。舉例而言，第二層可以上下移動(或振動)。
這種框架可用作模具，難以被處理的材料會被灌注於模具並於其中被烘烤。例如，灌注難以被蝕刻的ZnO或具有低熱阻的有機材料，由此可以提供新的裝置。
此外，可以對框架實施電鍍以形成鏡面。這種裝置可用作光學裝置。
與藉由傳統蝕刻之圖型化相比，可以精細地處理這種由第一層製成的框架。
藉由形成多個微結構，可以提供大規模集成的微機械。應用這種大規模集成的裝置，可以提供具有特定的功能的微機械。
〔實施例模式2〕
在本實施例模式中，描述使用微結構的測量元件的結構。
如圖3所示，在所述的微結構中，導體(此後被稱為下部電極，因為它用作下部電極)110形成在犧牲層之下並被圖型化成預定形狀。下部電極110可以由例如下列金屬等材料所形成：如鈦(Ti)、鋁(Al)、鉬(Mo)和鎢(W)；金屬材料的化合物(比如金屬氧化物和金屬氮化物)。例如釹(Nd)和鈧(Sc)等元素較佳地添加到例如鋁等具有低熱阻的材料以便避免由於加熱而產生小丘。注意，釹較佳地用作要添加的材料，因為釹相比鈧而言不會引起鋁的熱阻升高。
然後，犧牲層形成在下部電極110上並被構圖成如在前文實施例模式中所描述的預定的形狀。
此後，第一層形成在犧牲層上並被蝕刻成如在前文實施例模式中描述的側壁結構。
此外，第二層被形成為越過第一層和犧牲層。在本實施例模式中，導電層112被用作第二層。作為導電層112，可以使用例如鈦(Ti)、鋁(Al)、鉬(Mo)和鎢(W)等金屬；金屬材料的化合物(例如金屬氧化物和金屬氮化物)。例如釹(Nd)和鈧(Sc)等元素較佳地添加到具有例如鋁等低熱阻的材料以便避免由於加熱而產生小丘。注意，釹較佳地用作要添加的材料，因為釹不會引起鋁的熱阻升高但鈧可能。
在這種結構中，絕緣層可以形成在導電層之下。作為絕緣層，可以使用氧化矽或者氮化矽。然後，如前文實施例模式中所述對導電層112進行圖型化。這時，實施圖型化以便曝露一部分犧牲層。
此後，如前文實施例模式中所述，清除犧牲層，由此形成其中第一層102具有側壁結構並且導電層102形成在第一層102上的結構。由於清除了犧牲層，因此在第一層102中提供了間隙。即，藉由其間具有間隙的下部電極110和導電層112而形成了電容器。導電層112是可移動的。具體地，在該間隙上的導電層112可以上下地移動，因此電容器的值變化。
藉由讀取變化的值，這種微結構可用作測量元件。即，這種微結構用作測量可變電容的元件。藉由形成多個這種微結構，可以提供包括用於感測可變電容的感測器電路的感測裝置。
與使用矽晶片的微結構相比，本發明的微結構可以以低成本製造。此外，如下面的實施例模式所描述，微結構和用於控制該微結構的半導體元件可以形成在一個基底上。應用本發明的這種微結構，可以降低測量元件和感測裝置的成本。
藉由形成多個微結構可以提供大規模集成的微機械。藉由大規模集成的裝置，可以提供具有特定功能的微機械。
〔實施例模式3〕
在本實施例模式中，描述與前述的實施例模式不同的元件的結構。
在圖1的微結構中，可以使用第二層103作為保險絲並將本發明的微結構應用到保護電路中。在將過量電壓施加到第二層103中時，切割第二層103；因此，微結構可用作保護電路。在第二層103沒有被切割的情况下，如果第二層103的物理特性由於施加給第二層103的電流而變化，則藉由利用特性的變化，微結構可被用作保護電路。
在微結構被用作保護電路時，第二層103較佳地形成有導體。
〔實施例模式4〕
在本實施例模式中，描述與前述的實施例模式不同的測量元件的結構。
圖14A示出了這樣的元件，它具有在絕緣表面101上設有側壁結構的第一層102、在間隙中形成的針狀物(或突起)150、具有疊層(下部層103a和上部層103b)的第二層103。第二層的下部層103a和上部層103b使用彼此導熱性不同的材料彼此層疊。
在一定環境溫度下，針狀物(或突起)150的點與第二層的下部層103a接觸。
在另一環境溫度下，如附圖14B所示，針狀物(或突起)150的點與第二層的下部層103a不接觸。這是因為，由於在第二層的下部層103a和上部層103b之間的導熱性的不同而在第二層中產生了翹曲。此外，在第二層下提供的間隙能够在第二層中產生翹曲。
藉由利用這種特性可以將測量元件用作開關元件。
〔實施例模式5〕
在本實施例模式中，描述具有前述的測量元件和用於控制該測量元件的半導體元件的半導體裝置的製程。在本實施例模式中，使用薄膜電晶體(TFT)作為半導體器件。
如圖4A所示，下部電極110形成在絕緣表面101上。作為下部電極110的製造方法、材料等，可以參考前文的實施例模式。在本實施例模式中，下部電極110形成在其中形成了微結構的第一區域中和其中形成了半導體元件的第二區域中。在第一和第二區域中，處理下部電極110，即將其圖型成預定的形狀以便用作測量元件的下部電極和半導體元件的下部電極。藉由形成半導體元件的下部電極，可以抑制根據半導體元件的微型化所造成的電流洩漏。
然後，在下部電極110上形成基膜114。基膜114可以由絕緣層的單層或疊層結構形成，例如形成有含矽的氧化物或含矽的氮化物的層，舉例而言，可以使用氧化矽層、氮化矽層、氮氧化矽層等。作為疊層結構，可以使用這樣的結構：其中順序地形成使用例如SiH4 ,NH3 ,N2 O和H2 等反應性氣體形成的氮氧化矽層和使用例如SiH4 和N2 O等反應性氣體形成的氮氧化矽層。基膜114可以阻止絕緣表面101等被污染。此外，疊層結構比較有利，因為有效防止污染的層和與下部電極110和其後形成的半導體層具有高黏性的層也可以被層疊。
然後，半導體層113僅形成在第二區域中並被圖型化成預定的形狀。半導體層可以由具有矽的材料形成。具有矽的材料包括由矽形成的材料和含0.01至4.5原子%鍺的矽鍺材料。作為半導體層113，可以使用具有結晶狀態或者非晶狀態的半導體層。在本實施例模式中，使用藉由施加使用金屬的熱處理至非晶矽結晶層而晶化的多晶矽層。加熱爐、雷射照射或從燈而不是雷射產生的光照射(下文稱為燈退火)或這些方法的組合都可用於熱處理。
在藉由雷射照射形成多晶矽的情况下，可以使用連續波雷射光束(CW雷射光束)或脈衝波雷射光束(脈衝雷射光束)。作為雷射光束，可以使用從如下的雷射器中選擇的一種或多種雷射器中振盪產生的雷射光束：自Ar雷射器、Kr雷射器、準分子雷射器、YAG雷射器、Y2 O3 雷射器、YVO4 雷射器、YLF雷射器、YAlO3 雷射器、玻璃雷射器、紅寶石雷射器、翠綠寶石雷射器、Ti：藍寶石雷射器、銅蒸汽雷射器和金蒸汽雷射器。藉由發射除了前述的雷射光束的基波之外的基波的第二至第四次諧波的雷射光束，可以獲得具有大顆粒直徑的晶體。例如，可使用Nd：YVO4 雷射器(基波，1064nm)的第二次諧波(532nm)或第三次諧波(355nm)。雷射要求大約從0.01至100 MW/cm2 (較佳地大約從0.1至10 MW/cm2 )的能量密度。雷射以大約從10至2000 cm/sec的掃描速率發射。
注意，可以發射連續波基波雷射光束和連續波更高的諧波雷射光束。可替換地，可以發射連續波基波雷射光束和脈衝波更高的諧波雷射光束。藉由發射多個雷射光束，彼此供應能量。
也可以使用作為脈衝波雷射光束的雷射光束，在由於雷射熔化和半導體層的固化之間的期間中，該雷射光束以能够發射下一脈衝的雷射的振動頻率振動雷射。藉由以這種頻率振動雷射光束，可以獲得在掃描方向上連續地生長的晶粒。雷射光束的特定的振動頻率是10 MHz或者更高，它意味著與一般使用的幾十到幾百Hz的頻帶相比使用顯著地較高的頻帶。
在使用加熱爐作為另一熱處理的情况下，在400至550℃下加熱非晶半導體層2至20小時。這時，較佳地在多個步驟中將溫度設定在400至550℃的範圍中以便逐漸增加。藉由在大約400℃下的初始化低溫加熱處理，釋放出在非晶半導體層中的氫等。因此，降低了由於結晶引起的膜的粗糙度。此外，促進結晶的金屬元素例如鎳(Ni)較佳地形成在非晶半導體層上，因為可以降低加熱溫度。作為金屬元素，可以使用鐵(Fe)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、鉑(Pt)、銅(Cu)、金(Au)、鈷(Co)等。
除了加熱爐之外，可以執行如上文描述的雷射照射以形成多晶矽。
藉由使用金屬元素執行熱處理，以這種方式形成的多晶矽與單晶矽具有幾乎相同的晶體結構。這種結構比藉由不使用金屬元素進行熱處理形成的多晶矽更加堅固並且具有更高的遷移率。這是因為，晶粒連續地形成的多晶矽可以藉由使用金屬元素的熱處理形成。在晶粒連續地形成的多晶矽中，在晶粒邊界上的共價鍵不斷裂，與藉由不使用金屬元素進行熱處理形成的多晶矽不同。因此，與不使用金屬元素形成的熱處理相比，本發明中由在晶粒邊界中的缺陷引起的應力集中不會發生，這種應力集中導致較大的斷裂應力。此外，由於連續的晶粒邊界引起電子遷移率較高，因此連續地形成晶粒的多晶矽適合用作控制微結構的材料。
注意，用於結晶的金屬元素成為污染源，因此在結晶之後需要清除它。在這種情况下，在使用金屬元素進行熱處理之後，藉由在矽層上形成並加熱用作吸氣接收器(gettering sink)的層，可以清除或减少金屬元素。這是因為藉由熱處理將金屬元素移動到吸氣接收器中。吸氣接收器可以由多晶矽半導體層或非晶半導體層形成。例如，其中添加了不活躍的元素比如氬的多晶矽半導體層可以被形成為吸氣接收器。藉由添加不活躍的元素，多晶矽半導體層具有一種變形，藉由這種變形可以有效地捕獲金屬元素。此外，藉由形成添加了元素比如磷的半導體層，可以捕獲金屬元素。
如圖4B所示，絕緣層115形成在第一區域和第二區域中以便覆蓋半導體層113。絕緣層115在第二區域中用作閘極絕緣層。此外，可以清除在第一區域中的絕緣層115。此外，與基膜114一樣，絕緣層115可以由氧化矽和氮化矽形成，並具有單層結構或疊層結構。
然後，在第一區和第二區中，導電層形成在絕緣層115上。導電層在第一區中用作犧牲層104a並在第二區中用作閘極電極104b。作為這種導電層，可以使用如下的材料作為主要成分：從Ta、W、Ti、Mo、Al和Cu中選擇的元素；含以上元素的合金材料或化合物材料。元素比如釹(Nd)和鈧(Sc)較佳地添加到具有低熱阻的材料比如鋁(Al)中以便避免由加熱引起的小丘。注意，作為要添加的材料，釹比較有利，因為鋁的熱阻不會由於釹而增加，而鈧會使其增加。此外，在導電層用作犧牲層104a和閘極電極104b時，可以使用以雜質元素比如磷摻雜的多晶膜為代表的半導體層，或使用AgPdCu合金。這導電層可以具有單層或疊層結構。
如圖4C所示，使用閘極電極104b以自對準方式將雜質元素添加到半導體層中。在形成n－型半導體元件的情况下，添加磷(P)或砷(As)以形成雜質區117和通道形成區119在形成p－型半導體元件的情况下，添加硼等以形成雜質區120和通道形成區121。注意，雜質區被稱為源極區或汲極區，這取決於電流的流向。
這時，在第一區中有選擇性地形成掩罩116以便防止加入雜質元素。掩罩可以由有機材料或無機材料形成。
然後，如圖4D所示，清除掩罩116並形成絕緣層122以便覆蓋犧牲層104a、閘極電極104b等。絕緣層122被蝕刻為具有側壁結構的第一層102。作為其材料等，可以參考前述的實施例模式。即，無機材料和有機材料可用於絕緣層122。
如附圖4E所示，蝕刻絕緣層122以使其具有側壁結構。在第一區中，在犧牲層104a周圍將具有側壁結構的第一層102a形成為框架形狀。在第二區中，在閘極電極104b周圍形成側壁102b。
這時，雜質元素可以進一步添加到半導體層113中。藉由使用側壁102b添加雜質元素可以形成輕摻雜的汲極區。藉由提供輕摻雜的汲極區，可以防止在半導體元件的閘極長度縮短時引起的短通道效應或熱電子劣化。這種結構被稱為LDD(輕度摻雜汲極)結構。在輕度摻雜的汲極區與閘極電極重疊時，這種結構被稱為GOLD(閘極重疊的汲極)結構。在p－通道薄膜電晶體中，幾乎不產生由熱載子引起的劣化或短通道效應，因此可以形成不具有輕度摻雜的汲極區的單汲極結構。因此，如圖4E所示，輕度摻雜的汲極區123形成在n－型半導體元件中。這時，在第一區和p－型半導體層上提供掩罩以便不以雜質元素摻雜。
然後，如圖5A所示，絕緣層125形成在第二區中。絕緣層125用作中間絕緣層。使用與絕緣層122相同的材料和製造方法可以形成絕緣層125。在需要提高其平面性時，較佳地將有機材料用於絕緣層125。用作中間絕緣層的絕緣層125可以具有單層結構和疊層結構。例如在使用疊層結構時，可以將由無機材料形成的絕緣層形作為下層並將由有機材料形成的絕緣層形作為上層。結果，可以降低雜質污染並確保平坦度。
如圖5B所示，在第一區和第二區中，具有導電層的第二層103被形成並圖型化成預定的形狀。在第一區中第二層103用作導電層103a，在第二區中第二層103用作連接到雜質區的電極103b。連接到源極區的電極稱為源極電極，同時連接到汲極區的電極稱為汲極電極。此外，如前文實施例模式所示，導電層103a被圖型化成在第一層102a和犧牲層104a上交叉的細長的矩形。
如圖5C所示，在第一區中，清除犧牲層104a。可以清除犧牲層104a而不形成開口，因為藉由導電層103a的圖型化曝露了一部分犧牲層104a。如果在導電層103a的圖型化中沒有曝露犧牲層104a，則在預定的部分中形成開口。然後，藉由如前文所述的實施例模式般蝕刻並清除犧牲層104a，可以形成間隙105。藉由其間具有間隙105的下部電極110和導電層103形成電容以用作測量元件。此外，使用在相同基底上形成的半導體元件控制測量元件。
因此，測量元件和用於控制測量元件的半導體元件在一個步驟中可以形成在一個表面上。此外，藉由集成測量元件和半導體元件，可以降低製造成本。此外，與其中分離地形成電路然後電連接到微結構的傳統結構相比，可以提高產率。此外，由於不要求在測量元件和用於控制測量元件的半導體元件之間的連接區，因此可以實現半導體裝置的微型化。
在本實施例模式中，描述了測量元件和用於控制測量元件的半導體裝置的製造過程。這個實施例模式與在實施例模式1至4中所示的測量元件的前述實施例中的任何一個可以自由組合。
〔實施例模式6〕
在本實施例模式中，描述具有與前述實施例模式的結構不同的結構的測量元件和用於控制該測量元件的半導體元件。
如圖6所示，下部電極110有選擇性地形成在第一區中。即，在第二區中，不形成下部電極。半導體元件不必具有下部電極。
除了前述半導體元件的前述結構之外，可以使用其中在半導體層之下提供閘極電極的底閘極結構以及在該半導體層上提供閘極電極的頂閘極結構。在使用底閘極結構時，在第一區中的下部電極和在第二區中的下部閘極電極可以在一個步驟中形成。對於隨後的步驟，可以參考前述的實施例模式。
因此，本發明並不限於前述的半導體元件的結構，只要測量元件和半導體元件可以集成在一個表面上即可。
此外，在絕緣表面上形成的半導體元件和測量元件可以轉移到另一基底上。例如，使用玻璃基底形成的半導體元件和測量元件可以轉移到塑膠基底上。在這種情况下，在脫落層上形成測量元件和半導體元件，物理或化學地清除脫落層以使玻璃基底脫離，並將測量元件和半導體元件固定在塑膠基底上。結果，可以形成非常輕且薄的裝置。
在本實施例模式中，描述了測量元件和用於控制測量元件的半導體元件的製造過程。這個實施例模式可以與在實施例模式1至4中所示的測量元件的前述實施例中的任何一個自由地組合。
〔實施例模式7〕
在本實施例模式中，描述使用前述的微結構的有機電晶體的結構。在本實施例模式中，描述其中間極電極形成在半導體層下面的底閘極型和其中源極電極和汲極電極提供在半導體層上的頂接觸型的有機電晶體。
圖7所示為底閘極型有機電晶體的剖視圖。圖8A所示為有機電晶體的頂視圖，圖8B所示為沿著綫O－P的剖視圖，圖8C所示為沿著綫Q－R的剖視圖。有機電晶體具有在絕緣表面上的用作閘極電極的下部電極210、形成在下部電極210上的具有框架形狀和側壁結構的第一層202、形成在第一層202的裏面的有機半導體層215和用作源極電極和汲極電極的第三層213，該第三層與下部電極210重疊並形成在有機半導體層215上。在下部電極上方分割第二層213以用作源極電極和汲極電極。藉由清除犧牲層形成間隙以使第一層202具有框架形狀。可以形成加强件以便在形成間隙之後和形成有機半導體層215之前仍然保持第二層213的狀態。可以在第二層213之下或之上形成加强件並較佳地形成為包含氧化矽、氮化矽等；這是因為氧化矽和氮化矽比導電材料更加堅固。
使用有機分子晶體或有機高分子量化合物可以形成有機半導體層215。作為有機分子晶體的具體實施例，可以給出多環芳香烴化合物、共軛雙鍵化合物、酞菁染料、電荷轉移型絡合物等。例如，蒽、並四苯、並五苯、六噻吩(6T)、四氰基對苯醌二甲烷(TCNQ)、二萘嵌苯四羧基雙酐(PTCDA)、萘四羧基雙酐(NTCDA)等都可以使用。作為有機高分子量化合物的具體實例，可以給出π－共扼的高分子量材料、碳納米管、聚乙烯吡啶、酞菁染料金屬錯合物等。具體地，聚乙炔、聚苯胺、聚吡咯、聚乙烯、聚噻吩衍生物、聚(3烷基噻吩)、聚對苯撑衍生物或聚對苯撑1,2亞乙烯基衍生物都可以使用，這些物質中每種物質都是π－共扼的高分子量材料，它的基幹形成有共扼的雙鍵。這些有機半導體材料包括具有n－型或p－型極性中的一種。
這種有機半導體膜可以藉由如下方法形成：真空蒸汽法、旋塗法、噴射法、微滴排放法(典型地，噴墨法)、溶膠凝膠法、網目法、鑄造法或牽引法。在使用乾沈積法比如真空蒸汽法或者氣相沈積法的情况下，較佳地實施處理以使僅僅有機半導體層具有疏水特性。另一方面，在使用濕沈積法比如旋塗法、噴射法、微滴排放法(典型地，噴墨法)、溶膠凝膠法、網目法、鑄造法或牽引法的情况下，較佳地實施處理以使除了形成有機半導體層的區域之外的區域具有疏水特性。因此，有機半導體層215僅僅形成在具有框架形狀的第－層202的裏面。
藉由濕沈積法形成的有機半導體層215以預定的溫度和時間乾燥。藉由利用在乾燥有機半導體層215時的毛細管現象，有機半導體層215可以與用作源極電極和汲極電極的第二層212相接觸。即，在乾燥有機半導體層215之前，有機半導體層215不必與用作源極電極和汲極電極的第二層212相接觸。
以這種方式形成的有機半導體層215不要求用於結晶的熱處理。因此，甚至可以以例如塑膠基底等具有低熱阻的基底形成有機電晶體。
有機半導體層215形成在具有框架形狀的第一層202的裏面並不必圖型化。第一層202可用作其中灌注並烘焙難以被圖型化處理的材料(比如難以被蝕刻的ZnO，或者具有較低熱阻的有機材料)的模具；因此，本發明是有利的。
注意，雖然已經描述了使用頂接觸型的有機電晶體的情况，但是可以使用其中源極電極和汲極電極提供在半導體層之下的底接觸型的有機電晶體。在這種情况下，形成用作閘極電極的下部電極210並形成用作閘極絕緣層的絕緣層以便覆蓋下部電極210。然後，形成用作源極電極和汲極電極的電極，並在其上形成犧牲層和具有側壁結構且為框架形狀的第一層202。然後，在清除了犧牲層之後，在框架的裏面形成有機半導體層。因此，可以將具有根據本發明的框架形狀的第一層應用到底接觸型的有機電晶體中。
在本實施例模式中，描述了半導體元件的實施例。這個實施例模式可以與在實施例模式1至4中所示的測量元件的前述實施例中的任何一個自由組合。此外，參考在前述的實施例模式5和6中的製造過程，可以將半導體元件和測量元件都形成在一個基底上。
〔實施例模式8〕
在本實施例模式中，與前述的實施例模式不一樣，描述頂閘極型有機電晶體的結構。
圖9所示為頂閘極型有機電晶體的剖視圖。圖10A所示為有機電晶體的頂視圖，圖10B所示為沿著綫O－P的剖視圖，圖10C所示為沿著綫Q－R的剖視圖。有機電晶體具有用作源極電極和汲極電極的下部電極310、具有框架形狀和側壁結構的第一層302、形成在第一層302的裏面的有機半導體層315、用作形成在有機半導體層315上並與下部電極310重疊的閘極絕緣層的絕緣層312和在絕緣層312上用作閘極電極的第二層313。用作源極電極和汲極電極的下部電極310在有機半導體層315下被分開。藉由清除犧牲層形成間隙以使第一層302為框架形。可以形成加强件以便在形成間隙之後和在形成有機半導體層315之前保持第二層313的狀態。加强件可以形成在第二層313之下或之上，並且較佳地被形成為包含氧化矽、氮化矽等；這是因為氧化矽和氮化矽比導電材料更堅固。
作為有機半導體層315的材料和製造方法，可以參考前文的實施例模式。
藉由濕沈積法形成的有機半導體層315，以預定的溫度和時間乾燥。藉由利用在乾燥有機半導體層315時的毛細管現象，有機半導體層315可以與用作閘極電極的第二層313相接觸。即，在乾燥有機半導體層315之前，有機半導體層315不必與用作閘極電極的第二層313相接觸。
以這種方式形成的有機半導體層315不要求用於結晶的熱處理。因此，甚至可以以具有例如塑膠基底等低熱阻的基底形成有機電晶體。
有機半導體層315形成在具有框架形狀的第一層302的裏面並不必圖型化。第一層315可用作其中灌注並烘焙難以被圖型化處理的材料(比如難以被蝕刻的ZnO，或者具有較低熱阻的有機材料)的模具；因此，本發明是有利的。
在本實施例模式中，描述了半導體元件的實施例。這個實施例模式可以與在實施例模式1至4中所示的測量元件的前述實施例中的任何一個自由組合。此外，參考在前述的實施例模式5和6中的製造過程可以將半導體元件和測量元件都形成在一個基底上。
〔實施例模式9〕
在本實施例模式中，描述使用在前述實施例模式中所示的有機電晶體的電器。
如圖11A至11D所示，可以使用前述的有機電晶體作為在電器(比如可撓電子紙、行動電話和電視接收器)上安裝的顯示部分的開關元件。此外，前述的有機電晶體可以安裝在具有管理個人資訊的功能的卡比如ID卡上。
圖11A所示為本發明應用其中的電子紙。該電子紙具有主體710、顯示部分711、接收器712、驅動器電路713、膜狀電池714等。
在顯示部分711中，本發明的有機電晶體作為開關元件。顯示方法可以是液晶顯示法、具有自發光元件的EL顯示法或微膠囊電泳法。顯示部分711的每個圖元具有有機電晶體，該有機電晶體具有在前述的實施例模式中所示的框架形狀的第一層。因此，藉由在具有框架形狀的第一層裏面提供間隙，增加了透光率。藉由給顯示部分提供這種具有高透光率的開關元件，可以提供具有高孔徑比的電子紙。此外，用於驅動接收器712和開關元件的驅動器電路713和有機電晶體形成或安裝在一個基底上。本發明的有機電晶體可以形成在可撓基底比如塑膠基底上，以致非常有效的是將有機電晶體應用到電子紙中。因此，藉由使用本發明的有機電晶體可以製造具有高孔徑比的電子紙。
圖11B所示為應用本發明的卡。該卡具有支撑體720、顯示部分721、組合在支撑體720中的積體電路晶片722等。注意，用於驅動在顯示部分721中形成的元件的積體電路723和724也併入在支撑體720中。
在顯示部分721中，本發明的有機電晶體作為開關元件。顯示方法可以是液晶顯示法或者具有自發光元件的EL顯示法。顯示部分721的每個圖元具有有機電晶體，該有機電晶體具有在前述的實施例模式中所示的框架形狀的第一層。因此，藉由在具有框架形狀的第一層裏面提供間隙，增加了透光率。藉由給顯示部分提供這種具有高透光率的開關元件，可以提供具有高孔徑比的卡。此外，用於驅動顯示部分721的積體電路723和724和有機電晶體形成或安裝在一個基底上。本發明的有機電晶體可以形成在可撓基底比如塑膠基底上，以致非常有效的是將有機電晶體應用到卡的顯示部分中。因此，藉由使用本發明的有機電晶體可以製造具有高孔徑比的卡。輸入到積體電路晶片722並從其中輸出的資訊可以顯示在顯示部分721上，因此用戶可以看見輸入和輸出的資訊。
圖11C所示為本發明應用其中的電視接收器。該電視接收器具有顯示部分730、殼體731、揚聲器732等。
在顯示部分730中，本發明的有機電晶體作為開關元件提供。顯示方法可以是液晶顯示法或具有自發光元件的EL顯示法。顯示部分730的每個圖元具有有機電晶體，該有機電晶體具有在前述的實施例模式中所示的框架形狀的第一層。因此，藉由在具有框架形狀的第一層裏面提供間隙，增加了透光率。藉由給顯示部分提供這種具有高透光率的開關元件，可以提供具有高孔徑比的電視接收器。此外，用於驅動顯示部分730的積體電路和有機電晶體形成或安裝在一個基底上。本發明的有機電晶體可以形成在可撓基底比如塑膠基底上，以致非常有效的是將有機電晶體應用到卡中。因此，藉由使用本發明的有機電晶體可以製造具有高孔徑比的電視接收器。
圖11D所示為行動電話。該行動電話具有包括顯示部分741、聲頻輸出部分743、聲頻輸入部分744、操作開關745和746、天綫747等的主體740。
在顯示部分741中，本發明的有機電晶體作為開關元件提供。顯示方法可以是液晶顯示法或具有自發光元件的EL顯示法。顯示部分741的每個圖元具有有機電晶體，該有機電晶體具有在前述的實施例模式中所示的框架形狀的第一層。因此，藉由在具有框架形狀的第一層裏面提供間隙，增加了透光率。藉由給顯示部分提供這種具有高透光率的開關元件，可以提供具有高孔徑比的行動電話。此外，用於驅動顯示部分741的積體電路和有機電晶體形成或安裝在一個基底上。本發明的有機電晶體可以形成在可撓基底比如塑膠基底上，以致非常有效的是將有機電晶體應用到卡中。因此，藉由使用本發明的有機電晶體可以製造具有高孔徑比的行動電話。
雖然描述了本發明應用於其中的有機電晶體安裝在電器上的情况，但是可以將具有本發明的結構的測量元件應用到電器中。
如上文所述，本發明的應用非常廣泛，可用於各種領域的顯示裝置。
〔實施例〕
在本實施例中，描述具有本發明的側壁結構的結構的SEM(掃描式電子顯微鏡)照片。
犧牲層使用鎢形成並被圖型化成矩形。藉由如下的條件的乾蝕刻對犧牲層構圖：13.5Pa(13.5/133托)的壓力，給上部電極(相當於ICP電極)施加500W的電壓、給下部電極(相當於偏置電極)施加10W的電壓和流量分別為50.4 sccm、50.4 sccm和20.4 sccm的Cl2 、CF4 和O2 的蝕刻劑。實施從被清除了犧牲層的終點起30%的過蝕刻。這時，第一厚度是1000 nm。
此後，第一層層叠在被清除的犧牲層上并對第一層進行圖型化以便保留在犧牲層的一側，即，具有側壁形狀。這時，第二厚度是900 nm。對於第一層的圖型化，實施乾蝕刻。在第一步驟中，以如下的條件實施蝕刻3秒鐘：5.5Pa(5.5/133托)的壓力，給上部電極(相當於ICP電極)施加475W的電壓、給下部電極(相當於偏置電極)施加300W的電壓和流量分別為50 sccm和150 sccm的CHF3 和He的蝕刻劑。在第二步驟中，以如下的條件實施蝕刻60秒鐘：5.5Pa(5.5/133托)的壓力，給上部電極(相當於ICP電極)施加475W的電壓、給下部電極(相當於偏置電極)施加300W的電壓和流量分別為7.5 sccm和142.5 sccm的CHF3 和He的蝕刻劑。在第三步驟中，以如下的條件實施蝕刻360秒鐘：5.5Pa(5.5/133托)的壓力，給上部電極(相當於ICP電極)施加50W的電壓、給下部電極(相當於偏置電極)施加450W的電壓和流量分別為48 sccm和152 sccm的CHF3 和He的蝕刻劑。
然後，在犧牲層和形成為具有側壁形狀的第一層上以氧化矽形成第二層。第二層被圖型化成具有細長的矩形。即，形成第二層以便與犧牲層和具有側壁結構的第一層交叉。換句話說，形成第二層以便從犧牲層和具有側壁形狀的第一層的一側到與該側相反的另一側交叉。
然後，藉由蝕刻清除犧牲層。至於蝕刻，使用含氨(28%)：過氧化氫水(31%)：水的比率為2：5：2的混合物的蝕刻劑的濕蝕刻。
圖12所示為該結構的結果。附圖13所示為其放大視圖。僅僅清除了由W形成的犧牲層以在框架的裏面形成間隙。此外，第一層為側壁形。第二層不被蝕刻並具有與第一層交叉的細長的矩形。由於存在間隙，這個第二層是可動的，例如在間隙上的第二層可以上下移動。
本申請基於2005年6月30日在日本專利局申請的第2005－193154號日本專利申請，在此將其全部內容一併列入參考。
101．．．絕緣表面
102．．．第一層
102a．．．第一層
102b．．．側壁
103．．．第一層
103a．．．下部層
103b．．．上部層
104．．．犧牲層
104a．．．犧牲層
104b．．．閘極電極
105．．．間隙
106．．．第一層
110．．．下部電極
112．．．導電層
113．．．半導體層
114．．．基膜
115．．．絕緣層
116．．．掩罩
117．．．雜質區
119．．．通道形成區
120．．．雜質區
121．．．通道形成區
122．．．絕緣層
123．．．輕度摻雜的汲極區
125．．．絕緣層
150．．．針狀物
202．．．第一層
210．．．下部電極
212．．．第二層
213．．．第三層
215．．．有機半導體層
302．．．第一層
310．．．下部電極
312．．．絕緣層
313．．．第二層
315．．．有機半導體層
710．．．主體
711．．．顯示部分
712．．．接收器
713．．．驅動器電路
714．．．膜狀電池
720．．．支撑體
721．．．顯示部分
722．．．積體電路晶片
723．．．積體電路
724．．．積體電路
730．．．顯示部分
731．．．殼體
732．．．揚聲器
740．．．主體
741．．．顯示部分
743．．．聲頻輸出部分
744．．．聲頻輸入部分
745．．．操作開關
746．．．操作開關
747．．．顯示部分
圖1所示為本發明的微結構；圖2A至2D所示為本發明的微結構的製程；圖3所示為本發明的測量元件；圖4A至4E所示為本發明的半導體裝置的製程；圖5A至5C所示為本發明的半導體裝置的製程；圖6所示為本發明的半導體裝置的剖視圖；圖7所示為本發明的有機電晶體；圖8A至8C所示為本發明的有機電晶體；圖9所示為本發明的有機電晶體；圖10A至10C所示為本發明的有機電晶體；圖11A至11D所示為本發明的電氣設備；圖12所示為說明本發明的微結構的SEM圖；圖13所示為說明本發明的微結構的SEM圖；及圖14A和14B所示為本發明的測量元件。
101．．．絕緣表面
102．．．第一層
103．．．第一層

Claims (15)

  1. 一種有機電晶體，包括：形成在絕緣表面上的成對壁；與該成對壁交叉的橋；和形成在該成對壁的裏面和橋的下面的有機半導體層，其中，在形成該橋之後，藉由蝕刻形成該成對壁。
  2. 如申請專利範圍第1項之有機電晶體，進一步包含在該絕緣表面及該成對壁之間之導電層，其中，該導電層是閘極電極、源極電極和汲極電極中至少之一。
  3. 一種有機電晶體，包括：形成在絕緣表面上的導電層；形成在該導電層上的第一層，其中第一層具有框架形狀；與第一層交叉地形成的第二層；和形成在第一層的框架的裏面的有機半導體層，其中，在形成第二層之後，藉由蝕刻形成第一層的框架。
  4. 一種有機電晶體，包括：形成在絕緣表面上的導電層；形成在該導電層上的第一層，其中第一層具有框架形狀；與第一層交叉地形成的第二層，其中第二層包含導電材料；和 形成在第一層的框架的裏面的有機半導體層，其中，在形成第二層之後，藉由蝕刻形成第一層的框架。
  5. 如申請專利範圍第3或4項的有機電晶體，其中，該導電層是閘極電極、源極電極和汲極電極中至少之一。
  6. 一種電氣設備，包括：形成在絕緣表面上的有機電晶體，其中，該有機電晶體包括成對的壁和與該成對壁交叉的橋，其中，在形成該橋之後，藉由蝕刻形成該成對壁，以及有機半導體層形成在該成對壁的裏面和該橋的下面。
  7. 一種電氣設備，包括：形成在絕緣表面上的有機電晶體，其中，該有機電晶體包括第一層和第二層，其中，第一層具有框架形狀，第二層被形成為與該框架交叉，其中，在形成第二層之後，藉由蝕刻形成第一層的框架，其中，有機半導體層形成在該框架的裏面。
  8. 一種電氣設備，包括：形成在絕緣表面上的有機電晶體，其中，該有機電晶體包括導電層和形成在該導電層之上的第一層和第二層， 其中，第一層具有框架形狀，第二層被形成為與該框架交叉，其中，在形成第二層之後，藉由蝕刻形成第一層的框架，其中，有機半導體層形成在該框架的裏面，其中，第二層包含導電材料。
  9. 如申請專利範圍第6至8項中任一項的電氣設備，其中該有機電晶體形成在顯示部分中。
  10. 如申請專利範圍第6至8項中任一項的電氣設備，其中，該電氣設備是選自電子紙、識別卡、電視接收器和行動電話組成的族群的至少之一。
  11. 一種有機電晶體製造方法，包括：在絕緣表面上形成犧牲層；在該犧牲層上形成第一層；蝕刻第一層以形成成對的側壁結構；在該犧牲層和該成對側壁結構上形成第二層；藉由蝕刻該犧牲層而在該成對側壁結構的裏面形成間隙；和在該間隙中形成有機半導體層。
  12. 一種有機電晶體製造方法，包括：在絕緣表面上形成犧牲層；在該犧牲層上形成第一層；蝕刻第一層以形成成對的側壁結構；在該犧牲層和該成對側壁結構上形成第二層； 對第二層進行圖型化以形成與該犧牲層和該成對側壁結構交叉的矩形；藉由蝕刻該犧牲層而在該成對側壁結構的裏面形成間隙；和在該間隙中形成有機半導體層。
  13. 一種有機電晶體製造方法，包括：在絕緣表面上形成導電層；在該導電層上形成犧牲層；在該犧牲層上形成第一層；蝕刻第一層以形成成對的側壁結構；在該犧牲層和該成對側壁結構上形成第二層；對第二層進行圖型化以形成與該犧牲層和該成對側壁結構交叉的矩形；藉由蝕刻該犧牲層而在該成對側壁結構的裏面形成間隙；和在該間隙中形成有機半導體層。
  14. 如申請專利範圍第11至13項中任一項之有機電晶體製造方法，其中，第一層包含絕緣層，並且藉由乾蝕刻以進行蝕刻。
  15. 如申請專利範圍第11至13項中任一項的有機電晶體製造方法，其中，該犧牲層包含導電層或絕緣層，並且藉由濕蝕刻以進行蝕刻。
TW095122074A 2005-06-30 2006-06-20 微結構、微機械、有機電晶體、電氣設備、及其製造方法 TWI401803B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005193154 2005-06-30

Publications (2)

Publication Number Publication Date
TW200717816A TW200717816A (en) 2007-05-01
TWI401803B true TWI401803B (zh) 2013-07-11

Family

ID=37588421

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095122074A TWI401803B (zh) 2005-06-30 2006-06-20 微結構、微機械、有機電晶體、電氣設備、及其製造方法

Country Status (4)

Country Link
US (2) US8053850B2 (zh)
KR (1) KR101333750B1 (zh)
CN (2) CN101872840B (zh)
TW (1) TWI401803B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732241B2 (en) * 2005-11-30 2010-06-08 Semiconductor Energy Labortory Co., Ltd. Microstructure and manufacturing method thereof and microelectromechanical system
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
US8034724B2 (en) * 2006-07-21 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009095938A (ja) * 2007-10-17 2009-05-07 Toshiba Corp 微小電気機械装置及びその製造方法
US7999335B2 (en) 2007-12-05 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Micromachine and method for manufacturing the same
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
US8722445B2 (en) 2010-06-25 2014-05-13 International Business Machines Corporation Planar cavity MEMS and related structures, methods of manufacture and design structures
US8952529B2 (en) * 2011-11-22 2015-02-10 Stats Chippac, Ltd. Semiconductor device with conductive layer over substrate with vents to channel bump material and reduce interconnect voids
CN103700708B (zh) * 2013-12-19 2017-03-15 合肥京东方光电科技有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635919B1 (en) * 2000-08-17 2003-10-21 Texas Instruments Incorporated High Q-large tuning range micro-electro mechanical system (MEMS) varactor for broadband applications
US20040069608A1 (en) * 2002-07-30 2004-04-15 Norisato Shimizu Switch and method for manufacturing the same

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808331A (en) 1995-09-05 1998-09-15 Motorola, Inc. Monolithic semiconductor device having a microstructure and a transistor
JP3975574B2 (ja) 1998-09-09 2007-09-12 株式会社デンソー モノリシックマイクロ波集積回路の製造方法
JP2001212995A (ja) 2000-01-31 2001-08-07 Sony Corp プリンタ及びプリンタ用ヘッド
JP2002174721A (ja) 2000-12-06 2002-06-21 Yokogawa Electric Corp ファブリペローフィルタ
US6590710B2 (en) 2000-02-18 2003-07-08 Yokogawa Electric Corporation Fabry-Perot filter, wavelength-selective infrared detector and infrared gas analyzer using the filter and detector
JP2002214548A (ja) 2001-01-15 2002-07-31 Sony Corp 三次元構造体およびその製造方法
JP2002214549A (ja) 2001-01-18 2002-07-31 Ricoh Co Ltd 光変調装置及びその光変調装置の製造方法並びにその光変調装置を具備する画像形成装置及びその光変調装置を具備する画像投影表示装置
US6657832B2 (en) * 2001-04-26 2003-12-02 Texas Instruments Incorporated Mechanically assisted restoring force support for micromachined membranes
JP2002355798A (ja) 2001-06-04 2002-12-10 Hitachi Ltd マイクロポンプ、マイクロミキサー、マイクロ機械デバイス、マイクロ可動ミラーおよび光スイッチ
US7128783B2 (en) 2002-04-23 2006-10-31 Sharp Laboratories Of America, Inc. Thin-film crystal-structure-processed mechanical devices, and methods and systems for making
US20030196591A1 (en) 2002-04-23 2003-10-23 Hartzell John W. Formation of crystal-structure-processed mechanical, and combined mechanical and electrical, devices on low-temperature substrates
US7156916B2 (en) 2002-04-23 2007-01-02 Sharp Laboratories Of America, Inc. Monolithic integrated crystal-structure-processed mechanical, and combined mechanical and electrical devices, and methods and systems for making
US7135070B2 (en) 2002-04-23 2006-11-14 Sharp Laboratories Of America, Inc. Monolithic stacked/layered crystal-structure-processed mechanical, and combined mechanical and electrical, devices and methods and systems for making
US7253488B2 (en) 2002-04-23 2007-08-07 Sharp Laboratories Of America, Inc. Piezo-TFT cantilever MEMS
US7125451B2 (en) 2002-04-23 2006-10-24 Sharp Laboratories Of America, Inc. Crystal-structure-processed mechanical devices and methods and systems for making
US6860939B2 (en) 2002-04-23 2005-03-01 Sharp Laboratories Of America, Inc. Semiconductor crystal-structure-processed mechanical devices, and methods and systems for making
JP2003340795A (ja) 2002-05-20 2003-12-02 Sony Corp 静電駆動型ｍｅｍｓ素子とその製造方法、光学ｍｅｍｓ素子、光変調素子、ｇｌｖデバイス及びレーザディスプレイ
US6777258B1 (en) 2002-06-28 2004-08-17 Silicon Light Machines, Inc. Conductive etch stop for etching a sacrificial layer
US7045381B1 (en) 2002-06-28 2006-05-16 Silicon Light Machines Corporation Conductive etch stop for etching a sacrificial layer
JP4618990B2 (ja) 2002-08-02 2011-01-26 株式会社半導体エネルギー研究所 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
US6821811B2 (en) 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
US7265429B2 (en) * 2002-08-07 2007-09-04 Chang-Feng Wan System and method of fabricating micro cavities
KR100973811B1 (ko) * 2003-08-28 2010-08-03 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
JP4583904B2 (ja) 2003-12-17 2010-11-17 株式会社半導体エネルギー研究所 表示装置の作製方法
US7374977B2 (en) 2003-12-17 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Droplet discharge device, and method for forming pattern, and method for manufacturing display device
US7145213B1 (en) * 2004-05-24 2006-12-05 The United States Of America As Represented By The Secretary Of The Air Force MEMS RF switch integrated process
US7653371B2 (en) 2004-09-27 2010-01-26 Qualcomm Mems Technologies, Inc. Selectable capacitance circuit
US7657242B2 (en) 2004-09-27 2010-02-02 Qualcomm Mems Technologies, Inc. Selectable capacitance circuit
US20060148182A1 (en) * 2005-01-03 2006-07-06 Suman Datta Quantum well transistor using high dielectric constant dielectric layer
US7560789B2 (en) 2005-05-27 2009-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7683429B2 (en) 2005-05-31 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Microstructure and manufacturing method of the same
US7642612B2 (en) 2005-06-17 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7820470B2 (en) 2005-07-15 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of micro-electro-mechanical device
US7875483B2 (en) 2005-08-10 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microelectromechanical system
TWI404924B (zh) 2005-08-26 2013-08-11 Semiconductor Energy Lab 粒子偵測感測器、製造粒子偵測感測器的方法、以及使用粒子偵測感測器偵測粒子的方法
US7767543B2 (en) 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
US7528529B2 (en) 2005-10-17 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical system, semiconductor device, and manufacturing method thereof
US8043950B2 (en) 2005-10-26 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI395258B (zh) 2005-11-11 2013-05-01 Semiconductor Energy Lab 微結構以及微機電系統的製造方法
US7732241B2 (en) 2005-11-30 2010-06-08 Semiconductor Energy Labortory Co., Ltd. Microstructure and manufacturing method thereof and microelectromechanical system
US7808253B2 (en) 2005-12-02 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Test method of microstructure body and micromachine

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635919B1 (en) * 2000-08-17 2003-10-21 Texas Instruments Incorporated High Q-large tuning range micro-electro mechanical system (MEMS) varactor for broadband applications
US20040069608A1 (en) * 2002-07-30 2004-04-15 Norisato Shimizu Switch and method for manufacturing the same

Also Published As

Publication number Publication date
KR20070003597A (ko) 2007-01-05
US8053850B2 (en) 2011-11-08
US20120037966A1 (en) 2012-02-16
US8686405B2 (en) 2014-04-01
CN101872840B (zh) 2012-07-04
KR101333750B1 (ko) 2013-11-28
CN1893142B (zh) 2010-09-08
US20070001224A1 (en) 2007-01-04
CN1893142A (zh) 2007-01-10
CN101872840A (zh) 2010-10-27
TW200717816A (en) 2007-05-01

Similar Documents

Publication Publication Date Title
TWI401803B (zh) 微結構、微機械、有機電晶體、電氣設備、及其製造方法
US8455287B2 (en) Method for manufacturing semiconductor device including microstructure
US7741687B2 (en) Microstructure, semiconductor device, and manufacturing method of the microstructure
US8168461B2 (en) Micro-electro-mechanical device and method of manufacturing the same
KR20020092233A (ko) 반도체장치 제작방법
JP2005105416A (ja) チタンベース材料の選択的等方性エッチングプロセス
JP5095244B2 (ja) マイクロマシン、およびその作製方法
JP5317635B2 (ja) 微小電気機械式装置の作製方法
JP5127181B2 (ja) 微小電気機械式装置の作製方法
US8093088B2 (en) Manufacturing method of micro-electro-mechanical device
JP4587320B2 (ja) 微小構造体、マイクロマシン、およびこれらの作製方法
JP4762621B2 (ja) 微小電気機械式装置の作製方法
US8268660B2 (en) Process for fabricating micromachine
JP2010123840A (ja) 可動ゲート型電界効果トランジスタの製造方法
TW200417040A (en) Thin film transistors and methods of manufacture thereof
JP5084175B2 (ja) 微小構造体、およびその作製方法
JP2007111832A (ja) Ｍｅｍｓ素子の製造方法およびｍｅｍｓ素子
JP4359920B2 (ja) エレクトロメカニカルスイッチ
JP2002261286A (ja) ポリシリコン薄膜トランジスタの信頼性を改善する製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees