JP5084175B2 - 微小構造体、およびその作製方法 - Google Patents

Description

本発明は、絶縁表面上に形成された微小構造体およびその作製方法に関する。

近年、ＭＥＭＳと呼ばれる微少機械システムの研究が盛んに進められている。ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）は、微少電気機械システムの略称であり、単にマイクロマシンと呼ばれることもある。マイクロマシンとは、一般的には、半導体微細加工技術を用いて「立体構造を有し可動する微小構造体」および「半導体素子を有する電子回路」を集積化した微細デバイスを指す。上記微小構造体は構造が立体的で可動部を有する。そして、スイッチ、可変容量、またはアクチュエータ等の機能を有する事を特徴とする。

マイクロマシンは、電子回路によって自らの微小構造体を制御することができるため、従来のコンピュータを用いた装置のように中央処理制御型ではなく、センサによって得た情報を電子回路によって処理してアクチュエータ等を介して行動を起こすという一連の動作を行う、自律分散型のシステムを構築する事ができると考えられている。

上記マイクロマシンについては数多くの研究がなされている（特許文献１参照）。特許文献１には、薄膜状の結晶化処理された機械的装置が記載されている。
特開２００４−１２０１号公報

マイクロマシンを構成する微小構造体は、シリコンウエハを用いた半導体素子作製のプロセスを用いて作製されている。特に、構造体を作製するのに十分な厚さや強度を有する材料を得るために、実用化されているマイクロマシンは、シリコンウエハを用いて作製されるものが主流である。しかし、微小構造体を作製する場合には犠牲層エッチング等、半導体素子を作製する場合とは異なるプロセスを有する。

また、微少な構造を有するマイクロマシンの量産性を鑑み、作製コストの低減が望まれている。

そこで本発明では、シリコンウエハ上に形成されるものではない微小構造体、および微小構造体を有するマイクロマシンを提供することを課題とする。また本発明は、微小構造体およびマイクロマシンの作製方法を提供することを課題とする。

上記課題を解決するために、本発明のマイクロマシン（以下、半導体装置と呼ぶ）を構成する微小構造体は、金属元素を用いて熱結晶化又はレーザ結晶化された多結晶シリコンを有する層を有し、当該層の下方又は上方に空間（中空とも呼ぶ）を有することを特徴とする。このような多結晶シリコンは、ガラス基板を代表とする絶縁表面上に形成することができ、強度も高いため微小構造体として利用できる。

空間は、単層構造を有しても、積層構造を有してもよい。このような空間は、コンタクトホールを介して導入されるエッチング剤によって、犠牲層を除去することによって形成される。そのため、半導体装置のある断面図でみる場合、積層構造を有する空間であっても、空間はコンタクトホール等によって連結されているとよい。その結果、犠牲層を除去する工程を少なくすることができる。

このような空間によって、多結晶シリコンを有する層が可動する半導体装置を提供することができる。可動とは、上下左右に移動すること、またある軸を中心に回転することを含む。可動させるには、圧力、静電力、又は電磁力を用いることができる。

具体的な本発明を以下に示す。

本発明の一形態は、絶縁表面上に設けられた第一層と、第一層上に設けられた多結晶シリコンを有する第二層と、を有し、多結晶シリコンは、金属元素を用いて結晶化された多結晶シリコンであり、第一層と、第二層との間には空間を有することを特徴とする微小構造体である。

本発明の別形態は、絶縁表面上に設けられた第一層と、第一層上に設けられた多結晶シリコンを有する第二層と、を有し、多結晶シリコンは、金属元素を用いて結晶化された多結晶シリコンであり、第一層上に設けられた金属、金属化合物、シリコン、シリコン酸化物又はシリコン窒化物を有する層がエッチング法により除去され、第一層と、第二層との間には空間を有することを特徴とする微小構造体である。

本発明の別形態は、絶縁表面上に設けられた第一層と、第一層上に設けられた多結晶シリコンを有する第二層と、を有し、多結晶シリコンは、金属元素を用いて結晶化された多結晶シリコンであり、第一層上に設けられた金属、金属化合物、シリコン、シリコン酸化物又はシリコン窒化物を有する層がエッチング法により除去され、第二層は、絶縁表面又は第一層に接しない部分を有することを特徴とする微小構造体である。

本発明の別形態は、絶縁表面上に設けられた第一層と、第一層上に設けられた多結晶シリコンを有する第二層と、を有し、多結晶シリコンは、金属元素を用いて結晶化された多結晶シリコンであり、第一層上に設けられた金属、金属化合物、シリコン、シリコン酸化物又はシリコン窒化物を有する層がエッチング法により除去され、第二層は、絶縁表面又は第一層に接しない部分を有する梁構造となることを特徴とする微小構造体である。

本発明において、第二層は、多結晶シリコン膜と、非晶質シリコン膜とを積層した構造を有することができる。また本発明において、第二層は、多結晶シリコンが積層した構造を有し、多結晶シリコンの結晶状態が異なっていてもよい。

本発明の別形態は、絶縁表面上に、非晶質シリコンを有する層を形成し、非晶質シリコンを、金属元素を用いて結晶化して多結晶シリコンとし、多結晶シリコンを有する層の上方又は下方に空間を形成することを特徴とする微小構造体の作製方法である。

本発明の別形態は、絶縁表面上に第一層を形成し、第一層上に、第三層を形成し、第三層上に、非晶質シリコンを有する第二層を形成し、非晶質シリコンを、金属元素を用いて結晶化して多結晶シリコンとし、第三層をエッチングにより除去することを特徴とする微小構造体の作製方法である。

本発明の別形態は、絶縁表面上に、第一層を形成し、第一層上に、第三層を形成し、第三層上に、非晶質シリコンを有する第二層を形成し、非晶質シリコンを、金属元素を用いて結晶化して多結晶シリコンとし、多結晶シリコンを覆う絶縁層を形成し、絶縁層にコンタクトホールを形成し、コンタクトホールを介してエッチング剤を導入して第三層をエッチングにより除去することを特徴とする微小構造体の作製方法である。

本発明の別形態は、絶縁表面上に、第一層を形成し、第一層上に、第三層を形成し、第三層上に、非晶質シリコンを有する第二層を形成し、非晶質シリコンを、金属元素を用いて結晶化して多結晶シリコンとし、第三層をエッチングにより除去することによって、第二層にと絶縁表面又は絶縁表面に接合した層とが接していない部分を形成することを特徴とする微小構造体の作製方法である。

本発明の別形態は、絶縁表面上に、第一層を形成し、第一層上に、第三層を形成し、第三層上に、非晶質シリコンを有する第二層を形成し、非晶質シリコンを、金属元素を用いて結晶化して多結晶シリコンとし、第三層をエッチングにより除去することによって、第二層を梁構造とすることを特徴とする微小構造体の作製方法である。

本発明の別形態は、絶縁表面上に、第一層を形成し、第一層上に、第三層を形成し、第三層上に、非晶質シリコンを有する第二層を形成し、非晶質シリコンを、金属元素を用いて結晶化して多結晶シリコンとし、第三層をエッチングにより除去することによって、第二層を梁構造とし、第二層を、圧力、静電力、又は電磁力によって可動させることを特徴とする微小構造体の作製方法である。

本発明において、結晶化には熱結晶化又はレーザ結晶化を用いることができる。また本発明において、金属元素を非晶質シリコンの一部に塗布することによって、選択的に結晶化された多結晶シリコンを形成してもよい。また本発明において、レーザを非晶質シリコンの一部に照射することによって、選択的に結晶化された多結晶シリコンを形成してもよい。

本発明は、金属元素を用いて結晶化した多結晶シリコンを、微小構造体の構造層に用いる事で、外力や応力に耐えうる、さらに導電性を制御できる微小構造体を提供することができる。

本発明の実施の形態について、図面を用いて以下に説明する。ただし、本発明は以下の説明に限定されない。本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態および実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。

（実施の形態１）
本実施の形態では、本発明の微小構造体を有する半導体装置の構成例、およびその作製方法について図面を用いて説明する。

本発明の微小構造体を有する半導体装置は、マイクロマシンの分野に属するものであり、マイクロメートルからミリメートル単位の大きさを有する。また、ある機械装置の部品として組み込まれるために作製される場合は、組み立て時に扱いやすいよう、メートル単位の大きさを有する場合もある。

まず図６に、本発明の微小構造体を有する半導体装置の概念図を示す。

本発明の半導体装置１１は、半導体素子を有する電気回路部１２、および微小構造体によって構成されている構造体部１３と組み合わせて使用することができる。電気回路部１２は、微小構造体を制御する制御回路１４や、外部の制御装置１０と通信を行うインターフェース１５等を有する。また構造体部１３は、微小構造体により形成される、センサ１６やアクチュエータ１７、スイッチ等を有する。アクチュエータとは、信号（主に電気信号）を物理量に変換する構成要素である。

また、電気回路部１２は、構造体部１３が得た情報を処理するための中央演算処理装置等を有することも可能である。

外部の制御装置１０は、半導体装置１１を制御する信号を送信する、半導体装置１１が得た情報を受信する、または半導体装置１１に駆動電力を供給する等の動作を行う。

本発明の微小構造体を有する半導体装置は上記構成例のみに限定されることはない。つまり、本発明は電気回路によって制御される微小構造体を有し、新たな微小構造体を提供することを特徴とする。

従来、ミリメートル単位以下といった微少なものを扱う場合、微少な対象物の構造を拡大し、人間やコンピュータがその情報を得て情報処理および動作の決定を行い、そして、その動作を縮小して微少な対象物に伝えるというプロセスを必要としていた。

しかし、本発明の微小構造体を有する半導体装置は、人間やコンピュータが上位概念的な命令を伝えるだけで、微少なものを扱うことが可能になる。すなわち、人間やコンピュータが目的を決定して命令を伝えると、微小構造体を有する半導体装置はセンサ等を用いて対象物の情報を得て情報処理を行い、動作することができる。

上記例では、対象物が微少なものであると仮定した。これは例えば、対象物自体はメートル単位の大きさを有するが、その対象物から発せられる微少な信号（例えば、光や圧力の微小な変化）等を含むとしている。

次に、本発明の微小構造体を作製する方法について、図面を用いて説明する。図面において、上側には上面図を示し、下側には上面図Ｏ−Ｐにおける断面図を示す。

本発明の微小構造体は、絶縁性表面を有する基板（以下、絶縁基板という）上に形成することを特徴とする。絶縁性基板とは、ガラス基板、石英基板、プラスチック基板等である。さらに、金属等の導電性基板や、シリコン等の半導体性基板上に絶縁性を有する層を形成した基板を用いることも可能である。プラスチック基板に微小構造体を形成することにより、柔軟性が高く、薄型な半導体装置を形成することができる。またガラス基板を研磨等により薄くすることによって、薄型な半導体装置を形成することもできる。

まず、絶縁表面を有する基板１０１上に下地膜１０２を形成する（図１（Ａ）参照）。下地膜１０２は酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁層を単層または積層構造で形成することができる。本実施の形態では下地膜１０２として２層構造を用いる場合を説明するが、下地膜１０２は単層構造または２層以上の積層構造を用いても良い。

下地膜１０２の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ_４、ＮＨ_３、Ｎ_２Ｏ及びＨ_２を反応ガスとして成膜される酸化窒化シリコン膜を１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）形成することができ、本実施の形態では、膜厚５０ｎｍの酸化窒化シリコン膜を形成する。次いで下地膜１０２の二層目に、プラズマＣＶＤ法を用い、ＳｉＨ_４及びＮ_２Ｏを反応ガスとして成膜される酸化窒化シリコン膜を５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積層形成することができ、本実施の形態では膜厚１００ｎｍの酸化窒化シリコン膜を形成する。

次に、微小構造体を構成する第一の構造層１０３となる非晶質シリコン層または多結晶シリコン膜を成膜し、任意の形状にパターニングする（図１（Ａ）参照）。多結晶シリコン膜は、珪素を有する材料から形成することができる。珪素を有する材料には、珪素からなる材料、ゲルマニウムを０．０１〜４．５ａｔｏｍｉｃ％程度に有するシリコンゲルマ材料がある。また上記シリコン膜には、結晶状態を有するもの、非晶質状態を有するものを用いることができるが、本実施の形態では、非晶質シリコン膜を形成し、金属元素を用いた加熱処理により、結晶化された多結晶シリコン膜を用いる。加熱処理には、加熱炉、レーザ照射、若しくはレーザ光の代わりにランプから発する光の照射（以下、ランプアニールと表記する）、又はそれらを組み合わせて用いることができる。

上記のような構造層は、必要な厚さを得るために、多層構造とすることも可能である。たとえば、非晶質シリコン膜の成膜と、加熱処理による結晶化を繰り返すことによって多結晶シリコンの積層構造を形成することができる。この加熱処理によって、先に形成された多結晶シリコン膜内の応力を緩和し、膜剥がれや基板の変形を防ぐことができる。また、さらに膜内の応力を緩和するために、パターニングも含めて繰り返すこともできる。

また構造層は、結晶状態の異なる膜を積層して用いてもよい。例えば、非晶質シリコン膜と、多結晶シリコン膜との積層構造を用いることができる。

このように積層構造を用いる場合、内部応力の大きい材料を構造層として利用する場合、一度に厚い構造層を成膜することができない。この場合には、成膜とパターニングとを繰り返し、構造層を形成することも可能である。

また多結晶シリコンの作製において、レーザ照射を用いる場合、連続発振型のレーザビーム（ＣＷレーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。レーザビームとしては、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、ＹＡＧレーザ、Ｙ_２Ｏ_３レーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ_３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイヤレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種を用いることができる。このようなレーザビームの基本波、及び当該基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ_４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ／ｃｍ^２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。

なお連続発振の基本波のレーザビームと連続発振の高調波のレーザビームとを照射するようにしてもよいし、連続発振の基本波のレーザビームとパルス発振の高調波のレーザビームとを照射するようにしてもよい。複数のレーザビームを照射することにより、エネルギーを補うことができる。

またパルス発振型のレーザビームであって、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できるような発振周波数でレーザを発振させるレーザビームを用いることもできる。このような周波数でレーザビームを発振させることで、走査方向に向かって連続的に成長した結晶粒を得ることができる。 具体的なレーザビームの発振周波数は１０ＭＨｚ以上であって、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を使用する。

その他の加熱処理として加熱炉を用いる場合には、非晶質半導体膜を４００〜５５０℃で２〜２０時間かけて加熱する。このとき、徐々に高温となるように温度を４００〜５５０℃の範囲で多段階に設定するとよい。最初の４００℃程度の低温加熱工程により、非晶質半導体膜の水素等が出てくるため、結晶化の際の膜荒れを低減することができる。
さらに、結晶化を促進させる金属元素、例えばニッケル（Ｎｉ）を非晶質半導体膜上に形成すると、加熱温度を低減することができ好ましい。金属元素としては、鉄（Ｆｅ）、ルチニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、コバルト（Ｃｏ）等の金属を用いることもできる。

さらに加熱炉に加えて、上記のようなレーザ照射を行って、多結晶シリコンを形成してもよい。

このように形成された多結晶シリコンは、金属元素を用いた加熱処理を行うことで、結晶構造が単結晶を用いた場合とほぼ同じであり、構造層の材料として使用されうる金属元素を用いない加熱処理によって作製される多結晶シリコンに比べて靭性が高い第一の構造層１０３を得ることができる。これは、金属元素を用いた加熱処理により結晶粒界が連続している多結晶シリコンを作ることができるからである。結晶粒界が連続している多結晶シリコンは、非晶質シリコンや、金属元素を用いない加熱処理によって得られる多結晶シリコンと異なり、結晶粒界で共有結合が途切れることが無い。そのため、結晶粒界が欠陥となって起こる応力集中が起こらず、結果として金属元素を用いずに形成された多結晶シリコンに比べて破壊応力が高くなる。さらに、結晶粒界が連続していることによって電子の移動度が大きいため、構造体を静電力で制御する場合の材料として適している。

さらに、第一の構造層１０３は、結晶化を助長させる金属元素を含むと、導電性を有することができ、構造体を静電力で制御する本発明の半導体装置に好適である。

また、金属元素は半導体装置の汚染源となるため、結晶化した後に除去することも可能である。この場合、金属元素を用いた加熱処理の後、シリコン膜上にゲッタリングシンクとなる層を形成し、加熱することにより、金属元素をゲッタリングシンクへ移動させることができる。ゲッタリングシンクには、多結晶半導体膜や不純物が添加された半導体膜を用いることができる。例えば、半導体膜上にアルゴン等の不活性元素が添加された多結晶半導体膜を形成し、これをゲッタリングシンクとして適用することができる。不活性元素を添加することによって、多結晶半導体膜にひずみを生じさせることができ、ひずみにより効率的に金属元素を捕獲することができる。またリン等の元素を添加した半導体膜を形成することによって、金属元素を捕獲することもできる。

このような工程によって作製された第一の構造層１０３を用いることができる。また、第一の構造層１０３に導電性が必要な場合は、第一の構造層１０３に燐や砒素、硼素等の不純物元素を添加することも可能である。導電性を持たせた構造体は、導電性を有する構造を有している静電力で制御する本発明の半導体装置に好適である。

第一の構造層１０３に不純物領域を形成して導電性を高めてもよい。不純物領域は、フォトリソグラフィ法によりレジストマスクを形成し、不純物元素を添加して形成することができる。不純物元素を添加する方法は、イオンドープ法またはイオン注入法で行うことができる。Ｎ型を付与する不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用い、ｐ型を付与する不純物元素としては、ボロン（Ｂ）を用いる。ｎ型不純物領域、およびｐ型不純物領域には、１×１０^２０〜１×１０^２１／ｃｍ^３の濃度範囲で不純物元素が添加された不純物領域を形成することができる。

不純物領域を形成した後、不純物元素を活性化するために加熱処理を行ってもよい。加熱処理は、上述した条件で行えばよい。

次に犠牲層１０４を成膜し、任意の形状にパターニングする（図１（Ａ）参照）。犠牲層１０４は、タングステン等の金属、やシリコンを有する化合物（例えばシリコン酸化物やシリコン窒化物）、金属とシリコンなどの元素の化合物である金属化合物を材料とし、スパッタリング法やＣＶＤ法等を用いて成膜することができる。パターニングには、フォトリソグラフィ法を用いてレジストマスクを形成し、異方性のドライエッチングを行う。犠牲層とは、後の工程で除去される層を指し、犠牲層を除去することによって空間が設けられることとなる。このような犠牲層は、金属、金属化合物、シリコン、シリコン酸化物、またはシリコン窒化物を有する材料から形成することができる。また犠牲層は導電層であっても、絶縁層であってもよい。

犠牲層１０４の膜厚は、犠牲層１０４の材料や、構造体の構造および動作方法、犠牲層を除去するためのエッチング方法等、様々な要因を考慮して決定される。例えば、犠牲層１０４が薄すぎればエッチング剤が拡散せずにエッチングされない。また、エッチング後に、犠牲層１０４上に形成される構造層が座屈する（はりつき、スティッキングともいう）といった現象も生じる。さらに、構造体を静電力で動作させる場合、犠牲層が厚すぎると駆動できなくなる恐れがある。そのため、静電力による駆動を行う場合、犠牲層１０４は例えば０．５μｍ以上３μｍ以下の厚さを有し、１μｍ〜２．５μｍを有すると好ましい。

また、内部応力の大きい材料を犠牲層として利用する場合、一度に厚い犠牲層を成膜することが難しい。この場合には、成膜やパターニングを繰り返し、犠牲層を厚く形成することも可能である。すなわち犠牲層は、単層構造であっても、積層構造であってもよい。

次に微小構造体の上部を構成する第二の構造層１０５を形成する。第二の構造層１０５は、非晶質シリコン膜または多結晶シリコン膜を形成し、任意の形状にパターニングする（図１（Ｂ）参照）。このとき、犠牲層１０４の一部が露出するようにする（図１（Ｂ）上面図参照）。第二の構造層１０５は、第一の構造層１０３と同様な材料、同様な結晶構造有するものを用いることができる。そして、第一の構造層１０３と同様に、金属元素を用いた加熱処理によって多結晶シリコン層を作製することができる。

このような工程によって作製された多結晶シリコンは、第二の構造層１０５に用いることができる。加熱処理に用いられた金属元素をそのまま有することにより、多結晶シリコンは導電性を有することができる。また、第二の構造層１０５に導電性が必要な場合は、第一の構造層１０３と同様に不純物元素を添加することも可能である。

不純物領域を形成した後、不純物元素の活性化を行ってもよい。活性化手段は、第一の構造層１０３の場合と同様である。

上記第二の構造層１０５の成膜は、必要な厚さを得るために、第一の構造層１０３と同様に多層構造とすることも可能である。

第二の構造層１０５の材料および膜厚は、第一の構造層１０３との密着性、犠牲層１０４の厚さ、第二の構造層１０５の材料、構造体の構造、または犠牲層エッチングの方法等、様々な要因を考慮して決定することができる。例えば、本実施形態のシリコン膜を用いて第二の構造層１０５を作製する場合、膜厚は１μｍ以上１０μｍ以下を有することが好ましい。

このような第二の構造層１０５の材料として内部応力の分布差が大きい材料を用いると第二の構造層１０５に反りが生じる恐れがある。しかしながら、第二の構造層１０５の反りを利用して構造体を構成することも可能である。

また、第二の構造層１０５を厚く成膜すると内部応力に分布が生じ、反りや座屈（はりつき、スティッキングともいう）の原因となる。逆に、第二の構造層１０５の厚さが薄いと、犠牲層エッチング時に用いる溶液の表面張力によって構造体が座屈するおそれがある。これらを考慮して、第二の構造層１０５の膜厚を決定することができる。

次に、犠牲層１０４をエッチングにより除去する（図１（Ｃ）参照）。エッチングは、犠牲層１０４の材料によって適したエッチング剤及びエッチング方法により行うことができる。エッチング方法には、ウエットエッチング法、またはドライエッチング法がある。

例えば、犠牲層がタングステン（Ｗ）である場合、２８％のアンモニアと３１％の過酸化水素水を１：２で混合した溶液に２０分程度漬けることで行う。犠牲層が二酸化珪素の場合は、フッ酸４９％水溶液１に対してフッ化アンモニウムを７の割合で混合したバッファードフッ酸を用いる。

ウエットエッチング後の乾燥に際しては、毛管現象による構造体の座屈を防ぐため、粘性の低い有機溶媒（例えばシクロヘキサン）を用いてリンスを行う、若しくは低温低圧の条件で乾燥させる、またはこの両者の組み合わせによって行うことができる。

また、犠牲層は、大気圧など高圧の条件において、Ｆ_２やＸｅＦ_２を用いてドライエッチングを行うことができる。毛管現象による構造体の座屈を防ぐため、構造体表面に撥水性を持たせるプラズマ処理を行うこともできる。

本実施の形態において、犠牲層１０４の一部は露出しているため、コンタクトホールを形成することなく、犠牲層１０４を除去することができる。

また第二の構造層１０５や犠牲層１０４を覆うように絶縁層等を形成する場合、当該絶縁層にコンタクトホールを形成し、コンタクトホールを介してエッチング剤を導入することで、犠牲層１０４を除去することができる。

このような工程を用いて犠牲層１０４をエッチング除去することによって、構造体１０６を作製することができる。

構造体１０６は、犠牲層１０４をエッチング除去することによって、基板または基板に接合した第一の構造層１０３に対して、第二の構造層１０５が固定されていない、または接していない部分を有する構造となる。このような構造とは、たとえば、図１（Ｃ）に示したような梁構造がある。梁構造とは、柱部分と梁部分とを有する構造である。

また、構造体１０６を静電力で可動させる場合、下地膜１０２の下に共通電極や制御電極等として使用することができる導電層１０７を形成してもよい（図２（Ａ）参照）。また、下地膜１０２を積層構造にしている場合、下地膜１０２の間に導電層１０７を形成することも可能である（図２（Ｂ）参照）。導電層１０７は、タングステン等の金属や導電性を有する物質を材料として、ＣＶＤ法等により成膜することができる。また、必要に応じて任意の形状にパターニングしても良い。

構造体１０６を構成する層が、上面からみて角を有するパターンの場合、角の部分が丸みを帯びた形状にパターニングすることが好ましい。これは、後に除去される犠牲層１０４についても同様である。図７（Ａ）には、導電層１０７および犠牲層１０４を形成してパターニングした上面図、及び図７（Ｂ）にはその断面図を示す。このように角をとって丸みを帯びた状態にパターニングすることによって、ゴミの発生を抑え歩留まりを向上させることができる。

このように構造体１０６を構成する層は、できる限り滑らかな形状にすることが望ましい。このように鋭い分のない形状にすることによって、ごみの発生を抑え、破壊の原因となる亀裂が入りにくくなる。

また、上記の工程では犠牲層１０４の上に第二の構造層１０５を成膜しているが、犠牲層１０４の上に絶縁層を成膜し、その後第二の構造層１０５を成膜することも可能である。
すなわち本発明は、構造層に金属元素を用いて形成された多結晶シリコンを用いることを特徴としており、その他の構成には限定されない。

このように、犠牲層１０４と、第二の構造層１０５との間に絶縁層を形成することで、犠牲層１０４を除去する際に、絶縁層によって第二の構造層１０５を保護し、第二の構造層１０５のダメージを低減することができる。

以上説明した、構造体１０６を作製する方法においては、第一の構造層１０３、第二の構造層１０５の材料、犠牲層１０４の材料、および犠牲層を除去するエッチング剤の適当な組み合わせを決定する。例えば、エッチング剤を特定のものに決めた場合、第一の構造層１０３、第二の構造層１０５の材料に比べて、エッチングレートが大きい材料を用いて犠牲層１０４を構成すればよい。

また、第一の構造層１０３、第二の構造層１０５を構成する多結晶シリコン層は、上記の工程を用いて結晶化させた多結晶シリコンを有する層と、非晶質シリコンを有する層とを積層することができることは上述のとおりである。このように積層構造を有する構造層を用いることで、しなやかさと硬さを併せ持つ構造層を得ることができる。また、積層させる層の厚さの比率によって、しなやかさと堅さのバランスを決めることができる。

また、ニッケルシリサイドのような珪素合金は一般に強度が高いことが知られている。半導体膜の加熱処理時に用いる金属元素を半導体膜中の全体または選択的に残しておき、適当な熱処理を加えることで、さらに硬く、導電性の高い構造体を作製することができる。

また、上記のような結晶化に用いた金属元素を残した層と、多結晶シリコンを有する層とを積層させることで、導電性に優れ、しなやかな材料を得ることができる。また、非晶質シリコンを有する層とシリサイドを有する層を積層することで、導電性に優れ、硬い材料にすることができる。

また、金属元素を全面に添加しレーザ照射や加熱処理を行った場合、シリコンの結晶成長方向が基板に対して垂直方向に進み、金属を選択的に添加しレーザ照射や加熱処理をおこなったり、または金属元素を用いないで結晶化した場合、結晶成長方向が基板に対して平行方向に進む。この結晶方向の異なる層を２層以上積層することで、さらに靭性に優れた材料を得ることができる。結晶方向が異なる膜が積層しているため、一つの層で破壊が起きても、結晶方向の違う層には亀裂が伝播しにくい。その結果として破壊が起こりにくく、強度の高い第二の構造層１０５を作製することができる。

そして非晶質シリコンを有する層、多結晶シリコンを有する層、またはニッケルシリサイドを有する層は、必要な厚さを得るために、成膜を繰り返して積層させることも可能である。

図１０（Ａ）に示すように、様々な性質を持つシリコンおよびシリコンの化合物を積層させることができる。図１０（Ａ）には、基板１０１上に、非晶質シリコンを有する層１５０、多結晶シリコンを有する層１５１、およびニッケルシリサイドを有する層１５２を積層させた場合を示す。本発明は、構造体を構成する層を任意に選択し、積層させることができる。また、上記工程の積層は、容易に行うことが可能である。したがって、所望の性質を有する第二の構造層１０５を容易に作製することが可能である。

さらに、上記工程のように金属を用いた結晶化は、選択的に金属元素を塗布することで、部分的に結晶化を行うこともできる。たとえば、上記第二の構造層１０５の、下に犠牲層１０４がある部分のみ金属を塗布し、結晶化することができる。

上記のような結晶化は、選択的にレーザを照射することで、部分的に結晶化することもできる。たとえば、上記第二の構造層１０５の、下に犠牲層１０４がある部分１５４のみ結晶化することができる。さらには、レーザ条件を変化させることにより図１０（Ｂ）に示す梁構造の柱部分１５５のみに非晶質シリコンを残し、梁部分を結晶化させることも可能である。このように、結晶状態の異なるシリコンを用い、微小構造体を形成することができる。

上記工程のように、金属元素を用いて加熱処理を行う場合、金属元素を用いずに行う加熱処理に比べて低温で結晶化することができるため、構造体を形成する基板に使用できる材料の幅が広がる。例えば、半導体膜を加熱のみで結晶化させる場合、１０００℃程度の温度で１時間程度の加熱を行う必要があり、熱に被弱なガラス基板や、融点が１０００℃以下の金属を用いることができない。しかしながら、上記工程を用いることによって、ゆがみ点が５９３℃であるガラス基板等を用いることが可能になる。

このように本発明は、絶縁表面上に微小構造体を作製することができる。
そして、当該半導体素子によって電気回路を形成することができ、微小構造体の制御を行うことができる。このような微小構造体を有する半導体装置は、作製コストを削減することができる。また従来のように電気回路を別途形成し、微小構造体と電気的に接続する構成と比べ、本発明の半導体装置の作製方法により量産性を向上させることができる。

（実施の形態２）
本実施の形態では、上記実施の形態とは異なり、多結晶シリコンを絶縁層で狭持した構造体について、図３を用いて説明する。図面において、上側には上面図を示し、下側には上面図Ｏ−Ｐにおける断面図を示す。

図３（Ａ）に示すように、絶縁基板２０１上に下地膜２０２、犠牲層２０３を形成する。これらの作製方法は、実施の形態１を参照することができる。そして構造体を構成する第一の絶縁層２０４を形成する。第一の絶縁層には、無機材料又は有機材料を用いることができる。無機材料は、酸化珪素、窒化珪素を用いることができる。有機材料はポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。ポリシラザンは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料を出発原料として形成される。

特に、第一の絶縁層２０４に無機材料を用いる場合、被形成面の表面を酸化、又は窒化することによって作製することができる。このような酸化、又は窒化する手段として、高密度プラズマ処理がある。高密度プラズマ処理とは、プラズマ密度が１×１０^１１ｃｍ^−３以上、好ましくは１×１０^１１ｃｍ^−３から９×１０^１５ｃｍ^−３以下であり、マイクロ波（例えば周波数２．４５ＧＨｚ）といった高周波を用いたプラズマ処理である。このような条件でプラズマを発生させると、低電子温度が０．２ｅＶから２ｅＶとなる。このように低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低いため、プラズマダメージが少なく、欠陥の少ない膜を形成することができる。

このようなプラズマ処理を可能とする成膜室に、第一の犠牲層２０３まで形成された基板を配置し、プラズマ発生用の電極、所謂アンテナと被形成体との距離を２０ｍｍから８０ｍｍ、好ましくは２０ｍｍから６０ｍｍとして成膜処理を行う。このような高密度プラズマ処理は、低温プロセス（基板温度４００℃以下）の実現が可能となる。そのため、耐熱性の低いガラスやプラスチックを絶縁基板２０１として利用することができる。

このような絶縁層の成膜雰囲気は窒素雰囲気、又は酸素雰囲気とすることができる。窒素雰囲気とは、代表的には、窒素と希ガスとの混合雰囲気、又は窒素と水素と希ガスとの混合雰囲気である。希ガスは、ヘリウム、ネオン、アルゴン、クリプトン、キセノンの少なくとも１つを用いることができる。また酸素雰囲気とは、代表的には、酸素と希ガスとの混合雰囲気、酸素と水素と希ガスとの混合雰囲気、又は一酸化二窒素と希ガスとの混合雰囲気である。希ガスは、ヘリウム、ネオン、アルゴン、クリプトン、キセノンの少なくとも１つを用いることができる。

このように形成された絶縁層は、他の被膜に与えるダメージが少なく、緻密なものとなる。また高密度プラズマ処理により形成された絶縁層は、当該絶縁層と接触する界面状態を改善することができる。例えば高密度プラズマ処理を用いて第一の絶縁層２０４を形成すると、被形成面との界面状態を改善することができる。このような絶縁層を構造体層上に成膜することによって、構造体に与えるダメージを少なくすることができる。

ここでは、ゲート絶縁層の成膜に高密度プラズマ処理を用いる場合を説明したが、半導体膜に高密度プラズマ処理を施してもよい。高密度プラズマ処理によって、半導体膜表面の改質を行うことができる。その結果、界面状態を改善でき、半導体素子の電気特性を向上させることができる。

さらに、第一の絶縁層２０４の成膜のみではなく、下地膜２０２を成膜する場合にも、高密度プラズマ処理を用いて作製することができる。

次いで図３（Ｂ）に示すように、第一の絶縁層２０４上に、多結晶シリコンを有する層（構造層）２０５を形成し、当該層２０５を覆うように第二の絶縁層２０６を形成する。多結晶シリコンを有する層（構造層）２０５は、上記実施の形態を参照することができる。また第二の絶縁層２０６は、第一の絶縁層２０４を参照することができる。

その後、犠牲層２０３が露出するよう、第一の絶縁層２０４および第二の絶縁層２０６を任意の形状にパターニングを行う（図３（Ｂ）上面図参照）。

次に、犠牲層２０３をエッチングにより除去する（図３（Ｃ）参照）。犠牲層２０３のエッチングは、上記実施の形態を参照することができる。

また、構造体２０７を静電力で可動させる場合、下地膜２０２の下に共通電極や制御電極等として使用することができる導電層２０８を形成してもよい（図４（Ａ）参照）。また、下地膜２０２を積層構造にしている場合、下地膜２０２の間に導電層２０８を形成することも可能である（図４（Ｂ）参照）。導電層２０８は、タングステン等の金属や導電性を有する物質を材料として、ＣＶＤ法等により成膜することができる。また、必要に応じて任意の形状にパターニングしても良い。

構造体２０７を構成する層が、上面からみて角を有するパターンの場合、角の部分が丸みを帯びた形状にパターニングすることが好ましい。これは、後に除去される犠牲層２０３についても同様である。図９（Ａ）には、導電層２０８および犠牲層２０３を形成してパターニングした上面図、及び図９（Ｂ）にはその断面図を示す。このように角をとって丸みを帯びた状態にパターニングすることによって、ゴミの発生を抑え歩留まりを向上させることができる。

なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。

（実施の形態３）
本実施の形態では、上記実施の形態で作製した微小構造体の説明を、図面を用いて説明する。

図５に、上記実施の形態で説明した微小構造体の作製方法を応用して作製した微小構造体３０１の断面図を示す。微小構造体３０１は、基板３００上に下地膜３０５、第１の導電層３０３、第１の絶縁層３０６が形成され、第１の絶縁層上に、半導体層３０２および第２の絶縁層３０７を積層して形成される構造層を有する。構造層の上部には、第３の絶縁層３０９が部分的領域に形成され、第３の絶縁層に設けられたコンタクトホールを介して、第２の導電層３０４が第１の導電層および半導体層と電気的に接続される。

ここで、構造層を形成する半導体層３０２に不純物元素や金属元素を添加すれば、半導体層３０２が導電性を有するため、構造層と第１の導電層とで容量（コンデンサ）を構成することができる。そして、このように作製された構造層は、静電力や圧力、加速度等の外力等を受けて可動することができるため、上記容量は可変容量（可変コンデンサ）となる。したがって、微小構造体３０１は外力を受けて容量が変化するセンサとして機能することができる。

したがって、図５に示す微小構造体は、図６で説明した半導体装置１１において、外力を検知するセンサ１６の役割を担うことができる。

また、図５に示す微小構造体３０１において、構造層を、熱膨張率の異なる２種類の物質を積層させたバイメタル構造として作製することができる。この場合、構造層 は温度変化によって可動するので、微小構造体３０１は、温度検知素子として利用することも可能である。

また図８には、上記実施の形態で説明した微小構造体の作製方法を応用して作製した微小構造体の斜視図を示す。微小構造体３１０は、基板３１６上に下地膜３１７、犠牲層３１４、および半導体層で形成される構造層３１５を有する。微小構造体３１０は、構造層３１５が可動する片持ち梁３１３、ならびにその両側にある第１の電極３１１および第２の電極３１２を構成し、少なくとも可動する片持ち梁３１３の下に形成されていた犠牲層３１４がエッチングにより除去されている。

このように作製された微小構造体３１０は、可動する片持ち梁３１３が可動して、第１の電極３１１又は第２の電極３１２と接触する、スイッチ素子として機能することができる。また、可動する片持ち梁３１３に一定の振動を加えておき、微小構造体３１０にコリオリの力が働いたときに、それを検知する角運動量センサとして使用することも可能である。

このような微小構造体を用いてスイッチ素子を作製すれば、オフ時にスイッチを介した信号伝達経路が完全に絶縁され、オン時には低抵抗の信号伝達経路を形成することができる。また、スイッチのオン・オフを制御する制御系と、信号伝達経路とを絶縁することができ、挿入損失の少ないスイッチを作製することができる。

また、上記のように作製した微小構造体は、同じ形状でありながら制御方法を変えることによって素子としても、センサとしても利用することができる場合がある。さらには、制御方法を変えることにより、アクチュエータとしても機能させることができ、上記例の微小構造体は、図６に示した半導体装置１１において、構造体部１３を形成することができる。

本実施例では、上記実施の形態１において図１、２を用いて説明した第二の構造層１０５や、実施の形態２において図３、４を用いて説明した構造層２０５のように、半導体層によって構成される構造層の作製方法についての例を示す。

例えば、図１０（Ａ）で示したように、構造体が有する構造層は、上記の工程を用いて結晶化させた多結晶シリコンを有する層と、非晶質シリコンを有する層とを積層させて形成することができる。

上記例で示す多結晶シリコンを有する層と非晶質シリコンを有する層のように、結晶状態の異なるシリコン層は、異なった機械的特性を有する。したがって、上記例のように積層させたり、選択的な領域に形成して構造層を形成することで、様々な用途に応じた構造体を作製することができる。

＜複合弾性率およびインデンテーション硬さの測定＞
結晶状態が異なるシリコン層の機械的特性の違いを調べるため、ＣＶＤ法を用いて成膜した非晶質シリコンを有する層と、多結晶シリコンを有する層の複合弾性率、およびインデンテーション硬さの測定を行った。ここで、多結晶シリコンを有する層は、非晶質シリコンを有する層を金属触媒を用いてレーザー結晶化させたものである。

試料に用いた非晶質シリコンを有する層は、石英基板上に、下地層として厚さ５０ｎｍの窒化シリコン層、および厚さ１００ｎｍの酸化シリコン層をＣＶＤ法により形成し、その下地層上に、非晶質シリコン層をＣＶＤ法によって成膜した。また、試料に用いた多結晶シリコンを有する層は、連続発振型のレーザを用いて、上記と同様に形成した非晶質シリコンを有する層を結晶化させた。ここで、結晶化に用いたレーザのエネルギー密度は９〜９．５Ｗ／ｃｍ^２、走査速度は３５ｃｍ／ｓｅｃとした。ここで、試料の非晶質シリコンを有する層は６６ｎｍの厚さで成膜し、レーザ照射によって結晶化した多結晶シリコンを有する層の厚さは約６０ｎｍであった。

測定は、三角錐形の圧子を試料に押し込むナノインデンテーション測定によって行った。測定条件は圧子の単一押し込みであり、使用した圧子はダイヤモンド製のＢｅｒｋｏｖｉｃｈ圧子である。したがって、圧子の弾性率は約１０００ＧＰａ、ポアソン比は約０．１である。

測定した複合弾性率は下記式（１）で表される、試料および圧子の弾性率を複合した弾性率である。式（１）においてＥｒは複合弾性率、Ｅはヤング率、νはポアソン比である。また、式の第１項（ｓａｍｐｌｅで示す項）は試料の弾性率が寄与する項であり、第２項（ｉｎｄｅｎｔｅｒで示す項）は圧子の弾性率が寄与する項である。

式に示されるように、複合弾性率は、試料の弾性率が寄与する第１項と、圧子の弾性率が寄与する第２項との和で求められる。しかしながら、圧子の弾性率は試料に比べて非常に大きいため、第２項は無視することができ、複合弾性率は近似的に試料の弾性率を示す。

また、インデンテーション硬さとは、インデンテーション法によって測定される硬さであり、圧子の最大圧入加重を、最大圧入時の射影面積で割って求められる。ここで、圧入時の射影面積は、圧子の幾何学的な形状と、圧子が試料を押し込んだ時の接触深さによって求められる。このインデンテーション硬さに７６を乗じることによって、硬さの指標として一般的に使用されているビッカース硬さと等価に扱うことができる。

表１に、多結晶シリコンを有する層と、非晶質シリコンを有する層の複合弾性率およびインデンテーション硬さの測定結果を示す。
結果は３回の測定結果の平均値を示している。

表１に示す結果より、多結晶シリコンを有する層は、非晶質シリコンを有する層よりも高い弾性率を有する。すなわち、構造を曲げるような力が働いた場合に、多結晶シリコンを有する層は非晶質シリコンを有する層とよりも、曲げによる破壊に強いということを示している。

さらに、表１に示す結果より、多結晶シリコンを有する層は非晶質シリコンを有する層よりも硬いことが示されている。

このように弾性率や硬さの異なる半導体層を積層することで、曲げる力に対して強いしなやかさと、硬さを併せ持つ構造体を作製することができる。例えば上記の層を積層させることによって、多結晶シリコンを有する層の結晶欠陥から破壊がおきても、非晶質シリコンを有する層には破壊が伝播しにくいため、多結晶シリコンを有する層と非晶質シリコンを有する層の間で破壊を止めることができる。このように、積層させる層の厚さの比率によって、しなやかさと硬さのバランスを決めることができる。

このように、異なる性質を持つシリコンの層やシリコン化合物の層を、積層させたり、部分的に形成することによって、しなやかさや、かたさ、または導電性等、所望の性質を有する構造層を有する構造体を作製することができる。このような構造体を用いることにより、所望の性質を有する製品を作製することができる。例えば、センサとして用いる場合、所望の範囲を検出するセンサを作製することができる。また、広範囲に渡って検出可能なセンサを作製することも可能である。また、しなやかな構造層を有する構造体は、曲げによる破壊に強いので、寿命の長い構造体および製品を得ることも可能である。

本発明の微小構造体の作製工程を説明する図。 本発明の微小構造体の作製工程を説明する図。 本発明の微小構造体の作製工程を説明する図。 本発明の微小構造体の作製工程を説明する図。 本発明の微小構造体の構造を説明する図。 本発明の微小構造体を有する半導体装置を説明する図。 本発明の微小構造体の作製工程を説明する図。 本発明の微小構造体の構造を説明する図。 本発明の微小構造体の作製工程を説明する図。 本発明の微小構造体の構造を説明する図。

符号の説明

１０ 制御装置
１１ 半導体装置
１２ 電気回路部
１３ 構造体部
１４ 制御回路
１５ インターフェース
１６ センサ
１７ アクチュエータ
１０１ 基板
１０２ 下地膜
１０３ 第一の構造層
１０４ 犠牲層
１０５ 第二の構造層
１０６ 構造体
１０７ 導電層
１５０ 非晶質シリコンを有する層
１５１ 多結晶シリコンを有する層
１５２ ニッケルシリサイドを有する層
１５４ 犠牲層１０４がある部分
１５５ 梁構造の柱部分
２０１ 絶縁基板
２０２ 下地膜
２０３ 犠牲層
２０４ 第一の絶縁層
２０５ 多結晶シリコンを有する層（構造層）
２０６ 第二の絶縁層
２０７ 構造体
２０８ 導電層
３００ 基板
３０１ 微小構造体
３０２ 半導体層
３０３ 第１の導電層
３０４ 第２の導電層
３０５ 下地膜
３０６ 第１の絶縁層
３０７ 第２の絶縁層
３０９ 第３の絶縁層
３１０ 微小構造体
３１１ 第１の電極
３１２ 第２の電極
３１３ 梁
３１４ 犠牲層
３１５ 構造層
３１６ 基板
３１７ 下地膜

Claims (13)

1. 絶縁表面上に設けられた第一の多結晶シリコン層を有する第一の構造層と、
   前記第一の構造層上に設けられた第二の構造層と、を有し、
   前記第二の構造層は、少なくとも柱部分と梁部分を有し、
   前記柱部分は、非晶質シリコン層からなり、
   前記梁部分は、第二の多結晶シリコン層からなり、
   前記非晶質シリコン層と前記第二の多結晶シリコン層は積層されており、
   前記第一の多結晶シリコン層および前記第二の多結晶シリコン層は、金属元素を用いて結晶化された多結晶シリコン層であり、
   前記第一の構造層と前記第二の構造層との間に、空間を有することを特徴とする微小構造体。
2. 請求項１において、
   前記第二の構造層は、前記第一の構造層と接する部分を有し、
   前記接する部分において、前記第二の構造層は、第三の多結晶シリコン層を有することを特徴とする微小構造体。
3. 請求項１又は２において、
   前記結晶化には熱結晶化又はレーザ結晶化が用いられることを特徴とする微小構造体。
4. 請求項１乃至３のいずれか一において、
   前記結晶化に用いられる前記金属元素は、Ｎｉ、Ｆｅ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、及びＡｕのいずれか１つ又は複数であることを特徴とする微小構造体。
5. 請求項１乃至４のいずれか一において、
   前記第二の構造層は、第一の絶縁層および第二の絶縁層によって挟持されていることを特徴とする微小構造体。
6. 請求項５において、
   前記第一の絶縁層又は前記第二の絶縁層は、高密度プラズマ処理によって形成された無機絶縁層であることを特徴とする微小構造体。
7. 請求項１乃至６のいずれか一において、
   前記第一の構造層および前記第二の構造層の上面からみた角の部分は、丸みを帯びた形状にパターニングされていることを特徴とする微小構造体。
8. 絶縁表面上に、非晶質シリコン層を有する第一の構造層を形成し、
   前記第一の構造層の非晶質シリコン層を、金属元素を用いて結晶化して多結晶シリコン層とし、
   前記第一の構造層上に、犠牲層を形成し、
   前記犠牲層上に、少なくとも柱部分と梁部分を有する第二の構造層を形成し、
   前記柱部分と前記梁部分は、非晶質シリコン層からなり、
   前記梁部分の非晶質シリコン層を、金属元素を用いて結晶化して多結晶シリコン層とし、
   前記犠牲層をエッチングにより除去することによって、前記第二の構造層を梁構造とし、
   前記第二の構造層において、前記柱部分の非晶質シリコン層と前記梁部分の多結晶シリコン層は積層されていることを特徴とする微小構造体の作製方法。
9. 請求項８において、
   前記犠牲層は、金属、金属化合物、シリコン、シリコン酸化物又はシリコン窒化物を有することを特徴とする微小構造体の作製方法。
10. 請求項８又は９において、
    前記第一の構造層の非晶質シリコンの前記結晶化及び前記梁部分の非晶質シリコンの前記結晶化には、熱結晶化又はレーザ結晶化が用いられることを特徴とする微小構造体の作製方法。
11. 請求項８乃至１０のいずれか一において、
    前記結晶化に用いられる前記金属元素は、Ｎｉ、Ｆｅ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、及びＡｕのいずれか１つ又は複数であることを特徴とする微小構造体の作製方法。
12. 請求項８乃至１１のいずれか一において、
    前記犠牲層を形成した後、前記犠牲層上に第一の絶縁層を形成し、
    前記第一の絶縁層を形成した後、前記第一の絶縁層上に前記第二の構造層を形成し、
    前記第二の構造層の前記梁部分を結晶化した後、前記第二の構造層上に第二の絶縁層を形成し、
    前記第二の絶縁層を形成した後、前記犠牲層を除去し、
    前記第二の構造層は、前記第一の絶縁層および前記第二の絶縁層によって挟持されていることを特徴とする微小構造体の作製方法。
13. 請求項１２において、
    前記第一の絶縁層又は前記第二の絶縁層は、高密度プラズマ処理によって形成された無機絶縁層であることを特徴とする微小構造体の作製方法。

Images