JP2000090801A - モノリシックマイクロ波集積回路及びその製造方法 - Google Patents
モノリシックマイクロ波集積回路及びその製造方法Info
- Publication number
- JP2000090801A JP2000090801A JP25520198A JP25520198A JP2000090801A JP 2000090801 A JP2000090801 A JP 2000090801A JP 25520198 A JP25520198 A JP 25520198A JP 25520198 A JP25520198 A JP 25520198A JP 2000090801 A JP2000090801 A JP 2000090801A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- forming
- semiconductor substrate
- microwave
- movable electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】 マイクロ波のスイッチングにマイクロマシン
スイッチを用いながら、マイクロ波の損失が大きくなる
ことを防止し、また、製造コストが高くなることを防止
する。 【解決手段】 本発明のモノリシックマイクロ波集積回
路１は、半導体基板２を備え、この半導体基板２に設け
られたマイクロ波トランジスタ３を備え、半導体基板２
に設けられマイクロ波トランジスタ３を配線するための
伝送線路４を備え、半導体基板２に設けられた固定電極
９を備え、半導体基板２に固定電極９と対向するように
設けられ伝送線路４と同じ材料により形成された橋架状
をなす可動電極１０を備え、そして、可動電極１０と固
定電極９とからマイクロマシンスイッチ５を構成したも
のである。
スイッチを用いながら、マイクロ波の損失が大きくなる
ことを防止し、また、製造コストが高くなることを防止
する。 【解決手段】 本発明のモノリシックマイクロ波集積回
路１は、半導体基板２を備え、この半導体基板２に設け
られたマイクロ波トランジスタ３を備え、半導体基板２
に設けられマイクロ波トランジスタ３を配線するための
伝送線路４を備え、半導体基板２に設けられた固定電極
９を備え、半導体基板２に固定電極９と対向するように
設けられ伝送線路４と同じ材料により形成された橋架状
をなす可動電極１０を備え、そして、可動電極１０と固
定電極９とからマイクロマシンスイッチ５を構成したも
のである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板にマイ
クロ波トランジスタ及びこのマイクロ波トランジスタを
配線するための伝送線路等を集積して構成されたモノリ
シックマイクロ波集積回路及びその製造方法に関する。
クロ波トランジスタ及びこのマイクロ波トランジスタを
配線するための伝送線路等を集積して構成されたモノリ
シックマイクロ波集積回路及びその製造方法に関する。
【０００２】
【従来の技術】静電引力を利用したマイクロマシンスイ
ッチの例として、特開平５−５４７８２号公報、特開平
６−４４８８３号公報、特開平６−１３１９６０号公報
に記載された構成がある。これら公報に記載されたマイ
クロマシンスイッチは、静電引力により引き寄せられる
橋架状をなす可動電極と、この可動電極に対向するよう
に設けられ静電引力発生用の電圧を印加する固定電極と
から構成されている。そして、上記マイクロマシンスイ
ッチは、可動電極と固定電極を別々に作成した後、２つ
の電極を貼り合わせることにより製造されている。
ッチの例として、特開平５−５４７８２号公報、特開平
６−４４８８３号公報、特開平６−１３１９６０号公報
に記載された構成がある。これら公報に記載されたマイ
クロマシンスイッチは、静電引力により引き寄せられる
橋架状をなす可動電極と、この可動電極に対向するよう
に設けられ静電引力発生用の電圧を印加する固定電極と
から構成されている。そして、上記マイクロマシンスイ
ッチは、可動電極と固定電極を別々に作成した後、２つ
の電極を貼り合わせることにより製造されている。
【０００３】
【発明が解決しようとする課題】さて、本発明者は、上
記構成のマイクロマシンスイッチを、マイクロ波の回路
においてスイッチングする場合に用いることを考えた。
この場合、マイクロマシンスイッチを上記公報の方法で
製造すると、２つの電極を組み付けるときにばらつきが
かなり発生するため、製品によってはマイクロ波の損失
が大きくなるという問題点があった。これに対して、２
つの電極の組み付けを高精度に実行することが考えられ
るが、この場合には、製造コストが高くなってしまう。
記構成のマイクロマシンスイッチを、マイクロ波の回路
においてスイッチングする場合に用いることを考えた。
この場合、マイクロマシンスイッチを上記公報の方法で
製造すると、２つの電極を組み付けるときにばらつきが
かなり発生するため、製品によってはマイクロ波の損失
が大きくなるという問題点があった。これに対して、２
つの電極の組み付けを高精度に実行することが考えられ
るが、この場合には、製造コストが高くなってしまう。
【０００４】また、マイクロ波の処理回路は、ＭＭＩＣ
（Monolithic Microwave Integrated Circuit ）で構成
することが多い。このため、ＭＭＩＣと、上記した構成
の別体のマイクロマシンスイッチとを基板上に取り付け
ると共に、両者の間をワイヤボンディング等を行うこと
により接続する必要がある。この場合、ＭＭＩＣ及びマ
イクロマシンスイッチの取り付け位置にばらつきが発生
するため、製品によってはマイクロ波の損失が大きくな
るという問題点があった。この場合も、取り付けを高精
度に実行することが考えられるが、やはり製造コストが
高くなってしまう。
（Monolithic Microwave Integrated Circuit ）で構成
することが多い。このため、ＭＭＩＣと、上記した構成
の別体のマイクロマシンスイッチとを基板上に取り付け
ると共に、両者の間をワイヤボンディング等を行うこと
により接続する必要がある。この場合、ＭＭＩＣ及びマ
イクロマシンスイッチの取り付け位置にばらつきが発生
するため、製品によってはマイクロ波の損失が大きくな
るという問題点があった。この場合も、取り付けを高精
度に実行することが考えられるが、やはり製造コストが
高くなってしまう。
【０００５】そこで、本発明の目的は、マイクロ波のス
イッチングにマイクロマシンスイッチを用いながら、マ
イクロ波の損失が大きくなることを防止でき、また、製
造コストが高くなることを防止できるモノリシックマイ
クロ波集積回路及びその製造方法を提供することにあ
る。
イッチングにマイクロマシンスイッチを用いながら、マ
イクロ波の損失が大きくなることを防止でき、また、製
造コストが高くなることを防止できるモノリシックマイ
クロ波集積回路及びその製造方法を提供することにあ
る。
【０００６】
【課題を解決するための手段】請求項１の発明において
は、固定電極を半導体基板に設けると共に、伝送線路と
同じ材料により形成された橋架状または片持ち状をなす
可動電極を半導体基板に固定電極と対向するように設
け、可動電極と固定電極とからマイクロマシンスイッチ
を構成した。この構成によれば、マイクロマシンスイッ
チを半導体基板にモノリシックに集積する構成となるの
で、マイクロマシンスイッチの構造の精度及び配設位置
の精度は、半導体プロセス技術のアライメント精度とな
り、十分高精度なものとなる。このため、マイクロ波の
スイッチングにマイクロマシンスイッチを用いながら、
マイクロ波の損失を小さくすることができる。また、上
記構成の場合、モノリシックマイクロ波集積回路を製造
するときの半導体プロセスにおいて、マイクロマシンス
イッチを作ることが可能となるので、製造コストがほと
んど高くならない。特に、可動電極と伝送線路を同じ材
質にしたので、両者は同じ製造工程で形成することがで
き、工程数を削減することができる。
は、固定電極を半導体基板に設けると共に、伝送線路と
同じ材料により形成された橋架状または片持ち状をなす
可動電極を半導体基板に固定電極と対向するように設
け、可動電極と固定電極とからマイクロマシンスイッチ
を構成した。この構成によれば、マイクロマシンスイッ
チを半導体基板にモノリシックに集積する構成となるの
で、マイクロマシンスイッチの構造の精度及び配設位置
の精度は、半導体プロセス技術のアライメント精度とな
り、十分高精度なものとなる。このため、マイクロ波の
スイッチングにマイクロマシンスイッチを用いながら、
マイクロ波の損失を小さくすることができる。また、上
記構成の場合、モノリシックマイクロ波集積回路を製造
するときの半導体プロセスにおいて、マイクロマシンス
イッチを作ることが可能となるので、製造コストがほと
んど高くならない。特に、可動電極と伝送線路を同じ材
質にしたので、両者は同じ製造工程で形成することがで
き、工程数を削減することができる。
【０００７】請求項２の発明は、可動電極と伝送線路の
材質が異なる場合を含むので、請求項１の発明に比べ
て、製造工程数が１つ増えるが、請求項１の発明とほぼ
同じ作用効果を得ることができる。
材質が異なる場合を含むので、請求項１の発明に比べ
て、製造工程数が１つ増えるが、請求項１の発明とほぼ
同じ作用効果を得ることができる。
【０００８】請求項３の発明によれば、半導体基板を化
合物半導体基板で構成したので、モノリシックマイクロ
波集積回路を化合物半導体集積回路で構成することが実
現可能となる。また、請求項４の発明によれば、伝送線
路及び可動電極を金により形成したので、伝送線路及び
可動電極の導電特性を向上させることができる。
合物半導体基板で構成したので、モノリシックマイクロ
波集積回路を化合物半導体集積回路で構成することが実
現可能となる。また、請求項４の発明によれば、伝送線
路及び可動電極を金により形成したので、伝送線路及び
可動電極の導電特性を向上させることができる。
【０００９】請求項５の発明では、可動電極と固定電極
に電圧を印加してこれら電極間に発生する静電引力によ
り、可動電極を固定電極に接近させ、マイクロ波が前記
２つの電極間を流れるように構成した。この構成によれ
ば、可動電極を固定電極に接触させないから、可動電極
が固定電極にくっついてしまい、元に戻らなくなること
を防止できる。一方、請求項６の発明のように、可動電
極と固定電極に電圧を印加してこれら電極間に発生する
静電引力により、可動電極を固定電極に絶縁膜を介して
接触させ、マイクロ波が２つの電極間を流れるように構
成することも良い。
に電圧を印加してこれら電極間に発生する静電引力によ
り、可動電極を固定電極に接近させ、マイクロ波が前記
２つの電極間を流れるように構成した。この構成によれ
ば、可動電極を固定電極に接触させないから、可動電極
が固定電極にくっついてしまい、元に戻らなくなること
を防止できる。一方、請求項６の発明のように、可動電
極と固定電極に電圧を印加してこれら電極間に発生する
静電引力により、可動電極を固定電極に絶縁膜を介して
接触させ、マイクロ波が２つの電極間を流れるように構
成することも良い。
【００１０】請求項７の発明によれば、請求項１記載の
モノリシックマイクロ波集積回路を実際に製造すること
ができる。この場合、請求項８の発明のように、また
は、請求項９の発明のように構成しても、請求項１記載
のモノリシックマイクロ波集積回路を製造することが可
能である。更に、請求項１０の発明によれば、半導体基
板にマイクロ波トランジスタを配線するための伝送線路
及びマイクロマシンスイッチの可動電極を作る方法を、
具体的に実現することができる。
モノリシックマイクロ波集積回路を実際に製造すること
ができる。この場合、請求項８の発明のように、また
は、請求項９の発明のように構成しても、請求項１記載
のモノリシックマイクロ波集積回路を製造することが可
能である。更に、請求項１０の発明によれば、半導体基
板にマイクロ波トランジスタを配線するための伝送線路
及びマイクロマシンスイッチの可動電極を作る方法を、
具体的に実現することができる。
【００１１】
【発明の実施の形態】以下、本発明の第１の実施例につ
いて、図１ないし図４を参照しながら説明する。まず、
図１は本実施例のモノリシックマイクロ波集積回路（以
下、ＭＭＩＣと称す）１の縦断面図である。この図１に
示すように、ＭＭＩＣ１は、Ｓｉ、ＧａＡｓ、ＩｎＰ等
からなる半導体基板２と、この半導体基板２の左端部に
設けられたマイクロ波トランジスタ３と、このマイクロ
波トランジスタ３を配線するための伝送線路４と、半導
体基板２の右端部に設けられたマイクロマシンスイッチ
５とを備えて構成されている。
いて、図１ないし図４を参照しながら説明する。まず、
図１は本実施例のモノリシックマイクロ波集積回路（以
下、ＭＭＩＣと称す）１の縦断面図である。この図１に
示すように、ＭＭＩＣ１は、Ｓｉ、ＧａＡｓ、ＩｎＰ等
からなる半導体基板２と、この半導体基板２の左端部に
設けられたマイクロ波トランジスタ３と、このマイクロ
波トランジスタ３を配線するための伝送線路４と、半導
体基板２の右端部に設けられたマイクロマシンスイッチ
５とを備えて構成されている。
【００１２】上記マイクロ波トランジスタ３は、ＭＥＳ
ＦＥＴ（Metal Semiconductor Field Effect Transisto
r ）や、ＨＥＭＴ（Hight Electron Mobility Transist
or）や、ＨＢＴ（Hetero junction Bipolor Transisto
r）や、Ｓｉ−ＭＯＳＦＥＴ（Metal Oxide Semiconduct
or Field Effect Transistor ）等のトランジスタで構
成されている。このマイクロ波トランジスタ３は、半導
体素子部分（図示しない）と、ソース電極６と、ドレイ
ン電極７と、ゲート電極８とを備えている。図１におい
ては、ソース電極６、ドレイン電極７上にそれぞれ伝送
線路４、４が設けられている。
ＦＥＴ（Metal Semiconductor Field Effect Transisto
r ）や、ＨＥＭＴ（Hight Electron Mobility Transist
or）や、ＨＢＴ（Hetero junction Bipolor Transisto
r）や、Ｓｉ−ＭＯＳＦＥＴ（Metal Oxide Semiconduct
or Field Effect Transistor ）等のトランジスタで構
成されている。このマイクロ波トランジスタ３は、半導
体素子部分（図示しない）と、ソース電極６と、ドレイ
ン電極７と、ゲート電極８とを備えている。図１におい
ては、ソース電極６、ドレイン電極７上にそれぞれ伝送
線路４、４が設けられている。
【００１３】また、マイクロマシンスイッチ５は、半導
体基板２に設けられた固定電極９と、半導体基板２に固
定電極９と対向するように設けられた例えば橋架状をな
す可動電極１０とから構成されている。この橋架状をな
す可動電極１０は、可動梁と呼んでも良い。尚、固定電
極９の上面には、例えば窒化珪素からなる絶縁膜１１が
形成されている。
体基板２に設けられた固定電極９と、半導体基板２に固
定電極９と対向するように設けられた例えば橋架状をな
す可動電極１０とから構成されている。この橋架状をな
す可動電極１０は、可動梁と呼んでも良い。尚、固定電
極９の上面には、例えば窒化珪素からなる絶縁膜１１が
形成されている。
【００１４】上記マイクロマシンスイッチ５は、図１に
示すように、固定電極９と可動電極１０が対向した状態
では、両電極間をマイクロ波が流れないように構成され
ている。そして、固定電極９と可動電極１０間に電圧を
印加して両電極間に静電引力を発生させることにより、
可動電極１０を固定電極に接近させるか、または、絶縁
膜１１を介して接触させるように可動電極１０を変形さ
せると、両電極間の容量が増加し、両電極間をマイクロ
波が流れるように構成されている。即ち、マイクロマシ
ンスイッチ５は、固定電極９と可動電極１０間に印加す
る電圧を制御することにより、マイクロ波のスイッチと
して機能するものである。
示すように、固定電極９と可動電極１０が対向した状態
では、両電極間をマイクロ波が流れないように構成され
ている。そして、固定電極９と可動電極１０間に電圧を
印加して両電極間に静電引力を発生させることにより、
可動電極１０を固定電極に接近させるか、または、絶縁
膜１１を介して接触させるように可動電極１０を変形さ
せると、両電極間の容量が増加し、両電極間をマイクロ
波が流れるように構成されている。即ち、マイクロマシ
ンスイッチ５は、固定電極９と可動電極１０間に印加す
る電圧を制御することにより、マイクロ波のスイッチと
して機能するものである。
【００１５】尚、可動電極１０を固定電極９に接近させ
る場合には、低周波の電圧を固定電極９と可動電極１０
間に印加することにより、可動電極１０を振動（共振）
させるように構成することが好ましい。また、固定電極
９側にストッパ用の凸部を設け、この凸部に可動電極１
０を当接させることにより、可動電極１０が固定電極９
に接触しないような構成としても良い。
る場合には、低周波の電圧を固定電極９と可動電極１０
間に印加することにより、可動電極１０を振動（共振）
させるように構成することが好ましい。また、固定電極
９側にストッパ用の凸部を設け、この凸部に可動電極１
０を当接させることにより、可動電極１０が固定電極９
に接触しないような構成としても良い。
【００１６】次に、上記した構成のＭＭＩＣ１を製造す
る方法について、図２ないし図４も参照して説明する。
まず、半導体基板２の上面に、マイクロ波トランジスタ
３の半導体素子部分（図示しない）を周知の半導体プロ
セス技術により作製する。続いて、図２に示すように、
半導体基板２の上面に、マイクロ波トランジスタ３のソ
ース電極６、ドレイン電極７、ゲート電極８を形成する
と共に、固定電極９を形成する。
る方法について、図２ないし図４も参照して説明する。
まず、半導体基板２の上面に、マイクロ波トランジスタ
３の半導体素子部分（図示しない）を周知の半導体プロ
セス技術により作製する。続いて、図２に示すように、
半導体基板２の上面に、マイクロ波トランジスタ３のソ
ース電極６、ドレイン電極７、ゲート電極８を形成する
と共に、固定電極９を形成する。
【００１７】この場合、ソース電極６、ドレイン電極
７、ゲート電極８及び固定電極９が、すべて同じ材質で
ある場合には、同時に（同じプロセスで）作製すること
ができる。そして、ソース電極６、ドレイン電極７及び
ゲート電極８の材質と、固定電極９の材質が異なる場合
には、ソース電極６、ドレイン電極７及びゲート電極８
を作製した後、固定電極９を作製することが好ましい。
また、固定電極９を作製した後、ソース電極６、ドレイ
ン電極７及びゲート電極８を作製するように構成しても
良い。
７、ゲート電極８及び固定電極９が、すべて同じ材質で
ある場合には、同時に（同じプロセスで）作製すること
ができる。そして、ソース電極６、ドレイン電極７及び
ゲート電極８の材質と、固定電極９の材質が異なる場合
には、ソース電極６、ドレイン電極７及びゲート電極８
を作製した後、固定電極９を作製することが好ましい。
また、固定電極９を作製した後、ソース電極６、ドレイ
ン電極７及びゲート電極８を作製するように構成しても
良い。
【００１８】さて、上述したように、マイクロ波トラン
ジスタ３の電極６、７、８及びマイクロマシンスイッチ
５の固定電極９を作製した後は、絶縁膜１１を例えばＰ
−ＣＶＤ等の方法により半導体基板２の上面全面に形成
する。これにより、マイクロ波トランジスタ３の電極
６、７、８及びマイクロマシンスイッチ５の固定電極９
が絶縁膜１１により覆われる。
ジスタ３の電極６、７、８及びマイクロマシンスイッチ
５の固定電極９を作製した後は、絶縁膜１１を例えばＰ
−ＣＶＤ等の方法により半導体基板２の上面全面に形成
する。これにより、マイクロ波トランジスタ３の電極
６、７、８及びマイクロマシンスイッチ５の固定電極９
が絶縁膜１１により覆われる。
【００１９】続いて、絶縁膜１１のうちのマイクロ波ト
ランジスタ３の所定の電極（具体的には、ソース電極６
及びドレイン電極７）上の部位に、コンタクトホール１
２、１２を形成する工程を実行する。この場合、例えば
ＣＦ４によるＲＩＥや、ＨＦ水溶液によるウエットエッ
チング等の方法によって、上記コンタクトホール１２、
１２を形成する。これにより、図２に示す構造が得られ
る。
ランジスタ３の所定の電極（具体的には、ソース電極６
及びドレイン電極７）上の部位に、コンタクトホール１
２、１２を形成する工程を実行する。この場合、例えば
ＣＦ４によるＲＩＥや、ＨＦ水溶液によるウエットエッ
チング等の方法によって、上記コンタクトホール１２、
１２を形成する。これにより、図２に示す構造が得られ
る。
【００２０】そして、図３に示すように、上記図２の構
造上に、ホトプロセスにより下層レジスト１３のレジス
トパターンを形成する。この下層レジストパターンは、
非電解メッキ部とマイクロマシンスイッチ５の可動電極
１０部分に残るレジストである。上記下層レジスト１３
は、例えばノボラック系のポジレジストからなり、その
膜厚は例えば約２μｍに設定されている。続いて、半導
体基板２の全面にバイアス電極１４を真空蒸着等の方法
により形成し、図３に示す構造を得る。上記バイアス電
極１４は、例えばＴｉとＡｕの２層から構成されてお
り、その膜厚は約１６０ｎｍ（Ｔｉの膜厚が約６０ｎ
ｍ、Ａｕの膜厚が約１００ｎｍ）に設定されている。こ
のバイアス電極１４は、電解メッキ用のバイアス電極で
ある。
造上に、ホトプロセスにより下層レジスト１３のレジス
トパターンを形成する。この下層レジストパターンは、
非電解メッキ部とマイクロマシンスイッチ５の可動電極
１０部分に残るレジストである。上記下層レジスト１３
は、例えばノボラック系のポジレジストからなり、その
膜厚は例えば約２μｍに設定されている。続いて、半導
体基板２の全面にバイアス電極１４を真空蒸着等の方法
により形成し、図３に示す構造を得る。上記バイアス電
極１４は、例えばＴｉとＡｕの２層から構成されてお
り、その膜厚は約１６０ｎｍ（Ｔｉの膜厚が約６０ｎ
ｍ、Ａｕの膜厚が約１００ｎｍ）に設定されている。こ
のバイアス電極１４は、電解メッキ用のバイアス電極で
ある。
【００２１】更に、図４に示すように、上記図３の構造
上に、ホトプロセスにより上層レジスト１５のレジスト
パターンを形成する。この上層レジスト１５は、例えば
ノボラック系のポジレジストからなる。続いて、バイア
ス電極１４から給電しながら、上層レジスト１５の開口
部に例えばＡｕを電解メッキすることにより、伝送線路
４及び可動電極１０を同時に形成する。これにより、図
４に示す構造が得られる。ここで、上記可動電極１０の
膜厚は約２μｍに設定されている。
上に、ホトプロセスにより上層レジスト１５のレジスト
パターンを形成する。この上層レジスト１５は、例えば
ノボラック系のポジレジストからなる。続いて、バイア
ス電極１４から給電しながら、上層レジスト１５の開口
部に例えばＡｕを電解メッキすることにより、伝送線路
４及び可動電極１０を同時に形成する。これにより、図
４に示す構造が得られる。ここで、上記可動電極１０の
膜厚は約２μｍに設定されている。
【００２２】次に、上層レジスト１５を例えば酸素アッ
シング等の方法により除去する。この後、露出したバイ
アス電極１４を例えばウエットエッチングやスパッタリ
ング等の方法によりエッチングして除去する。更に、下
層レジスト１３を例えば有機溶剤による溶解及び酸素ア
ッシング等の方法により除去する。これにより、半導体
基板２にマイクロ波トランジスタ３、伝送線路４及びマ
イクロマシンスイッチ５等をモノリシックに集積して成
るＭＭＩＣ１が得られる（図１参照）。
シング等の方法により除去する。この後、露出したバイ
アス電極１４を例えばウエットエッチングやスパッタリ
ング等の方法によりエッチングして除去する。更に、下
層レジスト１３を例えば有機溶剤による溶解及び酸素ア
ッシング等の方法により除去する。これにより、半導体
基板２にマイクロ波トランジスタ３、伝送線路４及びマ
イクロマシンスイッチ５等をモノリシックに集積して成
るＭＭＩＣ１が得られる（図１参照）。
【００２３】このような構成の本実施例によれば、固定
電極９を半導体基板２に設けると共に、伝送線路４と同
じ材料により形成された橋架状をなす可動電極１０を半
導体基板２に固定電極９と対向するように設け、可動電
極１０と固定電極９とからマイクロマシンスイッチ５を
構成した。この構成によれば、マイクロマシンスイッチ
５を半導体基板２にモノリシックに集積する構成となる
ので、マイクロマシンスイッチ５の構造の精度及び配設
位置の精度は、半導体プロセス技術のアライメント精度
となり、十分高精度なものとなる。このため、マイクロ
波のスイッチングにマイクロマシンスイッチ５を用いな
がら、マイクロ波の損失を小さくすることができる。
電極９を半導体基板２に設けると共に、伝送線路４と同
じ材料により形成された橋架状をなす可動電極１０を半
導体基板２に固定電極９と対向するように設け、可動電
極１０と固定電極９とからマイクロマシンスイッチ５を
構成した。この構成によれば、マイクロマシンスイッチ
５を半導体基板２にモノリシックに集積する構成となる
ので、マイクロマシンスイッチ５の構造の精度及び配設
位置の精度は、半導体プロセス技術のアライメント精度
となり、十分高精度なものとなる。このため、マイクロ
波のスイッチングにマイクロマシンスイッチ５を用いな
がら、マイクロ波の損失を小さくすることができる。
【００２４】また、上記実施例の場合、モノリシックマ
イクロ波集積回路１を製造するときの半導体プロセスに
おいて、マイクロマシンスイッチ５を作製することが可
能となるので、製造コストがほとんど高くならない。特
に、上記実施例では、可動電極１０と伝送線路４の材質
を同じ材質であるＡｕにしたので、両者を同じ製造工程
で形成することができ、工程数を削減することができ、
製造コストを低減することができる。
イクロ波集積回路１を製造するときの半導体プロセスに
おいて、マイクロマシンスイッチ５を作製することが可
能となるので、製造コストがほとんど高くならない。特
に、上記実施例では、可動電極１０と伝送線路４の材質
を同じ材質であるＡｕにしたので、両者を同じ製造工程
で形成することができ、工程数を削減することができ、
製造コストを低減することができる。
【００２５】尚、上記実施例では、バイアス電極１４を
ＴｉとＡｕの２層から構成し、その下層側をＴｉとした
が、これは、バイアス電極１４の密着性ひいては伝送線
路４及びマイクロマシンスイッチ５の可動電極１０の密
着性を向上させるためである。また、上記実施例では、
バイアス電極１４の膜厚のうち、Ｔｉの膜厚を約６０ｎ
ｍ、Ａｕの膜厚を約１００ｎｍに設定したが、Ｔｉの膜
厚については、上記密着性を得られる範囲で、できるだ
け薄く設定する構成が好ましい。Ａｕの膜厚について
は、マイクロ波が流れるときの表皮深さ以上に設定する
必要がある。尚、バイアス電極１４の上層をＡｕとして
いる理由は、高周波の損失を低減するためであり、低抵
抗でＡｕメッキが可能なＡｕを使用している。
ＴｉとＡｕの２層から構成し、その下層側をＴｉとした
が、これは、バイアス電極１４の密着性ひいては伝送線
路４及びマイクロマシンスイッチ５の可動電極１０の密
着性を向上させるためである。また、上記実施例では、
バイアス電極１４の膜厚のうち、Ｔｉの膜厚を約６０ｎ
ｍ、Ａｕの膜厚を約１００ｎｍに設定したが、Ｔｉの膜
厚については、上記密着性を得られる範囲で、できるだ
け薄く設定する構成が好ましい。Ａｕの膜厚について
は、マイクロ波が流れるときの表皮深さ以上に設定する
必要がある。尚、バイアス電極１４の上層をＡｕとして
いる理由は、高周波の損失を低減するためであり、低抵
抗でＡｕメッキが可能なＡｕを使用している。
【００２６】また、バイアス電極１４は、上層レジスト
１５の除去時に下層レジスト１３のエッチングを防ぐ機
能を備える必要があるため、下層レジスト１３のカバレ
ージが可能な膜厚以上に設定する必要がある。同時に、
バイアス電極１４は、Ａｕの電解メッキ時に、バイアス
不良を防止する必要があるため、予め決められた所定の
膜厚以上に設定する必要がある。尚、バイアス電極１４
においては、ＴｉとＡｕの間に、両者の反応を防止する
Ｐｔ等のバリアメタルを挿入するように構成しても良
い。
１５の除去時に下層レジスト１３のエッチングを防ぐ機
能を備える必要があるため、下層レジスト１３のカバレ
ージが可能な膜厚以上に設定する必要がある。同時に、
バイアス電極１４は、Ａｕの電解メッキ時に、バイアス
不良を防止する必要があるため、予め決められた所定の
膜厚以上に設定する必要がある。尚、バイアス電極１４
においては、ＴｉとＡｕの間に、両者の反応を防止する
Ｐｔ等のバリアメタルを挿入するように構成しても良
い。
【００２７】一方、上記実施例では、可動電極１０の膜
厚を約２μｍに設定すると共に、可動電極１０の幅寸法
（図１において紙面に直交する方向の寸法）を約１０μ
ｍに設定した。この構成の場合、可動電極１０の長さ寸
法ｄ（図１参照）については、約１５０ｎｍ以下に設定
すれば、マイクロマシンスイッチ５として、十分に動作
することを確認している。尚、上記構成の場合、可動電
極１０の長さ寸法ｄを、１５０ｎｍを越えるように設定
すると、可動電極１０がたわんだりして対向電極９に接
触したりすることがある。
厚を約２μｍに設定すると共に、可動電極１０の幅寸法
（図１において紙面に直交する方向の寸法）を約１０μ
ｍに設定した。この構成の場合、可動電極１０の長さ寸
法ｄ（図１参照）については、約１５０ｎｍ以下に設定
すれば、マイクロマシンスイッチ５として、十分に動作
することを確認している。尚、上記構成の場合、可動電
極１０の長さ寸法ｄを、１５０ｎｍを越えるように設定
すると、可動電極１０がたわんだりして対向電極９に接
触したりすることがある。
【００２８】また、上記実施例では、伝送線路４及びマ
イクロマシンスイッチ５の可動電極１０をＡｕの電解メ
ッキで形成する際に、バイアス電極１４の上層をＡｕに
より構成したので、良好な膜質のＡｕの電解メッキ膜を
形成することができる。尚、この場合、Ａｕの電解メッ
キの前に、Ａｕの無電解メッキ工程を実行するように構
成しても、良好な膜質のＡｕの電解メッキ膜を得ること
ができる。
イクロマシンスイッチ５の可動電極１０をＡｕの電解メ
ッキで形成する際に、バイアス電極１４の上層をＡｕに
より構成したので、良好な膜質のＡｕの電解メッキ膜を
形成することができる。尚、この場合、Ａｕの電解メッ
キの前に、Ａｕの無電解メッキ工程を実行するように構
成しても、良好な膜質のＡｕの電解メッキ膜を得ること
ができる。
【００２９】更に、上記実施例においては、下層レジス
ト１３を形成した後、例えばベーキングすることによ
り、下層レジスト１３の段差部、即ち、開口部の内側壁
部が斜面形状（いわゆるテーパー形状）となるように構
成した。これは、上層レジスト１５の除去時に下層レジ
スト１３のエッチングを防止するためであると共に、Ａ
ｕの電解メッキ時にバイアス不良を防止するためであ
る。
ト１３を形成した後、例えばベーキングすることによ
り、下層レジスト１３の段差部、即ち、開口部の内側壁
部が斜面形状（いわゆるテーパー形状）となるように構
成した。これは、上層レジスト１５の除去時に下層レジ
スト１３のエッチングを防止するためであると共に、Ａ
ｕの電解メッキ時にバイアス不良を防止するためであ
る。
【００３０】尚、上記実施例では、伝送線路４及びマイ
クロマシンスイッチ５の可動電極１０をＡｕで形成した
が、これに限られるものではなく、例えばＣｕやＡｌ等
の導体で形成しても良い。また、マイクロマシンスイッ
チ５の可動電極１０の材質と、伝送線路４の材質を異な
らせるように構成しても良い。この構成の場合、マイク
ロマシンスイッチ５の可動電極１０を形成する工程と、
伝送線路４を形成する工程とが、異なる半導体プロセス
となり、工程数が１つ増えることになるが、これ意外に
支障はない。
クロマシンスイッチ５の可動電極１０をＡｕで形成した
が、これに限られるものではなく、例えばＣｕやＡｌ等
の導体で形成しても良い。また、マイクロマシンスイッ
チ５の可動電極１０の材質と、伝送線路４の材質を異な
らせるように構成しても良い。この構成の場合、マイク
ロマシンスイッチ５の可動電極１０を形成する工程と、
伝送線路４を形成する工程とが、異なる半導体プロセス
となり、工程数が１つ増えることになるが、これ意外に
支障はない。
【００３１】図５は本発明の第２の実施例を示すもので
あり、第１の実施例と異なるところを説明する。尚、第
１の実施例と同一部分には、同一符号を付している。第
２の実施例では、図５に示すように、マイクロマシンス
イッチ５の可動電極１６の形状を片持ち状に形成した。
具体的には、可動電極１６の一方の端部１６ａだけを半
導体基板２に固着するように構成し、他方の端部１６ｂ
は固定電極９及び半導体基板２と対向させるように構成
した。
あり、第１の実施例と異なるところを説明する。尚、第
１の実施例と同一部分には、同一符号を付している。第
２の実施例では、図５に示すように、マイクロマシンス
イッチ５の可動電極１６の形状を片持ち状に形成した。
具体的には、可動電極１６の一方の端部１６ａだけを半
導体基板２に固着するように構成し、他方の端部１６ｂ
は固定電極９及び半導体基板２と対向させるように構成
した。
【００３２】そして、上述した以外の第２の実施例の構
成は、第１の実施例の構成と同じ構成となっている。従
って、第２の実施例においても、第１の実施例とほぼ同
じ作用効果を得ることができる。
成は、第１の実施例の構成と同じ構成となっている。従
って、第２の実施例においても、第１の実施例とほぼ同
じ作用効果を得ることができる。
【００３３】図６は本発明の第３の実施例を示すもので
あり、第１の実施例と異なるところを説明する。尚、第
１の実施例と同一部分には、同一符号を付している。第
３の実施例では、図６に示すように、マイクロマシンス
イッチ５の可動電極１７の変形部分１８、即ち、固定電
極９と対向する部分１８の膜厚を薄くするように構成し
た。具体的には、可動電極１７の両端部１７ａ及び１７
ｂ、即ち、支持部１７ａ及び１７ｂだけを第１の実施例
と同じ膜厚（約２μｍ）とし、可動電極１７の変形部分
１８は、バイアス電極１４だけが残るようにして、その
膜厚を約１６０ｎｍとした。
あり、第１の実施例と異なるところを説明する。尚、第
１の実施例と同一部分には、同一符号を付している。第
３の実施例では、図６に示すように、マイクロマシンス
イッチ５の可動電極１７の変形部分１８、即ち、固定電
極９と対向する部分１８の膜厚を薄くするように構成し
た。具体的には、可動電極１７の両端部１７ａ及び１７
ｂ、即ち、支持部１７ａ及び１７ｂだけを第１の実施例
と同じ膜厚（約２μｍ）とし、可動電極１７の変形部分
１８は、バイアス電極１４だけが残るようにして、その
膜厚を約１６０ｎｍとした。
【００３４】上記構成のマイクロマシンスイッチ５を製
造するに当たっては、可動電極１７の変形部分１８に相
当する部分に、上層レジスト１５を残すように形成して
から、Ａｕの電解メッキを実行するように構成すれば良
い。これにより、可動電極１７の両端の支持部１７ａ及
び１７ｂだけが厚い膜となり、可動電極１７の中間部分
の変形部分１８はバイアス電極１４だけの薄い膜とな
る。
造するに当たっては、可動電極１７の変形部分１８に相
当する部分に、上層レジスト１５を残すように形成して
から、Ａｕの電解メッキを実行するように構成すれば良
い。これにより、可動電極１７の両端の支持部１７ａ及
び１７ｂだけが厚い膜となり、可動電極１７の中間部分
の変形部分１８はバイアス電極１４だけの薄い膜とな
る。
【００３５】尚、上述した以外の第３の実施例の構成
は、第１の実施例の構成と同じ構成となっている。従っ
て、第３の実施例においても、第１の実施例とほぼ同じ
作用効果を得ることができる。特に、第３の実施例によ
れば、可動電極１７の中間部分の変形部分１８を、バイ
アス電極１４だけの薄い膜としたので、上記可動電極１
７の変形部分１８を弱い電圧ひいては弱い静電引力で変
形させることが可能になる。
は、第１の実施例の構成と同じ構成となっている。従っ
て、第３の実施例においても、第１の実施例とほぼ同じ
作用効果を得ることができる。特に、第３の実施例によ
れば、可動電極１７の中間部分の変形部分１８を、バイ
アス電極１４だけの薄い膜としたので、上記可動電極１
７の変形部分１８を弱い電圧ひいては弱い静電引力で変
形させることが可能になる。
【図１】本発明の第１の実施例を示すＭＭＩＣの縦断側
面図
面図
【図２】ＭＭＩＣの製造工程を示す縦断側面図（その
１）
１）
【図３】ＭＭＩＣの製造工程を示す縦断側面図（その
２）
２）
【図４】ＭＭＩＣの製造工程を示す縦断側面図（その
３）
３）
【図５】本発明の第２の実施例を示す図１相当図
【図６】本発明の第３の実施例を示す図１相当図
１はモノリシックマイクロ波集積回路（ＭＭＩＣ）、２
は半導体基板、３はマイクロ波トランジスタ、４は伝送
線路、５はマイクロマシンスイッチ、６はソース電極、
７はドレイン電極、８はゲート電極、９は固定電極、１
０は可動電極、１１は絶縁膜、１３は下層レジスト、１
４はバイアス電極、１５は上層レジスト、１６、１７は
可動電極、１８は変形部分を示す。
は半導体基板、３はマイクロ波トランジスタ、４は伝送
線路、５はマイクロマシンスイッチ、６はソース電極、
７はドレイン電極、８はゲート電極、９は固定電極、１
０は可動電極、１１は絶縁膜、１３は下層レジスト、１
４はバイアス電極、１５は上層レジスト、１６、１７は
可動電極、１８は変形部分を示す。
Claims (10)
- 【請求項１】 半導体基板と、 この半導体基板に設けられたマイクロ波トランジスタ
と、 前記半導体基板に設けられ、前記マイクロ波トランジス
タを配線するための伝送線路と、 前記半導体基板に設けられた固定電極と、 前記半導体基板に前記固定電極と対向するように設けら
れ、前記伝送線路と同じ材料により形成された橋架状ま
たは片持ち状をなす可動電極とを備え、 前記可動電極と前記固定電極とからマイクロマシンスイ
ッチを構成したことを特徴とするモノリシックマイクロ
波集積回路。 - 【請求項２】 半導体基板と、 この半導体基板に設けられたマイクロ波トランジスタ
と、 前記半導体基板に設けられ前記マイクロ波トランジスタ
を配線するための伝送線路と、 前記半導体基板に設けられた固定電極と、 前記半導体基板に前記固定電極と対向するように設けら
れた橋架状または片持ち状をなす可動電極とを備え、 前記可動電極と前記固定電極とからマイクロマシンスイ
ッチを構成したことを特徴とするモノリシックマイクロ
波集積回路。 - 【請求項３】 前記半導体基板は、化合物半導体基板で
あることを特徴とする請求項１または２記載のモノリシ
ックマイクロ波集積回路。 - 【請求項４】 前記伝送線路及び前記可動電極は、金に
より形成されていることを特徴とする請求項１ないし３
のいずれかに記載のモノリシックマイクロ波集積回路。 - 【請求項５】 前記可動電極と前記固定電極に電圧を印
加してこれら電極間に発生する静電引力により、前記可
動電極を前記固定電極に接近させ、マイクロ波が前記２
つの電極間を流れるように構成したことを特徴とする請
求項１ないし４のいずれかに記載のモノリシックマイク
ロ波集積回路。 - 【請求項６】 前記可動電極と前記固定電極に電圧を印
加してこれら電極間に発生する静電引力により、前記可
動電極を前記固定電極に絶縁膜を介して接触させ、マイ
クロ波が前記２つの電極間を流れるように構成したこと
を特徴とする請求項１ないし４のいずれかに記載のモノ
リシックマイクロ波集積回路。 - 【請求項７】 半導体基板にマイクロ波トランジスタの
半導体素子部分を作る素子作成用工程と、 前記半導体基板にマイクロ波トランジスタの電極及びマ
イクロマシンスイッチの固定電極を作る電極作成用工程
と、 前記半導体基板に前記マイクロ波トランジスタの電極及
び前記マイクロマシンスイッチの固定電極を覆うように
絶縁膜を形成する絶縁膜形成用工程と、 前記半導体基板に前記マイクロ波トランジスタを配線す
るための伝送線路及び前記マイクロマシンスイッチの可
動電極を作る可動電極作成用工程とを備えて成るモノリ
シックマイクロ波集積回路の製造方法。 - 【請求項８】 半導体基板にマイクロ波トランジスタの
半導体素子部分を作る素子作成用工程と、 前記半導体基板にマイクロ波トランジスタの電極を作る
トランジスタ電極作成用工程と、 前記半導体基板にマイクロマシンスイッチの固定電極を
作る固定電極作成用工程と、 前記半導体基板に前記マイクロ波トランジスタの電極及
び前記マイクロマシンスイッチの固定電極を覆うように
絶縁膜を形成する絶縁膜形成用工程と、 前記半導体基板に前記マイクロ波トランジスタを配線す
るための伝送線路及び前記マイクロマシンスイッチの可
動電極を作る可動電極作成用工程とを備えて成るモノリ
シックマイクロ波集積回路の製造方法。 - 【請求項９】 半導体基板にマイクロ波トランジスタの
半導体素子部分を作る素子作成用工程と、 前記半導体基板にマイクロマシンスイッチの固定電極を
作る固定電極作成用工程と、 前記半導体基板に前記マイクロ波トランジスタの電極を
作るトランジスタ電極作成用工程と、 前記半導体基板に前記マイクロ波トランジスタの電極及
び前記マイクロマシンスイッチの固定電極を覆うように
絶縁膜を形成する絶縁膜形成用工程と、 前記半導体基板に前記マイクロ波トランジスタを配線す
るための伝送線路及び前記マイクロマシンスイッチの可
動電極を作る可動電極作成用工程とを備えて成るモノリ
シックマイクロ波集積回路の製造方法。 - 【請求項１０】 前記可動電極作成用工程は、 前記絶縁膜のうちの前記マイクロ波トランジスタの所定
の電極上の部位にコンタクトホールを形成する工程と、 非電解メッキ部と前記マイクロマシンスイッチの可動電
極部分にレジストが残る下層レジストパターンを形成す
る工程と、 電解メッキ用のバイアス電極を形成する工程と、 伝送線路及び前記マイクロマシンスイッチの可動電極を
形成する部分に開口部を有する上層レジストパターンを
形成する工程と、 前記上層レジストパターンの開口部に電解メッキにより
前記伝送線路及び前記マイクロマシンスイッチの可動電
極を形成する工程と、 前記上層レジストを除去する工程と、 露出するバイアス電極を除去する工程と、 前記下層レジストを除去する工程とを有することを特徴
とする請求項７ないし９のいずれかに記載のモノリシッ
クマイクロ波集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25520198A JP3975574B2 (ja) | 1998-09-09 | 1998-09-09 | モノリシックマイクロ波集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25520198A JP3975574B2 (ja) | 1998-09-09 | 1998-09-09 | モノリシックマイクロ波集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000090801A true JP2000090801A (ja) | 2000-03-31 |
| JP3975574B2 JP3975574B2 (ja) | 2007-09-12 |
Family
ID=17275435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25520198A Expired - Fee Related JP3975574B2 (ja) | 1998-09-09 | 1998-09-09 | モノリシックマイクロ波集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3975574B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393768B1 (ko) * | 2000-12-20 | 2003-08-02 | 엘지전자 주식회사 | 고주파 스위치 및 그 제조방법 |
| JP2005118944A (ja) * | 2003-10-17 | 2005-05-12 | Sony Corp | マイクロマシン |
| JP2007000961A (ja) * | 2005-06-23 | 2007-01-11 | Sony Corp | 半導体複合装置およびその製造方法 |
| JP2007021713A (ja) * | 2005-06-17 | 2007-02-01 | Semiconductor Energy Lab Co Ltd | 半導体装置、およびその作製方法 |
| JP2007038394A (ja) * | 2005-06-30 | 2007-02-15 | Semiconductor Energy Lab Co Ltd | 微小構造体、マイクロマシン、有機トランジスタ、並びに電子機器及びこれらの作製方法 |
| CN1317728C (zh) * | 2004-01-16 | 2007-05-23 | 清华大学 | 一种用牺牲层材料做支撑梁的微机械开关及制作工艺 |
| JP2009509786A (ja) * | 2005-09-30 | 2009-03-12 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | Ｍｅｍｓ装置及びｍｅｍｓ装置における相互接続 |
| US7528689B2 (en) | 2004-07-20 | 2009-05-05 | Samsung Electronics Co., Ltd. | Vibration type MEMS switch and fabricating method thereof |
| US8053850B2 (en) | 2005-06-30 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Minute structure, micromachine, organic transistor, electric appliance, and manufacturing method thereof |
-
1998
- 1998-09-09 JP JP25520198A patent/JP3975574B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393768B1 (ko) * | 2000-12-20 | 2003-08-02 | 엘지전자 주식회사 | 고주파 스위치 및 그 제조방법 |
| JP2005118944A (ja) * | 2003-10-17 | 2005-05-12 | Sony Corp | マイクロマシン |
| CN1317728C (zh) * | 2004-01-16 | 2007-05-23 | 清华大学 | 一种用牺牲层材料做支撑梁的微机械开关及制作工艺 |
| US7528689B2 (en) | 2004-07-20 | 2009-05-05 | Samsung Electronics Co., Ltd. | Vibration type MEMS switch and fabricating method thereof |
| JP2007021713A (ja) * | 2005-06-17 | 2007-02-01 | Semiconductor Energy Lab Co Ltd | 半導体装置、およびその作製方法 |
| JP2007000961A (ja) * | 2005-06-23 | 2007-01-11 | Sony Corp | 半導体複合装置およびその製造方法 |
| JP2007038394A (ja) * | 2005-06-30 | 2007-02-15 | Semiconductor Energy Lab Co Ltd | 微小構造体、マイクロマシン、有機トランジスタ、並びに電子機器及びこれらの作製方法 |
| JP4587320B2 (ja) * | 2005-06-30 | 2010-11-24 | 株式会社半導体エネルギー研究所 | 微小構造体、マイクロマシン、およびこれらの作製方法 |
| US8053850B2 (en) | 2005-06-30 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Minute structure, micromachine, organic transistor, electric appliance, and manufacturing method thereof |
| US8686405B2 (en) | 2005-06-30 | 2014-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Minute structure, micromachine, organic transistor, electric appliance, and manufacturing method thereof |
| JP2009509786A (ja) * | 2005-09-30 | 2009-03-12 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | Ｍｅｍｓ装置及びｍｅｍｓ装置における相互接続 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3975574B2 (ja) | 2007-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6331257B1 (en) | Fabrication of broadband surface-micromachined micro-electro-mechanical switches for microwave and millimeter-wave applications | |
| US6440767B1 (en) | Monolithic single pole double throw RF MEMS switch | |
| US5578976A (en) | Micro electromechanical RF switch | |
| US6535091B2 (en) | Microelectronic mechanical systems (MEMS) switch and method of fabrication | |
| JP4282625B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02278820A (ja) | エアブリッジ金属相互接続の製造方法 | |
| JP2005293918A (ja) | マイクロスイッチング素子およびマイクロスイッチング素子製造方法 | |
| JP2000090801A (ja) | モノリシックマイクロ波集積回路及びその製造方法 | |
| US20080217149A1 (en) | Integrated arrangement and method for production | |
| JP3590283B2 (ja) | 静電型可動接点素子の製造方法 | |
| US9859205B2 (en) | Semiconductor device having an airbridge and method of fabricating the same | |
| JPS61111584A (ja) | モノリシツク半導体構造とその製法 | |
| US8106730B2 (en) | Microswitching device and method of manufacturing the same | |
| US5449932A (en) | Field effect transistor having gate and source regions in recesses | |
| JP3221420B2 (ja) | 半導体高周波集積回路およびその製造方法 | |
| JPH0394451A (ja) | 半導体装置の配線構造 | |
| KR100320177B1 (ko) | 반도체소자의 다층배선 접속방법 및 이를 이용한 스트라이프 채널 고전자 이동 트랜지스터의 제조방법 | |
| JP2000031279A (ja) | 導体路の接触接続装置および接触接続方法 | |
| JPH02168632A (ja) | 電界効果トランジスタ及び信号伝送線路 | |
| KR100513716B1 (ko) | 자동 정렬 진동판의 제조 방법 | |
| KR0163744B1 (ko) | T형 게이트 전극의 형성방법 | |
| JP3353773B2 (ja) | 半導体装置の製造方法 | |
| Hackeit et al. | Alternative materials for micro-electro-mechanical device construction | |
| JPH0453144A (ja) | 高出力ＧａＡｓＦＥＴ | |
| JPS62281356A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20041022 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061206 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070320 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20070501 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070529 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070611 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110629 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120629 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |