JPH0453144A - 高出力ＧａＡｓＦＥＴ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高出力ＧａＡｓＦＥＴの構造に関し、特に広帯
域の増幅を可能とした高強度のＧａＡｓＦＥＴの構造に
関する。

〔従来の技術〕

従来、この種の高出力ＧａＡｓＦＥＴとして、第２図に
示すものがある。このＧａＡｓＦＥＴは、矩形チップ状
に形成されたＧａＡｓ基板１１で構成され、その裏面に
は金属メッキ膜１２が形成されている。また、表面には
ゲート、ソース、ドレイン等の電極が形成され、さらに
その周辺部にはＳ　ｉ　０２　、　　Ｓ　１３　Ｎａ等
の絶縁膜１３が形成されている。

しかしながら、このようなＧａＡｓＦＥＴでは、ピンセ
ット等でチップを取り扱った際に、ピンセットが露出し
ているＧａＡｓ基板１１に触れるとＧａＡｓ基板１１に
クランクが生じる等、機械的な強度が弱いという問題が
ある。

これは、この種のＧａＡｓＦＥＴを製造する工程で、第
３図に示すように、ウェハＷを石英等の支持板２１にチ
ップ表面を貼付側２２で貼り付けておき、裏面に形成し
た厚い金属メッキ膜１２をマスクにしてＧａＡｓ基板１
１をエツチングし、各チップに分離させる工程を採用し
ているため、ＧａＡｓ基板１１の側面に金属メッキ膜１
２を形成することができないためである。

このため、従来では側面に金属メッキ膜を施した第４図
に示すようなものが提案されている。このＧａＡｓＦＥ
Ｔは、チップを構成するＧａＡｓ基板１１の裏面および
側面に５μｍ以上の厚さの金属メッキ膜１４が形成され
、その機械的な強度が増大されている。

〔発明が解決しようとする課題］ しかしながら、この改良されたＧａＡｓＦＥＴでは、そ
のプロセス上の制約により、チップ表面の周辺部に金属
膜１５が形成されなければならないという制約が生して
いる。

すなわち、このＧａＡｓＦＥＴでは、チップの側面に金
属メッキ膜１４を形成するためには、第５図に示すよう
に、支持板２１に貼付剤２２を用いてウェハを支持させ
、ＧａＡｓ基板１１を各チップに分離した後に、チップ
裏面および側面にメッキ用電流バスとしての導電膜２３
を蒸着等により形成する。その後、各チップの間に金属
メッキ層が形成されないようにフォトレジスト２４等を
選択的に形成し、しかる上で導電膜２３を利用してメッ
キ処理を行い、各チップの裏面および側面に金属メッキ
膜１４を形成している。

このとき、フォトレジスト２４０選択形成時に貼付剤２
２が溶解されることで導電膜２３が破れ、均一な導電が
できなくなって均一な金属メッキ層１４が形成できない
ことがある。このため、チップ間の領域に予め導電性の
補強板２５を形成し、かつ各チップの表面周辺部にも金
属膜１５を形成し、これら補強板２５と金属膜１５とを
接触させた状態にしておくことで、各チップの電気接続
を確保している。

しかしながら、このようにチップ表面の周辺部に金属膜
１５が存在していると、このチップを実装する際にボン
ディング線が金属膜１５にショートしないようにボンデ
ィング線を高く持ち上げたループ状にする必要があり、
そのためボンディング線が必然的に長くなる。高出力Ｇ
ａＡｓＦＥＴでは通常位相整合のためゲート電極に接続
されるボンディング線をチップコンデンサに接続してイ
ンピーダンスを整合するが、このゲート電極のボンディ
ング線が長いと回路のＱ値が大きくなり、周波数の広帯
域でフラットなＲＦ特性が得られなくなるという問題が
生じる。

本発明の目的は機械的強度を確保する一方で、広帯域で
のＲＦ特性を改善した高出力ＧａＡｓＦＥＴを提供する
ことにある。

〔課題を解決するための手段〕

本発明の高出力ＧａＡｓＦＥＴは、矩形チップ状をした
ＧａＡｓ基板からなるチップの表面の周辺部の少なくと
も一部が絶縁膜で構成され、かつチップの裏面および４
つの側面が金属メッキ膜で構成された構成としている。

この場合、チップ表面のゲート電極に対応する周辺部が
絶縁膜で構成されている。

〔作用］ 本発明によれば、チップの裏面および周面に形成した金
属メッキ膜によりチップの機械的強度が高められ、かつ
チップ表面の周辺部を絶縁膜で構成することでボンディ
ング線とのショートを防止し、ボンディング線を短くし
てそのＲＦ特性を改善する。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の高出力ＧａＡｓＦＥＴの一実施例を示
し、同図（ｂ）は平面図、同図（ａ）は同図（ｂ）のＡ
−Ａ線に沿う拡大断面図である。

これらの図において、高出力ＧａＡｓＦＥＴは６０μｍ
以下の厚さＧａＡｓ基板ｌにより矩形のチップ状に形成
されており、その裏面および４つの側面には厚さ５μｍ
以上の金属メッキ膜２を形成している。また、チップの
表面にはゲート電極Ｇ。

ドレイン電極り、ソース電極Ｓが形成されているが、こ
れら以外の領域、特にチップの周辺部は絶縁膜３で覆わ
れている。

このような構造のＧａＡｓＦＥＴを形成するためには、
第５図に示したメッキ法が採用されるが、このとき、支
持板２１に貼付剤２２で貼り付けたウェハＷの各チップ
間に設ける補強板２５を絶縁材で構成し、代わりにメッ
キ用導電パスとしての導電膜２３を比較的に厚（形成す
ることで実現可能となる。

すなわち、補強板２５を絶縁材で構成しても、フォトレ
ジストの選択形成時に貼付剤２２が露呈されることが防
止できるため、導電膜２３の破れが防止でき、かつ導電
膜２３を比較的に厚く形成することでその破れを更に効
果的に防止できる。

したがって、各チップの導電バスが損傷されることはな
く、各チップの表面の周辺部に金属層を形成する必要が
なくなるためである。

なお、この実施例では、補強板２５として厚さ２０００
人〜１μｍのＳ　ｒ　ＯｚやＳ　ｉ　ｓ　Ｎ　４膜等の
絶縁膜を用いている。

したがって、この高出力ＧａＡｓＦＥＴでは、裏面およ
び側面が金属メッキ膜２で被覆されているため、ビンセ
ット等が触れた場合でもＧａＡｓ基板１にクラックが生
じることはなく、機械的強度を増大することができる。

また、チップの実装時においても、ゲート電極Ｇから、
はぼ水平にボンディング線をひき出しても、周辺部に設
けた絶縁膜３によってＧａＡｓ基板ｌとのショートが防
止できるため、ボンディング線を短くすることができ、
広帯域におけるＲＦ特性を改善することが可能となる。

なお、ボンディング線長を短かくする必要があるのは、
ゲート電極に接続されるボンディング線であるため、チ
ップ表面のゲート電極Ｇ側の周辺部のみを絶縁膜で構成
すれば、他の３つの周辺部は金属膜で覆うように構成し
てもよい。

〔発明の効果〕

以上説明したように本発明は、チップの裏面および側面
を金属メッキ膜で構成しているので、ピンセット等が触
れた場合でもチップにクラックが生じることはなく、そ
の機械的強度を増大することができる。また、チップ表
面の周辺部を絶縁膜で構成しているので、ボンディング
線とＧａＡｓ基板とのショートを防止でき、ボンディン
グ線を短くして広帯域におけるＲＦ特性を改善すること
ができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示し、同図（ｂ）は平面図
、同図（ａ）は同図（ｂ）のＡ−Ａ線に沿う拡大断面図
、第２図は従来のＧａＡｓＦＥＴの一例の断面図、第３
図は第２図のＧａＡｓ　ＦＥＴの製造方法を説明するた
めの図、第４図は従来のＧａＡｓＦＥＴの他の例の断面
図、第５図は第４図のＧａＡｓＦＥＴの製造方法を説明
するための図である。 １・・・ＧａＡｓ基板、２・・・金属メッキ膜、３・・
・絶縁膜、１１・・・ＣｙａＡｓ基板、１２・・・金属
メッキ膜、１３・・・絶縁膜、１４・・・金属メッキ膜
、１５・・・金属膜、２１・・・支持板、２２・・・貼
付剤、２３・・・導電膜、２４・・・フォトレジスト、
２５・・・補強板。 （ａ） 第１図 Ａ、Ｊ 第２ 図 第３ 図 第４ 図 第５ 図

Claims (1)

1. 【特許請求の範囲】 １、厚さが６０μｍ以下のＧａＡｓ基板からなる矩形チ
   ップ状をした高出力ＧａＡｓＦＥＴにおいて、チップ表
   面の周辺部の少なくとも一部が絶縁膜で構成され、かつ
   チップの裏面および４つの側面が金属メッキ膜で構成さ
   れていることを特徴とする高出力ＧａＡｓＦＥＴ。 ２、チップ表面のゲート電極に対応する周辺部が絶縁膜
   で構成されてなる特許請求の範囲第１項記載の高出力Ｇ
   ａＡｓＦＥＴ。