JP2001274174A - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JP2001274174A JP2001274174A JP2000086845A JP2000086845A JP2001274174A JP 2001274174 A JP2001274174 A JP 2001274174A JP 2000086845 A JP2000086845 A JP 2000086845A JP 2000086845 A JP2000086845 A JP 2000086845A JP 2001274174 A JP2001274174 A JP 2001274174A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- metal plating
- via hole
- insulating substrate
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の金属めっき層とパッケージ間の
剥離を防止した高周波半導体装置を提供すること。 【解決手段】 複数の電極を有する電界効果トランジス
タが表面に形成されたＧａＡｓ基板１１と、このＧａＡ
ｓ基板１１の表面に形成された電界効果トランジスタの
ソース電極に接続された電極パッドＳ１と、この電極パ
ッドＳ１の下方に位置するＧａＡｓ基板１１部分に形成
されたビアホール１２とを具備し、ＧａＡｓ基板１１の
裏面に形成される金属めっき層１３ｂ、１４が裏面全体
でなくその一部のみに形成されている。
剥離を防止した高周波半導体装置を提供すること。 【解決手段】 複数の電極を有する電界効果トランジス
タが表面に形成されたＧａＡｓ基板１１と、このＧａＡ
ｓ基板１１の表面に形成された電界効果トランジスタの
ソース電極に接続された電極パッドＳ１と、この電極パ
ッドＳ１の下方に位置するＧａＡｓ基板１１部分に形成
されたビアホール１２とを具備し、ＧａＡｓ基板１１の
裏面に形成される金属めっき層１３ｂ、１４が裏面全体
でなくその一部のみに形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果トランジ
スタなどの半導体素子を半絶縁性基板上に形成した高周
波半導体装置に関する。
スタなどの半導体素子を半絶縁性基板上に形成した高周
波半導体装置に関する。
【０００２】
【従来の技術】マイクロ波の増幅などに使用される高周
波半導体装置は、たとえば、電界効果トランジスタなど
の能動素子およびストリップ線路やキャパシタなどの受
動素子をそれぞれ半絶縁性基板上に一緒に形成した半導
体装置を、パッケージ内に収納した構造になっている。
この場合、半導体装置を取り付けるパッケージは、半導
体装置上に形成される電界効果トランジスタの電極を接
地する接地機能を有している。同時に、電界効果トラン
ジスタなどが動作時に発生する熱を放出する放熱機能も
有している。
波半導体装置は、たとえば、電界効果トランジスタなど
の能動素子およびストリップ線路やキャパシタなどの受
動素子をそれぞれ半絶縁性基板上に一緒に形成した半導
体装置を、パッケージ内に収納した構造になっている。
この場合、半導体装置を取り付けるパッケージは、半導
体装置上に形成される電界効果トランジスタの電極を接
地する接地機能を有している。同時に、電界効果トラン
ジスタなどが動作時に発生する熱を放出する放熱機能も
有している。
【０００３】したがって、半導体装置をパッケージに取
り付ける場合、半導体装置とパッケージが、電気的にも
熱的にも良好な接触状態となることが望まれる。このよ
うな良好な接触状態を実現する方法として、たとえば半
絶縁性基板の一部にビアホールを設ける方法がある。
り付ける場合、半導体装置とパッケージが、電気的にも
熱的にも良好な接触状態となることが望まれる。このよ
うな良好な接触状態を実現する方法として、たとえば半
絶縁性基板の一部にビアホールを設ける方法がある。
【０００４】ここで、ビアホールを設けた従来の高周波
半導体装置について、その製造工程を断面で示した図５
を参照して説明する。まず、図５（ａ）に示すように、
半絶縁性ＧａＡｓ基板５１上に電界効果トランジスタを
形成し、同時に、電界効果トランジスタのソースやゲー
ト、ドレインの各電極に接続されたソースパッドＳ、ゲ
ートパッドＧ、ドレインパッドＤなどをＧａＡｓ基板５
１上に形成する。
半導体装置について、その製造工程を断面で示した図５
を参照して説明する。まず、図５（ａ）に示すように、
半絶縁性ＧａＡｓ基板５１上に電界効果トランジスタを
形成し、同時に、電界効果トランジスタのソースやゲー
ト、ドレインの各電極に接続されたソースパッドＳ、ゲ
ートパッドＧ、ドレインパッドＤなどをＧａＡｓ基板５
１上に形成する。
【０００５】次に、図５（ｂ）に示すように、ＧａＡｓ
基板５１の一部、たとえばソースパッドＳの下方部分に
ビアホール５２を形成する。
基板５１の一部、たとえばソースパッドＳの下方部分に
ビアホール５２を形成する。
【０００６】次に、図５（ｃ）に示すように、ビアホー
ル５２の内面、および、ＧａＡｓ基板５１の裏面全体に
Ａｕめっき層５３を形成する。
ル５２の内面、および、ＧａＡｓ基板５１の裏面全体に
Ａｕめっき層５３を形成する。
【０００７】Ａｕめっき層５３は、図６に示すように、
ＧａＡｓ基板５１の裏面全体（斜線領域）に形成され
る。図６では、ＧａＡｓ基板５１の表面側に電界効果ト
ランジスタが形成される領域を符号６１で、ソースパッ
ドＳ、ゲートパッドＧ、ドレインパッドＤが形成される
領域を符号Ｓ１、Ｇ１、Ｄ１で、また、ビアホール５２
のＧａＡｓ基板５１裏面の開口を符号５２１で示してあ
る。
ＧａＡｓ基板５１の裏面全体（斜線領域）に形成され
る。図６では、ＧａＡｓ基板５１の表面側に電界効果ト
ランジスタが形成される領域を符号６１で、ソースパッ
ドＳ、ゲートパッドＧ、ドレインパッドＤが形成される
領域を符号Ｓ１、Ｇ１、Ｄ１で、また、ビアホール５２
のＧａＡｓ基板５１裏面の開口を符号５２１で示してあ
る。
【０００８】上記した方法で製造された半導体装置は、
Ａｕめっき層５３が形成された面が、ＡｕＳｎはんだな
どを用いてパッケージの底面にはんだ付けされる。
Ａｕめっき層５３が形成された面が、ＡｕＳｎはんだな
どを用いてパッケージの底面にはんだ付けされる。
【０００９】上記した構造によれば、半導体装置のＡｕ
めっき層５３とパッケージ間に電気的および熱的に良好
な接触状態が得られ、半導体装置とパッケージ間の電気
抵抗および熱抵抗が減少する。
めっき層５３とパッケージ間に電気的および熱的に良好
な接触状態が得られ、半導体装置とパッケージ間の電気
抵抗および熱抵抗が減少する。
【００１０】
【発明が解決しようとする課題】従来の高周波半導体装
置は、半導体装置のＡｕめっき層がパッケージの底面な
どにはんだ付けされる。この場合、半導体装置とパッケ
ージは強く接合し、半導体装置がパッケージから剥離す
るようなことはない。しかし、半導体装置のＧａＡｓ基
板とＡｕめっき層との間に熱膨張率の相違があるため、
ＧａＡｓ基板に反りが発生する。
置は、半導体装置のＡｕめっき層がパッケージの底面な
どにはんだ付けされる。この場合、半導体装置とパッケ
ージは強く接合し、半導体装置がパッケージから剥離す
るようなことはない。しかし、半導体装置のＧａＡｓ基
板とＡｕめっき層との間に熱膨張率の相違があるため、
ＧａＡｓ基板に反りが発生する。
【００１１】したがって、生産性の向上やコスト低減の
ために、Ａｇペーストなどの樹脂ペーストを用いて、半
導体装置をパッケージ上にマウントすると、高温キュア
時にＧａＡｓ基板に反りが発生し、半導体装置のＡｕめ
っき層と樹脂ペーストとの間に剥離が発生することがあ
る。
ために、Ａｇペーストなどの樹脂ペーストを用いて、半
導体装置をパッケージ上にマウントすると、高温キュア
時にＧａＡｓ基板に反りが発生し、半導体装置のＡｕめ
っき層と樹脂ペーストとの間に剥離が発生することがあ
る。
【００１２】剥離が発生すると、半導体装置とパッケー
ジ間の電気的および熱的な接触が不十分となり、電気特
性が劣化し、また放熱が不十分になる。
ジ間の電気的および熱的な接触が不十分となり、電気特
性が劣化し、また放熱が不十分になる。
【００１３】本発明は、上記した欠点を解決し、半導体
装置の金属めっき層とパッケージ間の剥離を防止した高
周波半導体装置を提供することを目的とする。
装置の金属めっき層とパッケージ間の剥離を防止した高
周波半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明は、複数の電極を
有する半導体素子が表面に形成された半絶縁性基板と、
この半絶縁性基板の表面に形成され複数の電極の１つに
接続された電極パッドと、この電極パッドの下方に位置
する前記半絶縁性基板部分に形成されたビアホールと、
このビアホールの内面および前記半絶縁性基板の裏面に
形成された金属めっき層とを具備した高周波半導体装置
において、前記半絶縁性基板の裏面に形成された前記金
属めっき層が、前記半絶縁性基板の裏面全体でなくその
一部のみに形成されていることを特徴としている。
有する半導体素子が表面に形成された半絶縁性基板と、
この半絶縁性基板の表面に形成され複数の電極の１つに
接続された電極パッドと、この電極パッドの下方に位置
する前記半絶縁性基板部分に形成されたビアホールと、
このビアホールの内面および前記半絶縁性基板の裏面に
形成された金属めっき層とを具備した高周波半導体装置
において、前記半絶縁性基板の裏面に形成された前記金
属めっき層が、前記半絶縁性基板の裏面全体でなくその
一部のみに形成されていることを特徴としている。
【００１５】
【発明の実施の形態】本発明の実施の形態について、そ
の製造工程を断面で示した図１を参照して説明する。ま
ず、図１（ａ）に示すように、半絶縁性ＧａＡｓ基板１
１上に電界効果トランジスタを形成し、同時に、電界効
果トランジスタのソースやゲート、ドレインの各電極に
接続されたソースパッドＳ、ゲートパッドＧ、ドレイン
パッドＤなどをＧａＡｓ基板１１上に形成する。
の製造工程を断面で示した図１を参照して説明する。ま
ず、図１（ａ）に示すように、半絶縁性ＧａＡｓ基板１
１上に電界効果トランジスタを形成し、同時に、電界効
果トランジスタのソースやゲート、ドレインの各電極に
接続されたソースパッドＳ、ゲートパッドＧ、ドレイン
パッドＤなどをＧａＡｓ基板１１上に形成する。
【００１６】次に、図１（ｂ）に示すように、ＧａＡｓ
基板１１の一部、たとえばソースパッドＳの下方部分に
ビアホール１２を形成する。
基板１１の一部、たとえばソースパッドＳの下方部分に
ビアホール１２を形成する。
【００１７】次に、図１（ｃ）に示すように、ビアホー
ル１２の内面およびＧａＡｓ基板１１裏面のビアホール
１２の開口の周辺部に、それぞれＡｕめっき層１３ａ、
１３ｂを形成する。また、電界効果トランジスタのソー
スやゲート、ドレインの各電極が形成された領域の下方
にＡｕめっき層１４を形成する。
ル１２の内面およびＧａＡｓ基板１１裏面のビアホール
１２の開口の周辺部に、それぞれＡｕめっき層１３ａ、
１３ｂを形成する。また、電界効果トランジスタのソー
スやゲート、ドレインの各電極が形成された領域の下方
にＡｕめっき層１４を形成する。
【００１８】上記した方法によれば、図２に示すよう
に、ＧａＡｓ基板１１の裏面には、裏面全体でなく、そ
の一部のみにＡｕめっき層が形成される。たとえば、ビ
アホール１２の開口１２ａを囲むその周辺部および電界
効果トランジスタが形成された領域の下方のみに、それ
ぞれが互いに接続しない独立したＡｕめっき層１３ｂ、
１４が形成される。たとえば、電界効果トランジスタが
形成された領域下方のＡｕめっき層１４はほぼ長方形状
に形成される。また、ビアホール１２の開口周辺部のＡ
ｕめっき層１３ｂは、ＧａＡｓ基板１１裏面の開口１２
ａの縁に沿ってその全体をある幅で囲むようにたとえば
環状に形成される。
に、ＧａＡｓ基板１１の裏面には、裏面全体でなく、そ
の一部のみにＡｕめっき層が形成される。たとえば、ビ
アホール１２の開口１２ａを囲むその周辺部および電界
効果トランジスタが形成された領域の下方のみに、それ
ぞれが互いに接続しない独立したＡｕめっき層１３ｂ、
１４が形成される。たとえば、電界効果トランジスタが
形成された領域下方のＡｕめっき層１４はほぼ長方形状
に形成される。また、ビアホール１２の開口周辺部のＡ
ｕめっき層１３ｂは、ＧａＡｓ基板１１裏面の開口１２
ａの縁に沿ってその全体をある幅で囲むようにたとえば
環状に形成される。
【００１９】ＧａＡｓ基板１１の裏面の一部だけにＡｕ
めっき層を残す場合、まず、ＧａＡｓ基板１１の裏面全
面にＡｕめっき層を形成する。その後、Ａｕめっき層を
残す領域にレジストを形成し、レジストの形成されてい
ない部分のＡｕめっき層をエッチングで除去し、さら
に、レジストを除去する方法で行われる。
めっき層を残す場合、まず、ＧａＡｓ基板１１の裏面全
面にＡｕめっき層を形成する。その後、Ａｕめっき層を
残す領域にレジストを形成し、レジストの形成されてい
ない部分のＡｕめっき層をエッチングで除去し、さら
に、レジストを除去する方法で行われる。
【００２０】なお、図２では、ＧａＡｓ基板１１の表面
側にソースパッドＳ、ゲートパッドＧ、ドレインパッド
Ｄが形成される領域を符号Ｓ１、Ｇ１、Ｄ１で示してい
る。図２に示されるように、ゲートパッドＧやドレイン
パッドＤが形成された領域の下方部分Ｇ１、Ｄ１にはＡ
ｕめっき層が形成されていない。
側にソースパッドＳ、ゲートパッドＧ、ドレインパッド
Ｄが形成される領域を符号Ｓ１、Ｇ１、Ｄ１で示してい
る。図２に示されるように、ゲートパッドＧやドレイン
パッドＤが形成された領域の下方部分Ｇ１、Ｄ１にはＡ
ｕめっき層が形成されていない。
【００２１】上記した方法で製造された半導体装置は、
たとえば樹脂ペーストなどを用いて、Ａｕめっき層１３
ｂ、１４が形成された側の裏面がパッケージの底面など
に接合される。このとき、半導体装置とパッケージ間に
電気的および熱的に良好な接触状態が得られ、半導体装
置と基板間の電気抵抗および熱抵抗が減少する。
たとえば樹脂ペーストなどを用いて、Ａｕめっき層１３
ｂ、１４が形成された側の裏面がパッケージの底面など
に接合される。このとき、半導体装置とパッケージ間に
電気的および熱的に良好な接触状態が得られ、半導体装
置と基板間の電気抵抗および熱抵抗が減少する。
【００２２】また、上記した構成によれば、Ａｕめっき
層が形成される領域はＧａＡｓ基板裏面の全体でなくそ
の一部になっている。また、ビアホール開口の周辺部に
形成されたＡｕめっき層と、電界効果トランジスタが形
成された領域の下方部分のＡｕめっき層とが分離してい
る。そのため、ＧａＡｓ基板とＡｕめっき層間のバイア
メタル効果が小さくなり、反りの発生が抑えられる。
層が形成される領域はＧａＡｓ基板裏面の全体でなくそ
の一部になっている。また、ビアホール開口の周辺部に
形成されたＡｕめっき層と、電界効果トランジスタが形
成された領域の下方部分のＡｕめっき層とが分離してい
る。そのため、ＧａＡｓ基板とＡｕめっき層間のバイア
メタル効果が小さくなり、反りの発生が抑えられる。
【００２３】なお、ビアホールの開口周辺部のＡｕめっ
き層は、電界効果トランジスタなどの増幅素子が動作時
に発生する熱を拡散させる効果をもっている。したがっ
て、熱拡散効果を考えた場合、Ａｕめっき層の面積は広
い方が効果が大きい。しかし、Ａｕめっき層の面積が広
くなるとバイアメタル効果が大きくなる。
き層は、電界効果トランジスタなどの増幅素子が動作時
に発生する熱を拡散させる効果をもっている。したがっ
て、熱拡散効果を考えた場合、Ａｕめっき層の面積は広
い方が効果が大きい。しかし、Ａｕめっき層の面積が広
くなるとバイアメタル効果が大きくなる。
【００２４】したがって、ビアホールの開口周辺部に形
成する金属めっき層の幅、たとえば、ビアホール開口の
ほぼ中心部分を通る線上における幅Ｌ（図２）を、Ｇａ
Ａｓ基板裏面のビアホールの開口直径ｌ（図２）の１３
０％以下となるようにしている。このような寸法に設定
することにより、必要な熱拡散効果が得られ、同時に、
バイアメタル効果も抑えられる。たとえばビア径ｌが１
００μｍ程度の場合、金属めっき層の幅は１３０μｍ程
度に設定される。
成する金属めっき層の幅、たとえば、ビアホール開口の
ほぼ中心部分を通る線上における幅Ｌ（図２）を、Ｇａ
Ａｓ基板裏面のビアホールの開口直径ｌ（図２）の１３
０％以下となるようにしている。このような寸法に設定
することにより、必要な熱拡散効果が得られ、同時に、
バイアメタル効果も抑えられる。たとえばビア径ｌが１
００μｍ程度の場合、金属めっき層の幅は１３０μｍ程
度に設定される。
【００２５】また、ビアホール開口の縁から３０μｍ程
度の幅でＡｕめっき層を残することによっても、必要な
熱拡散効果が得られ、同時に、バイアメタル効果が抑え
られる。この寸法は素子部についても同様である。
度の幅でＡｕめっき層を残することによっても、必要な
熱拡散効果が得られ、同時に、バイアメタル効果が抑え
られる。この寸法は素子部についても同様である。
【００２６】次に、本発明の他の実施形態について図３
を参照して説明する。図３では、図２に対応する部分に
は同じ符号を付し、重複する説明を一部省略する。
を参照して説明する。図３では、図２に対応する部分に
は同じ符号を付し、重複する説明を一部省略する。
【００２７】この実施形態の場合、ＧａＡｓ基板１１裏
面の端縁に接する周辺部全体にもＡｕめっき層３１が残
されている。周辺部全体にＡｕめっき層３１を残した場
合、周辺部全体が同電位となるため、ＧａＡｓ基板１１
上における電位のふらつきが抑えられる。なお、Ａｕめ
っき層３１は周辺部を同電位にする目的であるため、で
きるだけ狭い幅で形成し、たとえば、他の２つのＡｕめ
っき層１３ｂ、１４の幅よりも狭くしている。
面の端縁に接する周辺部全体にもＡｕめっき層３１が残
されている。周辺部全体にＡｕめっき層３１を残した場
合、周辺部全体が同電位となるため、ＧａＡｓ基板１１
上における電位のふらつきが抑えられる。なお、Ａｕめ
っき層３１は周辺部を同電位にする目的であるため、で
きるだけ狭い幅で形成し、たとえば、他の２つのＡｕめ
っき層１３ｂ、１４の幅よりも狭くしている。
【００２８】次に、本発明のもう１つの他の実施形態に
ついて図４を参照して説明する。図３では、図２および
図３に対応する部分には同じ符号を付し、重複する説明
を一部省略する。
ついて図４を参照して説明する。図３では、図２および
図３に対応する部分には同じ符号を付し、重複する説明
を一部省略する。
【００２９】この実施形態の場合、さらに、周辺部全体
に形成された金属めっき層３１と電界効果トランジスタ
などが形成された領域の下方部分の金属めっき層１４と
を、ビアホールの開口周辺部に形成された金属めっき層
１３ｂを経由せずに、直接接続する第１の接続用金属め
っき層４１ａを残している。また、周辺部全体に形成さ
れた金属めっき層３１とビアホールの開口周辺部に形成
された金属めっき層１３ｂとを、電界効果トランジスタ
などが形成された領域の下方部分に形成された金属めっ
き層１４を経由せずに、直接接続する第２の接続用金属
めっき層４１ｂを残している。
に形成された金属めっき層３１と電界効果トランジスタ
などが形成された領域の下方部分の金属めっき層１４と
を、ビアホールの開口周辺部に形成された金属めっき層
１３ｂを経由せずに、直接接続する第１の接続用金属め
っき層４１ａを残している。また、周辺部全体に形成さ
れた金属めっき層３１とビアホールの開口周辺部に形成
された金属めっき層１３ｂとを、電界効果トランジスタ
などが形成された領域の下方部分に形成された金属めっ
き層１４を経由せずに、直接接続する第２の接続用金属
めっき層４１ｂを残している。
【００３０】この場合も、たとえば接地する領域全体が
電気的に接続され、ＧａＡｓ基板１１上の電位のふらつ
きが抑えられる。なお、第１の接続用金属めっき層４１
ａと第２の接続用金属めっき層４１ｂを同時に設けれ
ば、電位のふらつきをより確実に防止できるが、その一
方だけでも有効である。また、周辺部全体に形成された
金属めっき層３１と金属めっき層１３ｂあるいは金属め
っき層１４とを直接接続する構成にしている。この場
合、金属めっき層が連続する長さが短くなり、バイアメ
タル効果が小さくなる。
電気的に接続され、ＧａＡｓ基板１１上の電位のふらつ
きが抑えられる。なお、第１の接続用金属めっき層４１
ａと第２の接続用金属めっき層４１ｂを同時に設けれ
ば、電位のふらつきをより確実に防止できるが、その一
方だけでも有効である。また、周辺部全体に形成された
金属めっき層３１と金属めっき層１３ｂあるいは金属め
っき層１４とを直接接続する構成にしている。この場
合、金属めっき層が連続する長さが短くなり、バイアメ
タル効果が小さくなる。
【００３１】なお、上記の実施形態では、ＧａＡｓ基板
上に形成される半導体素子が電界効果トランジスタの場
合で説明している。しかし、半導体素子が電界効果トラ
ンジスタ以外の場合でも、この発明を適用できる。ま
た、半絶縁性基板もＧａＡｓに限るものではない。
上に形成される半導体素子が電界効果トランジスタの場
合で説明している。しかし、半導体素子が電界効果トラ
ンジスタ以外の場合でも、この発明を適用できる。ま
た、半絶縁性基板もＧａＡｓに限るものではない。
【００３２】
【発明の効果】本発明によれば、半導体装置の金属めっ
き層とパッケージ間の剥離を防止した高周波半導体装置
を実現できる。
き層とパッケージ間の剥離を防止した高周波半導体装置
を実現できる。
【図１】本発明の実施形態を説明するための製造工程図
である。
である。
【図２】本発明の実施形態における基板裏面に形成され
た金属めっき層を説明するための図である。
た金属めっき層を説明するための図である。
【図３】本発明の実施形態における基板裏面に形成され
た金属めっき層の他の例を説明するための図である。
た金属めっき層の他の例を説明するための図である。
【図４】本発明の実施形態における基板裏面に形成され
た金属めっき層の他の例を説明するための図である。
た金属めっき層の他の例を説明するための図である。
【図５】従来例を説明するための製造工程図である。
【図６】従来例における基板裏面に形成された金属めっ
き層を説明するための図である。
き層を説明するための図である。
１１…ＧａＡｓ基板１１ １２…ビアホール １２ａ…ビアホールの開口 １３ｂ、１４、３１、４１ａ、４１ｂ…金属めっき層 Ｓ…ソースパッド Ｇ…ゲートパッド Ｄ…ドレインパッド
Claims (7)
- 【請求項１】 複数の電極を有する半導体素子が表面に
形成された半絶縁性基板と、この半絶縁性基板の表面に
形成され前記複数の電極の１つに接続された電極パッド
と、この電極パッドの下方に位置する前記半絶縁性基板
部分に形成されたビアホールと、このビアホールの内面
および前記半絶縁性基板の裏面に形成された金属めっき
層とを具備した高周波半導体装置において、前記半絶縁
性基板の裏面に形成される前記金属めっき層が、前記半
絶縁性基板の裏面全体でなくその一部のみに形成されて
いることを特徴とする高周波半導体装置。 - 【請求項２】 複数の電極を有する半導体素子が表面に
形成された半絶縁性基板と、この半絶縁性基板の表面に
形成され前記複数の電極の１つに続された電極パッド
と、この電極パッドの下方に位置する前記半絶縁性基板
部分に形成されたビアホールと、このビアホールの内面
および前記半絶縁性基板の裏面に形成された金属めっき
層とを具備した高周波半導体装置において、前記半絶縁
性基板の裏面に形成される前記金属めっき層が、前記ビ
アホールの開口周辺および前記半導体素子が形成された
領域の下方に、それぞれ独立して形成されていることを
特徴とする高周波半導体装置。 - 【請求項３】 複数の電極を有する半導体素子が表面に
形成された半絶縁性基板と、この半絶縁性基板の表面に
形成され前記複数の電極の１つに接続された電極パッド
と、この電極パッドの下方に位置する前記半絶縁性基板
部分に形成されたビアホールと、このビアホールの内面
および前記半絶縁性基板の裏面に形成された金属めっき
層とを具備した高周波半導体装置において、前記半絶縁
性基板の裏面に形成される前記金属めっき層が、前記ビ
アホールの開口周辺および前記半導体素子が形成された
領域の下方、前記半絶縁性基板の端縁に接する周辺部全
体に、それぞれ独立して形成されていることを特徴とす
る高周波半導体装置。 - 【請求項４】 周辺部全体に形成された金属めっき層と
半導体素子が形成された領域の下方部分に形成された金
属めっき層とを、ビアホールの開口周辺に形成された金
属めっき層を経由せずに直接接続する接続用金属めっき
層を設けた請求項２または請求項３記載の高周波半導体
装置。 - 【請求項５】 周辺部全体に形成された金属めっき層と
ビアホールの開口周辺に形成された金属めっき層とを、
半導体素子が形成された領域の下方部分に形成された金
属めっき層を経由せずに直接接続する接続用金属めっき
層を設けた請求項２または請求項３記載の高周波半導体
装置。 - 【請求項６】 周辺部全体に形成された金属めっき層と
半導体素子が形成された領域の下方部分に形成された金
属めっき層とを、ビアホールの開口周辺に形成された金
属めっき層を経由せずに直接接続する第１の接続用金属
めっき層と、周辺部全体に形成された金属めっき層とビ
アホールの開口周辺に形成された金属めっき層とを、前
記半導体素子が形成された領域の下方部分に形成された
金属めっき層を経由せずに直接接続する第２の接続用金
属めっき層とを設けた請求項２または請求項３記載の高
周波半導体装置。 - 【請求項７】 ビアホールの開口周辺に形成された金属
めっき層の前記ビアホール開口のほぼ中心部分を通る線
上における幅は、半絶縁性基板裏面の前記ビアホールの
開口の直径の１３０％以下である請求項２または請求項
３記載の高周波半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000086845A JP2001274174A (ja) | 2000-03-27 | 2000-03-27 | 高周波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000086845A JP2001274174A (ja) | 2000-03-27 | 2000-03-27 | 高周波半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001274174A true JP2001274174A (ja) | 2001-10-05 |
Family
ID=18602947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000086845A Pending JP2001274174A (ja) | 2000-03-27 | 2000-03-27 | 高周波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001274174A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015065233A (ja) * | 2013-09-24 | 2015-04-09 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
-
2000
- 2000-03-27 JP JP2000086845A patent/JP2001274174A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015065233A (ja) * | 2013-09-24 | 2015-04-09 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2848682B2 (ja) | 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア | |
| GB2213638A (en) | Micro-wave monolithic integrated circuit with heat sink | |
| US6372550B2 (en) | Semiconductor device and method for manufacturing same | |
| US6046501A (en) | RF-driven semiconductor device | |
| JP2003163310A (ja) | 高周波半導体装置 | |
| JP2001274174A (ja) | 高周波半導体装置 | |
| JPH02177342A (ja) | 集積回路実装用テープ | |
| JPH11238870A (ja) | 半導体装置とその製造方法 | |
| JP4718751B2 (ja) | 半導体装置 | |
| JP2703908B2 (ja) | 化合物半導体装置 | |
| JP2713200B2 (ja) | 半導体装置およびその製造方法 | |
| JP2933041B2 (ja) | 半導体装置 | |
| JP7332130B2 (ja) | 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置 | |
| JPH11163205A (ja) | 半導体装置 | |
| JPS63140556A (ja) | 半導体装置 | |
| JP2758888B2 (ja) | 半導体装置 | |
| JP2865099B1 (ja) | 半導体装置 | |
| JP3258298B2 (ja) | 半導体装置用放熱板の製造方法 | |
| JPH10107076A (ja) | 半導体装置およびその実装方法 | |
| JPH05243396A (ja) | 半導体装置及びその製造方法 | |
| JP2520584B2 (ja) | 半導体装置 | |
| US20050035181A1 (en) | Package substrate and process thereof | |
| JP4035804B2 (ja) | 高周波半導体集積回路装置 | |
| JPS6117146B2 (ja) | ||
| JPH0429330A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040210 |