JPS63140556A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63140556A JPS63140556A JP61287489A JP28748986A JPS63140556A JP S63140556 A JPS63140556 A JP S63140556A JP 61287489 A JP61287489 A JP 61287489A JP 28748986 A JP28748986 A JP 28748986A JP S63140556 A JPS63140556 A JP S63140556A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- heat sink
- substrate
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 19
- 230000017525 heat dissipation Effects 0.000 abstract description 17
- 230000000694 effects Effects 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Junction Field-Effect Transistors (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に関し、特に、裏面に放熱用金
属体が設けられている半導体素子の構造に関するもので
ある。
属体が設けられている半導体素子の構造に関するもので
ある。
以下、半導体素子として、マイクロ波周波数帯で広（用
いられている高出力ＧａＡｓＦＥＴを例にとって説明す
る。
いられている高出力ＧａＡｓＦＥＴを例にとって説明す
る。
第３図は、従来の放熱用金属体を有する高出力ＧａＡｓ
ＦＥ′ｒの斜視図である。図に於いて、１は放熱用金属
体、２は半導体基板、３は半導体基板２の表面に形成さ
れたソース電極、同様に４はゲート電極、５はドレイン
電極である。
ＦＥ′ｒの斜視図である。図に於いて、１は放熱用金属
体、２は半導体基板、３は半導体基板２の表面に形成さ
れたソース電極、同様に４はゲート電極、５はドレイン
電極である。
このような従来の高出力ＧａＡｓＦＥＴでは、半導体基
板２上に電極形成を行なった後に、メッキによって半導
体素子の裏面の全面に亙って放熱用金属体１を形成して
いた０通常は、高出力ＧａＡｓＦＥＴの放熱を良くする
ために半導体基板２の厚みを薄くし、また、機械的強度
を保つために放熱用金属体ｌを厚く形成する。具体的な
寸法としては、半導体基板２と放熱用金属体１の厚みを
各々２０〜３０μｍに作製している。
板２上に電極形成を行なった後に、メッキによって半導
体素子の裏面の全面に亙って放熱用金属体１を形成して
いた０通常は、高出力ＧａＡｓＦＥＴの放熱を良くする
ために半導体基板２の厚みを薄くし、また、機械的強度
を保つために放熱用金属体ｌを厚く形成する。具体的な
寸法としては、半導体基板２と放熱用金属体１の厚みを
各々２０〜３０μｍに作製している。
従来の高出力ＧａＡｓＦＥＴは以上のように構成されて
いるので、回路に実装する場合、第４図に示すように半
導体基板２と放熱用金属体１との熱膨張係数の差から半
導体チップの“そり”を生じた。例えば回路の金属ベー
ス７に半田６で固着する場合、このそりによりチップ裏
面の全面が均一に固着できなかった。特に、半導体チッ
プ形状が大きくなる程そりが顕著となり、不充分な放熱
による信頼性の劣化を招くという問題があった。
いるので、回路に実装する場合、第４図に示すように半
導体基板２と放熱用金属体１との熱膨張係数の差から半
導体チップの“そり”を生じた。例えば回路の金属ベー
ス７に半田６で固着する場合、このそりによりチップ裏
面の全面が均一に固着できなかった。特に、半導体チッ
プ形状が大きくなる程そりが顕著となり、不充分な放熱
による信頼性の劣化を招くという問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、半導体チップの形状が大きい素子に於いても
、チップのそりが無く、良好な放熱を有する半導体装置
を得ることを目的とする。
たもので、半導体チップの形状が大きい素子に於いても
、チップのそりが無く、良好な放熱を有する半導体装置
を得ることを目的とする。
この発明に係る半導体装置は、放熱用金属体の上に半導
体基板を分割して形成したものである。
体基板を分割して形成したものである。
この発明においては、放熱用金属体の上に半導体基板を
分割して形成することにより、放熱用金属体と半導体基
板との間の熱膨張係数の差による歪みが軽減され、半導
体チップのそりが防止される。
分割して形成することにより、放熱用金属体と半導体基
板との間の熱膨張係数の差による歪みが軽減され、半導
体チップのそりが防止される。
以下、この発明の一実施例を図について説明する。第１
図に於いて、■は従来と同様の放熱用金属体、２０は分
割して形成した半導体基板、２１は半導体基板２０の分
割部分の溝である。また、３は半導体基板２０の表面に
形成されたソース電極、４はゲート電極、５はドレイン
電極である。
図に於いて、■は従来と同様の放熱用金属体、２０は分
割して形成した半導体基板、２１は半導体基板２０の分
割部分の溝である。また、３は半導体基板２０の表面に
形成されたソース電極、４はゲート電極、５はドレイン
電極である。
この半導体基板の分割は、まず、従来と同様の製造方法
により半導体基板の裏面の全面に放熱用金属体１を形成
し、その後に、半導体基板表面の分割しようとする部分
のみエツチングを行なって溝２１を形成して行なう。
により半導体基板の裏面の全面に放熱用金属体１を形成
し、その後に、半導体基板表面の分割しようとする部分
のみエツチングを行なって溝２１を形成して行なう。
以上のように形成された本発明の一実施例による高出力
ＧａＡｓＦＥＴでは、放熱用金属体１と半導体基板２０
との間の熱膨張係数の差による歪みが軽減され、回路に
実装する場合に従来問題となっていた半導体チップのそ
りが解消される。これにより、第２図に示すように半導
体チップ裏面の全面が均一に半田６で回路の金属ベース
７に固着され、装置の良好な放熱効果が実現できる。
ＧａＡｓＦＥＴでは、放熱用金属体１と半導体基板２０
との間の熱膨張係数の差による歪みが軽減され、回路に
実装する場合に従来問題となっていた半導体チップのそ
りが解消される。これにより、第２図に示すように半導
体チップ裏面の全面が均一に半田６で回路の金属ベース
７に固着され、装置の良好な放熱効果が実現できる。
なお、上記実施例では高出力ＧａＡｓＦＥＴの場合につ
いて説明したが、本発明はこれに限定されるものではな
く、他の高出力用半導体素子に通用できることは言うま
でもない。
いて説明したが、本発明はこれに限定されるものではな
く、他の高出力用半導体素子に通用できることは言うま
でもない。
以上のように、この発明に係る半導体装置によれば、放
熱用金属体の上に半導体基板を分割して形成したので、
半導体チップの形状が大きい場合に於いても、半導体チ
ップのそりが無く、良好な放熱が得られる効果がある。
熱用金属体の上に半導体基板を分割して形成したので、
半導体チップの形状が大きい場合に於いても、半導体チ
ップのそりが無く、良好な放熱が得られる効果がある。
第１図はこの発明の一実施例による半導体装置を示す斜
視図、第２図はその半導体装置を回路に実装した場合を
示す断面図、第３図は従来の半導体装置を示す斜視図、
第４回はその回路実装時の断面図である。 １は放熱用金属体、２は半導体基板、３はソース電極、
４はゲート電極、５はドレイン電極、２０は分割した半
導体基板、２１は分割部の溝。 なお図中同一符号は同−又は相当部分を示す。
視図、第２図はその半導体装置を回路に実装した場合を
示す断面図、第３図は従来の半導体装置を示す斜視図、
第４回はその回路実装時の断面図である。 １は放熱用金属体、２は半導体基板、３はソース電極、
４はゲート電極、５はドレイン電極、２０は分割した半
導体基板、２１は分割部の溝。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）半導体基板と該半導体基板の裏面に形成された放
熱用金属体とからなる半導体装置に於いて、上記半導体
基板は分割されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61287489A JPS63140556A (ja) | 1986-12-01 | 1986-12-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61287489A JPS63140556A (ja) | 1986-12-01 | 1986-12-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63140556A true JPS63140556A (ja) | 1988-06-13 |
Family
ID=17718002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61287489A Pending JPS63140556A (ja) | 1986-12-01 | 1986-12-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63140556A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2646018A1 (fr) * | 1989-04-12 | 1990-10-19 | Mitsubishi Electric Corp | Dispositif semiconducteur et son procede de fabrication |
| JPH03142845A (ja) * | 1989-10-27 | 1991-06-18 | Mitsubishi Electric Corp | 電界効果トランジスタ |
| US6536509B1 (en) | 1997-01-18 | 2003-03-25 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Diamond body |
| CN102083278A (zh) * | 2009-11-30 | 2011-06-01 | 三星电机株式会社 | 制造印刷电路板的方法 |
-
1986
- 1986-12-01 JP JP61287489A patent/JPS63140556A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2646018A1 (fr) * | 1989-04-12 | 1990-10-19 | Mitsubishi Electric Corp | Dispositif semiconducteur et son procede de fabrication |
| JPH03142845A (ja) * | 1989-10-27 | 1991-06-18 | Mitsubishi Electric Corp | 電界効果トランジスタ |
| US6536509B1 (en) | 1997-01-18 | 2003-03-25 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Diamond body |
| CN102083278A (zh) * | 2009-11-30 | 2011-06-01 | 三星电机株式会社 | 制造印刷电路板的方法 |
| US8800137B2 (en) | 2009-11-30 | 2014-08-12 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing printed circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2950472B2 (ja) | 電子集積回路パッケージのメタライゼーション構造を形成する方法 | |
| JP2757805B2 (ja) | 半導体装置 | |
| EP0725445A1 (en) | Comb-shaped field effect transistor | |
| JPH04144157A (ja) | 半導体装置およびその製造方法 | |
| JPS63140556A (ja) | 半導体装置 | |
| JPH02177342A (ja) | 集積回路実装用テープ | |
| JPH10242331A (ja) | パワーモジュール用基板及びその製造法 | |
| JPH11238870A (ja) | 半導体装置とその製造方法 | |
| JP2713200B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04213863A (ja) | Ｉｃ実装用パッケージ／キャリア | |
| JPH01120853A (ja) | 半導体装置 | |
| JPH10242330A (ja) | パワーモジュール用基板及びその製造法 | |
| JPH06169037A (ja) | 半導体パッケージ | |
| JP2845232B2 (ja) | 半導体装置 | |
| JP3302811B2 (ja) | マイクロ波半導体装置 | |
| JPH05152340A (ja) | 電界効果トランジスタ | |
| JPH06334197A (ja) | 半導体装置およびその製造方法 | |
| JPH0529506A (ja) | 半導体装置 | |
| JPH10189803A (ja) | 放熱板への絶縁基板取付構造 | |
| JPH0755003Y2 (ja) | 半導体素子用セラミックパッケージ | |
| JPH04233752A (ja) | 電子部品用パッケージ | |
| JPS6179261A (ja) | 半導体装置の製造方法 | |
| KR950003237B1 (ko) | 고출력 반도체 장치 | |
| JPS63198363A (ja) | 半導体装置 | |
| KR20020080234A (ko) | 반도체장치 |