FR2646018A1 - Dispositif semiconducteur et son procede de fabrication - Google Patents
Dispositif semiconducteur et son procede de fabrication Download PDFInfo
- Publication number
- FR2646018A1 FR2646018A1 FR9004371A FR9004371A FR2646018A1 FR 2646018 A1 FR2646018 A1 FR 2646018A1 FR 9004371 A FR9004371 A FR 9004371A FR 9004371 A FR9004371 A FR 9004371A FR 2646018 A1 FR2646018 A1 FR 2646018A1
- Authority
- FR
- France
- Prior art keywords
- radiant
- layer
- substrate
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Dicing (AREA)
- Die Bonding (AREA)
Abstract
L'invention concerne un dispositif semiconducteur produit par la production d'éléments fonctionnels sur la surface d'un substrat de plaquette semiconductrice 8, la production d'une électrode radiante 4 et d'une couche radiante isolante 12 successivement sur la surface arrière du substrat 8, et la subdivision du substrat en plusieurs puces semiconductrices 50, caractérisé en ce que la puce semiconductrice 50 qui comprend la couche radiante dure 12 présente une dimension en configuration externe supérieure à celle de son substrat.
Description
Dispositif semiconducteur et son procédé de fabrication
DOMAINE DE L'INVENTION
La présente invention concerne un dispositif semiconducteur, et plus particulièrement un dispositif comprenant un dissipateur de chaleur plaqué (appelé ci-après 'DCP") sur la surface arrière de la puce semiconductrice. La présente invention concerne en outre un
procédé de fabrication de ce dispositif.
ARRIERE-PLAN DE L'INVENTION
La figure 5 montre un dispositif semiconducteur de l'art antérieur muni d'un DCP. A la figure 5, la référence numérique 1 désigne un dispositif semiconducteur obtenu en montant une puce semiconductrice 5 sur un support 7 comprenant par exemple du Cu ou du Kovar au moyen d'un matériau de soudage 6. La puce semiconductrice 5 est constituée par un substrat de puce semiconductrice 3 comprenant par exemple du Si ou du GaAs sur lequel des couches à éléments fonctionnels sont produites par formation de couches de câblage, et un DCP 4 produit sur le c5té de la surface arrière du substrat de puce semiconductrice 3 par application
de Au, Ag ou Cu.
Le procédé de fabrication de l'art antérieur de la puce semiconductrice décrite ci-dessus va être décrit en référence aux
figures 6(a) à (d).
Un substrat semiconducteur constitué par exemple en Si, ou GaAs et d'une épaisseur d'environ 600 microns est utilisé en tant que substrat de plaquette semiconductrice 8, et des éléments actifs ainsi que des éléments passifs sont produits sur sa région superficielle, et ensuite une couche à éléments fonctionnels 2 est produite par application de
couches de câblage sur le substrat 8 (figure 6(a)).
Ensuite, le substrat de plaquette semiconductrice 8 est aminci jusqu'à une épaisseur prédéterminée en tenant compte du rayonnement de la chaleur et des travaux nécessités par le montage, c'est-à-dire une épaisseur d'environ 100 microns par exemple par rodage, polissage ou décapage. Ensuite, on évapore sur la surface arrière du substrat 8 une
2646 0 1 8
-2- couche de Ti, Ni ou Cr présentant de fortes propriétés adhésives avec le substrat 8, et on produit en outre une électrode 9 sur la surface arrière, constituée par une couche de Au d'une épaisseur d'environ 3000
angstr ms, par dorure chimique sans courant (figure 6(b)).
Ensuite, on produit un DCP 4 comprenant une couche de Au d'une épaisseur d'environ 40 à 50 microns sur l'électrode 9 de la surface arrière par dorure électrolytique (figure 6(c)). Finalement, le substrat de puce semiconductrice 8 et le DCP 4 sont découpés le long d'une ligne de coupe prédéterminée, par exemple par un trancheur, ce
qui permet d'obtenir une puce semiconductrice 5 (figure (6>).
Un autre procédé de fabrication de l'invention de l'art antérieur de la puce semiconductrice décrite ci-dessus va être décrit en se
référant aux figures 7(a) à 7(d).
Les procédés de fabrication qui précèdent le procédé de production de l'électrode 9 sur la surface arrière de la puce semiconductrice 8 (figures 7(a) et 7(b)) sont les mêmes que ceux des figures 6(a) et 6(b). Lorsque l'électrode 9 a été produite sur la surface arrière, on produit un motif photorésistant de DCP 10 sur la surface arrière du substrat 8, correspondant aux motifs d'une couche pour éléments fonctionnels 2 sur la puce, c'est-à-dire des motifs d'éléments actifs, d'éléments passifs ou d'une couche de câblage (figure 7(b)). Ensuite, on produit sélectivement le DCP 4 en utilisant le motif photorésistant en tant que masque par dorure électrolytique, et le motif électrorésistant 10 est éliminé (figure 7(c)). Finalement, l'électrode 9 sur la surface arrière et le substrat de plaquette semiconductrice 10 sont successivement décapés, ce qui permet d'obtenir une puce
semiconductrice 5.
Dans ce procédé, la dimension de la configuration externe du DC? 4 est plus ou moins supérieure à celle du substrat de puce semiconductrice 3 qui est montré à la figure 7(b). Comme montré à la figure 9, la distance entre le bord du substrat de puce semiconductrice 3 et le bord du DCP 4 est déterminée en fonction de l'épaisseur D de la dorure du DCP 4. Par exemple, lorsque l'épaisseur D de la dorure est de 40 à 50 microns et lorsque l'épaisseur d du motif
2646 0 18
-3- photorésistant est de 3 à 10 microns, la distance t est au maximum de
à 35 microns.
La puce semiconductrice 5 produite par le procédé montré aux figures 6 ou 7 est montée sur le support 7 en utilisant par exemple un produit de soudage 6 comme montré à la figure 5. Tout d'abord, le support 7 est chauffé, et le produit de soudage 6 est appliqué sur la totalité de la surface du support 7. Ensuite, la puce semiconductrice 5 est retirée en utilisant par exemple des brucelles 30 et on la place sur le support 7, et la puce 5 est frottée sur le support 7 de manière que le film de dioxyde se trouvant sur la surface du produit de soudage 6 soit refoulé et éliminé, amenant ainsi la surface arrière de la puce 5 en contact avec le produit de soudage actif 6 situé au-dessous du film de dioxyde. Ensuite, le dispositif est
refroidi et le dispositif semiconducteur 1 est terminé.
Dans la puce semiconductrice de l'art antérieur qui présente cette construction, la manutention et le procédé de recuit de la puce semiconductrice posent des problèmes pour la faire adhérer sur le support en utilisant le produit de soudage, comme indiqué dans ce qui suit. (1) Dans la puce semiconductrice 5 obtenue par le procédé montré à la figure 6, les régions du DCP 4 et du substrat de puce semiconductrice 3, c'est-àdire les dimensions en configuration externe, sont égales et leurs surfaces latérales sont approximativement au même niveau. Donc, quand on place la puce semiconductrice 5 sur le support 7, des craquelures ou des copeaux se forment dans le substrat de puce semiconductrice du fait que les brucelles 30 ou une pince (non montrées) viennent en contact avec le substrat de puce semiconductrice 3 lorsqu'on manipule la puce comme montré à la figure 11(a), ce qui provoque des détériorations des caractéristiques et de la fiabilité du
dispositif.
Dans la puce semiconductrice 5 obtenue par le procédé montré à la figure 7 et bien que la dimension en configuration externe du DCP 4 soit plus ou moins supérieure à celle du substrat de puce semiconductrice 3, comme le DCP 4 consiste en un matériau tendre tel que de l'or, ce DCP 4 est déformé quand il est prélevé par exemple au
2646 0 1 8
-4- moyen des brucelles 30, et ces dernières viennent en contact avec le substrat de puce semiconductrice 3 comme montré à la figure 11(b), ce
qui provoque la destruction du substrat 3.
(2) Quand la puce semiconductrice 5 est soudée sur le support 7, ou soumet cette puce semiconductrice 5 à un traitement avec montée de la température jusqu'à 'environ 300 à 400 C, et le substrat de puce semiconductrice 3 est déformé du fait de la différence entre les coefficients de dilatation du substrat de puce semiconductrice 3, du DCP 4 et du support 7. Pour être plus précis, le coefficient de dilatation thermique (5,5x10 / C) du substrat de puce semiconductrice (GaAs) 3 est inférieur à celui (15,4x10'6/oC) du DCP (Au) 4 et à celui (18,3x10-6/ C) du support (Cu) 7, etpcomme montré à la figure 10(a), la puce 5 est déformée quand on lui applique la force F, ce qui provoque
une distorsion aux températures élevées de ces deux portions latérales.
Cette puce déformée 5 est fixée sur le support alors qu'une contrainte est appliquée au substrat semiconducteur 3, ce qui provoque une
détérioration des caractéristiques et-de la fiabilité du dispositif.
RESLIE DE L'INVENTION
Un but de la présente invention est de fournir un dispositif semiconducteur capable d'éviter que l'outil de manutention ne vienne en contact avec le substrat de puce semiconductrice pendant le traitement de cette puce semiconductrice, et d'éviter la déformation du substrat
de puce semiconductrice pendant sont recuit.
Un autre but de la présente invention est de fournir un procédé de
fabrication d'un tel dispositif semiconducteur.
D'autres buts et avantages de la présente invention apparaîtront
clairement à la lecture de la description détaillée qui suit; mais on
comprendra que cette description détaillée et le mode de réalisation
spécifique ne sont donnés qu'à titre d'illustration, du fait que diverses variantes et modifications apparaîtront clairement à l'homme
de l'art à partir de cette description et dans les limites de l'esprit
et du champ d'application de l'invention.
Selon un premier aspect de la présente invention, une puce semiconductrice est munie d'un substrat de puce semiconductrice, et une électrode radiante et une couche fortement radiante sont successivement laminées sur la surface arrière du substrat de puce semiconductrice, et en outre la dimension en configuration externe de la couche fortement
radiante est supérieure à celle du substrat de puce semiconductrice.
Donc, même quand les couches rayonnantes sur la surface arrière du substrat de puce semiconductrice sont saisies par exemple au moyen de brucelles, les couches fortement radiantes ne sont pas déformée du fait que les brucelles ne viennent pas en contact avec le substrat de puce semiconductrice quand on manipule la puce, ceci permettant d'éviter la
destruction du substrat de la puce.
Selon un second aspect de la présente invention, la couche radiante comprend une électrode radiante prévue sur la surface arrière du substrat de puce semiconductrice et la couche radiante prévue sur la surface de l'électrode radiante, présentant -un coefficient de dilatation thermique approximativement égal à celui du substrat de puce semiconductrice. Donc, quand la puce semiconductrice est fixée sur le support par soudage à haute température, la déformation du substrat de puce semiconductrice due à la chaleur peut être empêchée par la couche radiante, et la puce semiconductrice qui présente un substrat non
déformé peut être fixée sur le support.
Selon un troisième aspect de la présente invention, une puce semiconductrice est munie d'une électrode radiante de mise à la terre et d'une couche radiante isolante successivement laminées sur la surface arrière du substrat de la puce, et la puce semiconductrice est fixée sur un support présentant une portion concave plus profonde que l'épaisseur de la couche radiante isolante permettant de placer la puce semiconductrice dans la portion concave, et un produit de soudage est versé entre la surface latérale de la puce et la surface interne de la portion concave. Donc, l'électrode radiante de mise à la terre peut être reliée électriquement au support par le produit de soudage, ce qui
améliore les caractéristiques haute fréquence du dispositif.
Selon un quatrième aspect de la -présente invention, une puce semiconductrice est munie d'un substrat de puce semiconductrice, d'une électrode radiante de mise à la terre prévue sur la surface arrière du substrat de la puce, et d'une couche radiante isolante comprenant des trous traversants remplis du métal prévu sur l'électrode, et la puce - 6-
semiconductrice est fixée sur un support par un produit de soudage.
Donc, l'électrode radiante de mise à la terre peut être reliée électriquement au support par les trous traversants, ce qui améliore
les caractéristiques haute fréquence du dispositif.
Selon un procédé de fabrication du dispositif semiconducteur de la présente invention, le processus consistant à subdiviser le substrat d'une plaquette semiconductrice en plusieurs puces semiconductrices comprend une première étape consistant à découper le substrat de la plaquette à partir du côté de sa face le long d'une ligne de coupe prédéterminée par une première lame, et une seconde étape consistant à découper un DCP et la couche radiante isolante sur la surface arrière du substrat à partir du côté de la surface du substrat le long de la
ligne de coupe par une seconde lame plus mince que la première lame.
Donc, la coupe du substrat, du DCP et des couches radiantes est exécutée par un traitement mécanique, et les dimensions en configuration externe du substrat de puce semiconductrice, du DCP et de la couche radiante isolante peuvent être contr1lées selon une précision élevée. En outre, la coupe est exécutée dans des conditions appropriées aux matériaux utilisés, et le substrat de plaquette semiconductrice réalisé réalisé en un matériau tendre peut être coupé en douceur sans provoquer des ruptures ou des craquelures, et les couches rayonnantes
constituées en un matériau dur peuvent être découpées de façon nette.
BREVE DESCRIPTION DES DESSINS
la figure 1 est une vue en perspective schématique d'un dispositif semiconducteur selon un premier mode de réalisation de la présente invention; les figures 2(a) à 2(d) sont des vues en-coupe schématiques des étapes du procédé pour fabriquer une puce semiconductrice du dispositif semiconducteur de la figure 1; la figure 3 est une vue en coupe schématique d'un dispositif semiconducteur selon un second mode de réalisation de la présente invention; la figure 4 est une vue en coupe schématique d'un dispositif semiconducteur selon un troisième mode de réalisation de la présente invention; - 7 - la figure 5 est une vue en perspective schématique d'un dispositif semiconducteur muni d'une électrode radiante selon l'art antérieur; les figures 6(a) à (d) sont des des vues en coupe schématiques des étapes du procédé pour produire une puce semiconductrice du dispositif semiconducteur de la figure 5; les figures 7(a) à (d) sont des vues en coupe schématiques des étapes du procédé pour produire une autre puce semiconductrice de l'art antérieur; les figures 8(a) et (b) sont des vues schématiques montrant la manipulation du dispositif de la présente invention; la figure 9 est une vue schématique pour expliquer la relation entre l'épaisseur de la dorure de l'électrode à DCP et la distance d'extrusion de l'électrode; les figures 10(a) et (b) sont des vues schématiques comparatives montrant la contrainte thermique appliquée à un substrat de puce semiconductrice du dispositif de l'art antérieur et du dispositif de la présente invention; et les figures 11(a) et (b) sont des vues schématiques montrant
l'état du dispositif de l'art antérieur pendant sa manipulation.
DESCRIPTION DETAILLEE DES MODES DE REALISATION PREFERES
Un mode de réalisation de la présente invention va maintenant être
décrit en détail en se référant aux dessins.
La figure 1 est une vue en perspective d'un dispositif semiconducteur selon un premier mode de réalisation de la présente invention. A la figure 1, la référence numérique 100 désigne un dispositif semiconducteur constitué par une puce semiconductrice 50 fixée sur un support 7 constitué par exemple en cuivre, au moyen d'un produit de soudage 6. La puce semiconductrice 50 est formée par un substrat de puce semiconductrice 3 constitué par exemple en Si ou GaAs, sur lequel sont produits des éléments actifs et des éléments passifs, un DCP 4 produit sur la surface arrière du substrat 3 de la puce, par exemple par dorure à l'Au, et une couche radiante isolante 12 produite sur la surface du DCP 4, dont les surfaces avant et arrière sont
métallisées par exemple au moyen de Ti/Au, Ni/Au ou Cr/Au.
Les dimensions en configuration externe du DCP 4 et de la couche - 8 radiante isolante 12 sont supérieures à celles du substrat de puce semiconductrice 3, et les surfaces latérales du DCP 4 et de la couche radiante isolante 12 sont en alignement mutuel. La couche radiante isolante 12 comprend un matériau présentant un coefficient de dilatation thermique approximativement égal à celui du substrat de puce semiconductrice 3, et une conductivité thermique élevée. On utilise par exemple du AlN (coefficient de dilatation thermique: 4,5x10-6/ C, conductivité' thermique 2 W/cmeC) et du BN (coefficient de dilatation thermique: 3,5x10-6 / C, conductivité thermique: 6 W/cm'C). Ici, le GaAs utilisé en tant que produit pour former le substrat de la puce semiconductrice présente un coefficient de dilatation thermique de ,5x10 6/ C et une conductivité thermique de 0,5 W/cm C. On va maintenant décrire le procédé de fabrication de la puce semiconductrice de ce mode de réalisation en se référant aux figures
2(a) à 2(d).
Les procédés montrés aux figures 2(a) et 2(b) sont les mêmes que les procédés de l'art antérieur des figures 6(a) et 6(b). Comme montré à la figure 2(b), lorsqu'une électrode 9 a été produite sur la surface arrière, une dorure à l'Au est réalisée sur la surface arrière de l'électrode 9 par dorure électrolytique de façon à produire le DCP 4 selon une épaisseur d'environ 40 à 50 microns. Ensuite, comme montré à la figure 2(c), un matériau rayonnant isolant 12 dont les surfaces avant et arrière sont métallisées est amené à adhérer sur le DCP 4 au moyen par exemple d'un procédé de collage par thermocompression et par soudage. Finalement, comme montré à la figure 2(d), le substrat de puce semiconductrice 8 est séparé en en plusieurs substrats pour puces semiconductrices en constituant des encoches de coupe d'une largeur d'environ 100 microns et en utilisant par exemple un double trancheur, et ensuite le DCP 4 et la couche radiante isolante 12 sont séparés en plusieurs puces en produisant des encoches de coupe d'une largeur
d'environ 50 microns.
Dans ce mode de réalisation, comme la dimension en configuration extérieure de la couche radiante isolante dure 12 produite sur la surface du DCP 4 de la puce semiconductrice 5 est supérieure à-celle du substrat de puce semiconductrice 3, la couche radiante 12 appliquée sur
-- 9 --
la surface arrière du substrat de puce semiconductrice 3 ne se déforme pas même quand elle est saisie par exemple au moyen de brucelles. En d'autres termes, les brucelles ne viennent pas en contact avec le substrat de puce semiconductrice 3 quand on manipule la puce, et la destruction du substrat de la puce, par exemple par formation de
craquelures, peut donc être évitée.
En outre, une couche radiante isolante 12 présentant un coefficient de dilatation thermique approximativement égal à celui du substrat de puce semiconductrice 3 est produite sous le DCP 4. Donc, quand on fixe la puce semiconductrice 50 sur le support 7 par soudage à haute température, des déformations du substrat de puce semiconductrice
3 dues à la chaleur peuvent être évitées par la couche radiante 12.
Pour être plus précis et comme montré à la figure 10(b), quand on produit la couche radiante isolante 12, on obtient une structure de couche de puce semiconductrice 50 dans laquelle le DCP 4 qui présente un coefficient de dilatation thermique important est retenu en sandwich entre le substrat de puce semiconductrice 3 présentant un faible coefficient de dilatation thermique et la couche radiante isolante 12, et la contrainte thermique F qui apparaît à la surface de jonction entre le substrat 3 et le DCP 4 est compensée par la contrainte thermique F' qui apparaît sur la surface de jonction entre le DCP 4 et
la couche radiante 12, ce qui évite la déformation du substrat 3.
Il en résulte que la puce semiconductrice 50 qui ne présente pas de déformations de son substrat 3 peut être fixée sur le support, ce qui permet d'éliminer la contrainte thermique du processus de soudage et d'améliorer les caractéristiques et la fiabilité de la puce
semiconductrice 50.
En outre, quand on subdivise la plaquette semiconductrice en puces, le substrat de plaquette semiconductrice est découpé par une lame d'épaisseur prédéterminée, et le DCP 4 et la couche radiante isolante 12 sont découpées par une lame plus mince que la lame décrite ci-dessus. Donc, les découpes du substrat 8, du DCP 4 et de la couche radiante 12 sont exécutées par un traitement mécanique, et les dimension en configuration externe de ces couches peuvent être contr8ôlées selon une précision élevée. En outre, comme la découpe du
2646 0 18
- 10 -
substrat de plaquette semiconductrice 8 et la découpe du DCP 4 et de la couche radiante 12 sont exécutées indépendamment et dans des conditions adaptées aux matériaux, le substrat de plaquette semiconductrice qui est en un matériau tendre peut être découpé en douceur sans engendrer de ruptures ou de craquelures, et les couches radiantes 4 et 12 qui
sont en un matériau dur- peuvent être découpées de façon nette.
Alors que,dans le mode de réalisation illustré ci-dessus, le DCP 4 et la couche radiante isolante 12 sont découpés en même temps au moyen d'une lame, la couche radiante isolante 12 peut être découpée par une I0 lame plus mince que la lame utilisée pour la découpe du DCP 4. Plus concrètement, le DCP 4 et la couche radiante 12 peuvent être séparées l'un de l'autre par des encoches de coupe d'une largeur d'environ 75 et
d'environ 50 microns respectivement.
Dans ce cas, comme montré à la figure 8(a), les extrémités supérieures des brucelles 30 viennent en contact seulement avec la couche radiante isolante dure 12, et la destruction du substrat de puce semiconductrice 3 peut être évitée avec certitude. Comme montré à la figure 8(b), quand les dimension en configuration externe du DCP 4 et de la couche radiante isolante 12 sont égales, les extrémités supérieures des brucelles 30 viennent en contact avec le DCP 4 réalisé en un matériau tendre tel que de l'or quand on traite la puce, et le DCP 4 se déforme et une contrainte est appliquée au substrat de puce semiconductrice 3. Quand le DCP est largement déformé, les brucelles 30
viennent en contact direct avec le substrat de puce semiconductrice 3.
Ce problème peut être évité en faisant en sorte que la- dimension en configuration externe de la couche radiante isolante 12 soit supérieure
à celle du DCP 4.
Alors que dans la mode de réalisation illustré ci-dessus la couche radiante isolante laminaire 12 est fixée sur le DCP 4 par thermocompression ou soudage, un mélange de poudre d'AlN ou de BN et d'une résine conductrice peut être utilisé en tant qu'adhésif à appliquer sur le DCP 4, et ensuite durci. En outre, le DCP 4 n'a pas besoin d'être nécessairement produit sur la totalité de la surface arrière du substrat de puce semiconductrice 3. Il peut être produit sélectivement seulement dans des portions correspondant aux portions
- 11 -
désirées des puces semiconductrices respectives 50.
Dans le mode de réalisation illustré ci-dessus, le dispositif semiconducteur 100 est constitué par la puce semiconductrice 50 fixée sur le support 7 par le produit de soudage 6. Cependant, comme la puce semiconductrice 50 est du type dans lequel le DCP 4 est utilisé en tant qu'électrode de mise à la terre par exemple par l'intermédiaire d'un trou traversant, il est impossible d'effectuer la mise à la terre en
amenant le DCP 4 et le support 7 en contact direct l'un avec l'autre.
La figure 3 montre un dispositif semiconducteur selon un second mode de réalisation de la présente invention. En utilisant le procédé de montage montré à la figure 3, il est facile de relier électriquement le DCP au support. A la figure 3, une puce semiconductrice 50a est munie d'un substrat de puce semiconductrice 3 dans lequel sont constitués des trous traversants 14. Le reste de la structure de cette puce 50a est le même que celle du dispositif montré à la figure 1. Le support 70 comprend une portion concave 71 de profondeur plus importante que l'épaisseur de la couche radiante isolante 12. La puce semiconductrice 50a est disposée dans la portion concave 71 du support , et un produit de soudage 6 est versé entre la surface latérale de
la puce 50a et la surface interne de la portion concave 71.
Dans ce dispositif semiconducteur, comme la puce semiconductrice a est noyée dans le support 70 jusqu'au DCP 4, l'électrode de mise à la terre (non montrée) qui est sur la surface de la puce semiconductrice 50a peut être reliée électriquement au support 70 par le trou traversant 14 constitué dans le substrat 3 de la puce, le DCP 4 et le produit de soudage 6, ce qui améliore les caractéristiques haute fréquence. La figure 4 montre un dispositif semiconducteur selon un troisième mode de réalisation de la présente invention dans lequel on désire une électrode de mise à la terre sur la surface arrière de la puce semiconductrice. Dans ce troisième mode de réalisation, plusieurs trous traversants remplis d'un métal tel que de l'Au sont constitués dans la couche radiante isolante 12a de la puce semiconductrice 50b, au lieu de prévoir une portion concave dans le support. Dans ce dispositif, l'électrode de mise à la terre qui est sur la surface de la puce
2646 0 18
- 12 -
semiconductrice 50a peut être reliée électriquement au support 7, ce
qui améliore les caractéristiques haute fréquence.
Comme il ressort clairement de la description qui précède et selon
la présente invention, une électrode radiante et une couche radiante dure sont produites successivement sur la surface arrière du substrat de puce semiconductrice, et la dimension en configuration externe de la couche radiante dure est supérieure à celle du substrat de puce semiconductrice. Donc, l'outil de manutention ne vient pas en contact avec le substrat de puce semiconductrice quand on traite la puce semiconductrice, ce qui évite la destruction de cette puce semiconductrice. La couche radiante qui est sur la surface arrière de la puce semiconductrice est constituée par une électrode radiante formée sur la surface arrière du substrat de puce semiconductrice et une couche radiante formée sur la surface de l'électrode radiante présentant un coefficient de dilatation thermique approximativement égal à celui du substrat de puce semiconductrice. Donc, la déformation du substrat de puce semiconductrice pendant le soudage à haute température peut être évitée, ce qui améliore les caractéristiques et la fiabilité du
dispositif.
Un support utilisé pour monter sur lui une puce semiconductrice est muni d'une portion concave plus profonde que l'épaisseur d'une couche radiante isolante de la puce semiconductrice, et la puce semiconductrice est noyée dans la portion concave du support et amenée à adhérer à elle par soudage. Donc, l'électrode radiante qui constitue l'électrode de mise à la terre peut être reliée électriquement au support par le produit de soudage, ce qui améliore les caractéristiques
haute fréquence du dispositif.
Comme une couche radiante isolante prévue sur la surface arrière de la puce semiconductrice comprend des trous traversants remplis de métal, l'électrode radiante de mise à la terre peut être reliée électriquement au support par les trous traversants, ce qui améliore
les caractéristiques haute fréquence du dispositif.
En outre, selon un procédé de production du dispositif semiconducteur de la présente invention, et lorsque la plaquette
2646 0 1 8
- 13 -
semiconductrice est subdivisée en plusieurs puces, le substrat de plaquette semiconductrice est découpé par une lame d'une épaisseur déterminée, et l'électrode radiante et la couche radiante isolante sont découpées par une lame plus mince que la lame décrite ci-dessus. Donc, la découpe du substrat, de l'électrode radiante et de la couche radiante sont exécutées au moyen d'un procédé mécanique, et les dimensions en configuration externe du substrat de puce semiconductrice et des couchesradiantes peuvent être contrôlées selon une précision élevée. En outre, la découpe peut être exécutée dans des conditions convenant aux matériaux utilisés, et le substrat de plaquette semiconductrice qui est en un matériau tendre peut être découpé en douceur sans engendrer de ruptures ou de craquelures alors que les couches radiantes qui sont en un matériau dur peuvent être découpées de
façon nette.
2646 0 1 8
- 14 -
Claims (16)
1. Dispositif semiconducteur produit par la production d'éléments fonctionnels sur la surface d'un substrat de plaquette semiconductrice (8) , la production d'une électrode radiante et (4) d'une couche radiante isolante (12) successivement sur la surface arrière dudit substrat de plaquette semiconductrice (8), et la subdivision dudit substrat de plaquette en plusieurs puces semiconductrices (50), caractérisé en ce que ladite puce semiconductrice (50) qui comprend ladite couche radiante dure (12) présente une dimension en configuration externe supérieure à celle du substrat (3) de ladite puce semiconductrice.
2. Dispositif semiconducteur selon la revendication 1, caractériséen ce que ladite dimension en configuration externe de ladite couche radiante dure (12) est égale à celle de ladite électrode radiante (4), et le c8té de la surface de ladite électrode radiante (4) et celui de ladite
couche radiante dure (12) sont approximativement au même niveau.
3. Dispositif semiconducteur selon la revendication 1,caractérisé ence que ladite électrode radiante (4) présente une dimension en configuration externe plus faible que celle de ladite couche radiante dure (12) et supérieure à celle dudit substrat de plaquette semiconductrice (8), et la surface latérale de ladite électrode radiante (4) est située entre la surface latérale de ladite couche radiante dure (12) et la surface
latérale dudit substrat de puce semiconductrice (3).
4. Dispositif semiconducteur selon la revendication 1, caractérisé en-ce que ledit substrat de puce semiconductrice comprend des éléments actifs et des éléments passifs sur la région de sa surface, et une couche à éléments fonctionnels est produite sur ladite région de surface par
application d'une couche de câblage.
5. Dispositif semiconducteur selon la revendication 1, caractérisé en ce que ledit substrat de puce semiconductrice (3) comprend du silicium ou du GaAs et ladite électrode rayonnant de la chaleur (4) est produite par un plaquage à l'or, à l'argent ou au cuivre sur la surface arrière
dudit substrat de puce semiconductrice (3).
6. Dispositif semiconducteur selon la revendication 1,caractériséen ce que les surfaces avant et arrière de ladite couche radiante dure (12) sont
- 15 -
métallisées au Ti/Au, Ni/Au ou Cu/Au.
7. Dispositif semiconducteur selon la revendication 1, caractérisé en ce que ladite couche radiante dure (12) comprend un matériau rayonnant isolant laminaire collé sur ladite électrode radiante par thermocompression ou par soudage.
8. Dispositif semiconducteur selon la revendication 1, caractérisé en ce que ladite couche radiante dure (12) est obtenu par un mélange de poudre de AIN ou de BN avec une résine conductrice et par application de cette
couche sur ladite électrode radiante (4), et son durcissement.
9. Dispositif semiconducteur apte à ître chargé sur un support par un procédé de fixation à haute température - caractérisé en ce qu'iL comprend une couche pour éléments fonctionnels produite sur la surface d'un substrat de plaquette semiconductrice (8); une électrode radiante (4) produite sur la surface arrière dudit substrat de plaquette semiconductrice (8); une couche radiante (12) présentant un coefficient de dilatation thermique proche de celui dudit substrat de plaquette semiconductrice (8); et ledit substrat de la plaquette étant subdivisé en plusieurs puces
semiconductrices (50).
10. Dispositif semiconducteur selon la revendication 9, caractérisé en ce que ledit substrat de puce semiconductrice (3) comprend du GaAs, et
ladite couche radiante dure (12) est constituée en AlN ou BN.
11. Dispositif semiconducteur - caractérisé en ce qu'iL cooprend une puce semiconductrice (50a) constituée par un substrat de puce semiconductrice, un couche pour éléments fonctionnels produite sur la surface dudit substrat, et une électrode radiante de mise à la terre et une couche radiante isolante prévues sur la surface arrière dudit substrat; un support (70) sur lequel ladite puce semiconductrice (50a) est fixée en utilisé un produit de soudage (6); ledit support comprenant une portion concave (71) plus profonde que l'épaisseur de ladite électrode radiante isolante; ladite puce semiconductrice étant disposée à l'intérieur de ladite portion concave dudit support; et
26 4 6 0 1 8
- 16 -
ledit produit de soudage (6) étant versé entre ladite surface latérale de ladite puce et ladite surface interne de ladite portion concave.
12. Dispositif semiconducteur selon la revendication l1,caractérisé en co oue ladite puce semiconductrice comprend un trou traversant (14) pénétrant dans ledit substrat de puce semiconductrice (3), et ladite couche à éléments fonctionnels et ladite couche formant une électrode radiante de mise à la terre (4) sont reliées électriquement l'une à
l'autre par ledit trou traversant.
13. Dispositif semiconducteur, cardcterlse en ce qu il comprend une puce semiconductrice (50b) constituée par un substrat de puce semiconductrice (3), un couche pour éléments fonctionnels produite sur la surface dudit substrat, et une électrode radiante de mise à la terre (14) et une couche radiante isolante (12) produites sur la surface arrière de ladite surface de la plaquette; un support (7) sur lequel ladite puce semiconductrice est fixée en utilisant un produit de soudage (6); et ladite couche radiante isolante (12) comprenant des trous
traversants (12a) remplis d'un matériau métallique.
14. Dispositif semiconducteur selon la revendication 13, caracterisé en ce que ladite puce semiconductrice comprend un trou traversant (14) pénétrant dans ledit substrat de puce semiconductrice (3), et ladite couche à éléments fonctionnels et ladite couche formant une électrode radiante de mise à la terre (4) sont reliées électriquement l'une à
l'autre par ledit trou traversant.
15. Procédé pour produire un dispositif semiconducteur comprenant un processus pour produire une couche à éléments fonctionnels sur la surface du substrat de plaquette semiconductrice, un processus pour produire une couche radiante sur sa surface arrière, et un processus pour séparer ladite plaquette en puces, caracterise en ce que ledit processusde séparation de ladite plaquette en puces comporte une première étape de coupe et de séparation dudit substrat de plaquette semiconductrice depuis le côté de la surface du substrat le long d'une ligne de coupe prédéterminée par une première lame, une seconde étape de coupe et de séparation de ladite couche radiante
2646 0 18
- 17 -
depuis le côté de la surface du substrat le long de ladite ligne de
coupe par une seconde lame plus mince que ladite première lame.
16. Procédé pour produire un dispositif semiconducteur selon la revendication 15. caracterisé'en ce que ledit processus pour produire ladite couche radiante comporte une première étape pour produire une électrode radiante sur la surface arrière dudit substrat de plaquette semiconductrice et une seconde étape pour produire une couche radiante isolante sur ladite électrode radiante; et ladite seconde étape de coupe et de séparation 'comporce une étape de coupe d'électrode pour découper et séparer ladite électrode radiante depuis le côté de ladite surface du substrat le long de ladite ligne de coupe par ladite seconde lame, et une étape de coupe de la couche isolante pour découper et séparer ladite couche radiante isolante depuis le côté de ladite surface du substrat le long de ladite ligne de coupe par une troisième lame plus mince que ladite seconde lame.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1093578A JPH02271558A (ja) | 1989-04-12 | 1989-04-12 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2646018A1 true FR2646018A1 (fr) | 1990-10-19 |
| FR2646018B1 FR2646018B1 (fr) | 1998-01-02 |
Family
ID=14086153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9004371A Expired - Fee Related FR2646018B1 (fr) | 1989-04-12 | 1990-04-05 | Puce semiconductrice munie d'un dissipateur de chaleur et son procede de fabrication |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5138439A (fr) |
| JP (1) | JPH02271558A (fr) |
| DE (1) | DE4010370C2 (fr) |
| FR (1) | FR2646018B1 (fr) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0499752A2 (fr) * | 1991-02-12 | 1992-08-26 | Mitsubishi Denki Kabushiki Kaisha | Procédé pour diviser des wafers semi-conducteurs comportant une couche semi-conductrice et une couche de métal, en chips |
| EP0606522A2 (fr) * | 1993-01-12 | 1994-07-20 | Mitsubishi Denki Kabushiki Kaisha | Dispositif semi-conducteur et procécé de fabrication et de montage de dispositifs semi-conducteurs |
| FR2921201A1 (fr) * | 2007-09-19 | 2009-03-20 | Commissariat Energie Atomique | Procede de collage de puces sur un substrat de contrainte et procede de mise sous contrainte d'un circuit de lecture semi-conducteur |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268112A (ja) * | 1993-03-10 | 1994-09-22 | Mitsubishi Electric Corp | 半導体装置、及びその製造方法 |
| JP2625368B2 (ja) * | 1993-12-16 | 1997-07-02 | 日本電気株式会社 | 半導体基板 |
| US6331731B1 (en) | 1995-12-07 | 2001-12-18 | International Business Machines Corporation | Column for module component |
| KR19980067735A (ko) * | 1997-02-11 | 1998-10-15 | 문정환 | 반도체 패키지의 제조방법 |
| DE19749987B4 (de) * | 1997-07-11 | 2008-09-25 | Curamik Electronics Gmbh | Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente |
| DE19729677B4 (de) * | 1997-07-11 | 2006-05-18 | Curamik Electronics Gmbh | Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente |
| JP3497722B2 (ja) * | 1998-02-27 | 2004-02-16 | 富士通株式会社 | 半導体装置及びその製造方法及びその搬送トレイ |
| US6355505B1 (en) * | 1998-04-08 | 2002-03-12 | Fuji Photo Film Co., Ltd. | Heat sink and method of manufacturing heat sink |
| JP2000077576A (ja) * | 1998-09-02 | 2000-03-14 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| DE19906209C2 (de) * | 1999-02-15 | 2003-03-20 | Possehl Electronic Gmbh | Verfahren zum Heraustrennen einzelner Schaltkreis-Einheiten aus einem Panel |
| SE516139C2 (sv) | 1999-03-17 | 2001-11-26 | Ericsson Telefon Ab L M | Förfarande och anordning för att förbättra termiska och elektriska egenskaper hos komponenter förbunda med ett substrat monterat på en bärare |
| DE10015962C2 (de) * | 2000-03-30 | 2002-04-04 | Infineon Technologies Ag | Hochtemperaturfeste Lotverbindung für Halbleiterbauelement |
| EP1162661B1 (fr) * | 2000-06-06 | 2006-09-27 | STMicroelectronics S.r.l. | Dispositif semiconducteur contenant un dissipateur de chaleur |
| DE10244791B4 (de) * | 2002-09-26 | 2009-03-26 | Robert Bosch Gmbh | Vorrichtung zur Kühlung von elektronischen Bauelementen |
| DE10340681B4 (de) * | 2003-09-04 | 2006-09-28 | M.Pore Gmbh | Verfahren zur Herstellung einer stoffschlüssigen, wärmeleitenden Verbindung zwischen einer offenporigen Schaumstruktur und einem nichtporösen Grundkörper für Wärmeübertrager, insbesonderer Kühlkörper |
| DE102004012818B3 (de) | 2004-03-16 | 2005-10-27 | Infineon Technologies Ag | Verfahren zum Herstellen eines Leistungshalbleiterbauelements |
| DE102005061263B4 (de) | 2005-12-20 | 2007-10-11 | Infineon Technologies Austria Ag | Halbleiterwafersubstrat für Leistungshalbleiterbauelemente sowie Verfahren zur Herstellung desselben |
| US20070262441A1 (en) * | 2006-05-09 | 2007-11-15 | Chi-Ming Chen | Heat sink structure for embedded chips and method for fabricating the same |
| DE102012213273B4 (de) | 2012-07-27 | 2021-08-05 | Hydac Technology Gmbh | Energiespeichervorrichtung |
| JP2019149472A (ja) * | 2018-02-27 | 2019-09-05 | 株式会社東芝 | 半導体装置及びダイシング方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224149A (ja) * | 1983-06-03 | 1984-12-17 | Sony Corp | 発熱電子素子の取付構造 |
| JPS59228740A (ja) * | 1983-06-10 | 1984-12-22 | Toshiba Corp | 耐熱性絶縁板 |
| JPS6150344A (ja) * | 1984-08-18 | 1986-03-12 | Hitachi Chem Co Ltd | 集積回路の接続方法 |
| JPS6156422A (ja) * | 1984-08-28 | 1986-03-22 | Nec Corp | 半導体装置 |
| JPS6281047A (ja) * | 1985-10-04 | 1987-04-14 | Hitachi Ltd | 半導体装置 |
| JPS63140556A (ja) * | 1986-12-01 | 1988-06-13 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63155652A (ja) * | 1986-12-18 | 1988-06-28 | Sanyo Electric Co Ltd | ヒ−トシンクの固着方法 |
| JPS63160257A (ja) * | 1986-12-23 | 1988-07-04 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPS63186454A (ja) * | 1987-01-28 | 1988-08-02 | Mitsubishi Electric Corp | 半導体装置用放熱板装置 |
| JPS63276507A (ja) * | 1987-05-08 | 1988-11-14 | Mitsubishi Electric Corp | ダイシング方法 |
| JPH01270308A (ja) * | 1988-04-22 | 1989-10-27 | Mitsubishi Electric Corp | 半導体チツプ |
| JPH01316959A (ja) * | 1988-06-17 | 1989-12-21 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1486855A (fr) * | 1965-07-17 | 1967-10-05 | ||
| DE2042494A1 (en) * | 1970-08-27 | 1972-03-02 | Licentia Gmbh | Heat conducting pastes - mixture of zinc oxide and low viscosity epoxide esp for transistorised equipment |
| US3846824A (en) * | 1973-06-13 | 1974-11-05 | Gen Electric | Improved thermally conductive and electrically insulative mounting systems for heat sinks |
| US3986196A (en) * | 1975-06-30 | 1976-10-12 | Varian Associates | Through-substrate source contact for microwave FET |
| US4403241A (en) * | 1980-08-22 | 1983-09-06 | Bell Telephone Laboratories, Incorporated | Method for etching III-V semiconductors and devices made by this method |
| DE3115017A1 (de) * | 1981-04-14 | 1982-11-04 | Blaupunkt-Werke Gmbh, 3200 Hildesheim | Elektronisches bauelement |
| JPS5835956A (ja) * | 1981-08-28 | 1983-03-02 | Hitachi Ltd | 混成集積回路装置 |
| JPS5848926A (ja) * | 1981-09-18 | 1983-03-23 | Hitachi Ltd | 絶縁型半導体装置 |
| JPS58125854A (ja) * | 1982-01-22 | 1983-07-27 | Hitachi Ltd | 半導体装置 |
| FR2525815B1 (fr) * | 1982-04-27 | 1985-08-30 | Inf Milit Spatiale Aeronaut | Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs |
| JPS59124750A (ja) * | 1982-12-29 | 1984-07-18 | Fujitsu Ltd | 半導体装置 |
| JPS6066842A (ja) * | 1983-09-22 | 1985-04-17 | Fujitsu Ltd | 半導体装置 |
| JPS59145547A (ja) * | 1984-01-26 | 1984-08-21 | Denki Kagaku Kogyo Kk | 放熱シ−トの製造法 |
| DE3573137D1 (en) * | 1984-10-03 | 1989-10-26 | Sumitomo Electric Industries | Material for a semiconductor device and process for its manufacture |
| JPS61184859A (ja) * | 1985-02-13 | 1986-08-18 | Nec Corp | シリコンヒ−トシンクチツプ |
| DE3523061A1 (de) * | 1985-06-27 | 1987-01-02 | Siemens Ag | Halbleiter-chip-anordnung |
| JPS62122157A (ja) * | 1985-11-21 | 1987-06-03 | Sharp Corp | 光半導体用ヒ−トシンクの電極構造 |
| DE3709200A1 (de) * | 1987-03-20 | 1988-09-29 | Heraeus Gmbh W C | Elektronisches bauteil |
| JPS63296361A (ja) * | 1987-05-28 | 1988-12-02 | Hitachi Cable Ltd | 半導体装置 |
-
1989
- 1989-04-12 JP JP1093578A patent/JPH02271558A/ja active Pending
-
1990
- 1990-03-30 DE DE4010370A patent/DE4010370C2/de not_active Expired - Fee Related
- 1990-04-05 FR FR9004371A patent/FR2646018B1/fr not_active Expired - Fee Related
-
1991
- 1991-03-15 US US07/671,167 patent/US5138439A/en not_active Expired - Lifetime
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224149A (ja) * | 1983-06-03 | 1984-12-17 | Sony Corp | 発熱電子素子の取付構造 |
| JPS59228740A (ja) * | 1983-06-10 | 1984-12-22 | Toshiba Corp | 耐熱性絶縁板 |
| JPS6150344A (ja) * | 1984-08-18 | 1986-03-12 | Hitachi Chem Co Ltd | 集積回路の接続方法 |
| JPS6156422A (ja) * | 1984-08-28 | 1986-03-22 | Nec Corp | 半導体装置 |
| JPS6281047A (ja) * | 1985-10-04 | 1987-04-14 | Hitachi Ltd | 半導体装置 |
| JPS63140556A (ja) * | 1986-12-01 | 1988-06-13 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63155652A (ja) * | 1986-12-18 | 1988-06-28 | Sanyo Electric Co Ltd | ヒ−トシンクの固着方法 |
| JPS63160257A (ja) * | 1986-12-23 | 1988-07-04 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPS63186454A (ja) * | 1987-01-28 | 1988-08-02 | Mitsubishi Electric Corp | 半導体装置用放熱板装置 |
| JPS63276507A (ja) * | 1987-05-08 | 1988-11-14 | Mitsubishi Electric Corp | ダイシング方法 |
| JPH01270308A (ja) * | 1988-04-22 | 1989-10-27 | Mitsubishi Electric Corp | 半導体チツプ |
| JPH01316959A (ja) * | 1988-06-17 | 1989-12-21 | Mitsubishi Electric Corp | 半導体装置 |
Non-Patent Citations (12)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 10, no. 209 (E-421)22 Juillet 1986 & JP-A-61 050 344 ( HITACHI CHEM CO LTD ) 12 Mars 1986 * |
| PATENT ABSTRACTS OF JAPAN vol. 10, no. 221 (E-424)2 Août 1986 & JP-A-61 056 422 ( NEC CORP ) 22 Mars 1986 * |
| PATENT ABSTRACTS OF JAPAN vol. 11, no. 280 (E-539)10 Septembre 1987 & JP-A-62 081 047 ( HITACHI LTD. ) 14 Avril 1987 * |
| PATENT ABSTRACTS OF JAPAN vol. 12, no. 397 (E-672)21 Octobre 1988 & JP-A-63 140 556 ( MITSUBISHI ELECTRIC CORP ) 13 Juin 1988 * |
| PATENT ABSTRACTS OF JAPAN vol. 12, no. 418 (E-678)7 Novembre 1988 & JP-A-63 155 652 ( SANYO ELECTRIC CO LTD ) 28 Juin 1988 * |
| PATENT ABSTRACTS OF JAPAN vol. 12, no. 423 (E-680)9 Novembre 1988 & JP-A-63 160 257 ( OKI ELECTRIC IND CO LTD ) 4 Juillet 1988 * |
| PATENT ABSTRACTS OF JAPAN vol. 12, no. 465 (E-690)7 Décembre 1988 & JP-A-63 186 454 ( MITSUBISHI ELECTRIC CORP ) 2 Août 1988 * |
| PATENT ABSTRACTS OF JAPAN vol. 13, no. 76 (M-800)21 Février 1989 & JP-A-63 276 507 ( MITSUBISHI ELECTRIC CORP ) 14 Novembre 1988 * |
| PATENT ABSTRACTS OF JAPAN vol. 14, no. 120 (E-899)6 Mars 1990 & JP-A-1 316 959 ( MITSUBISHI ELECTRIC CORP. ) 21 Décembre 1989 * |
| PATENT ABSTRACTS OF JAPAN vol. 14, no. 36 (E-877)23 Janvier 1990 & JP-A-1 270 308 ( MITSUBISHI ELECTRIC CORP. ) 27 Octobre 1989 * |
| PATENT ABSTRACTS OF JAPAN vol. 9, no. 102 (E-312)4 Mai 1985 & JP-A-59 228 740 ( TOSHIBA KK ) 22 Décembre 1984 * |
| PATENT ABSTRACTS OF JAPAN vol. 9, no. 99 (E-311)27 Avril 1985 & JP-A-59 224 149 ( SONY KK ) 17 Décembre 1984 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0499752A2 (fr) * | 1991-02-12 | 1992-08-26 | Mitsubishi Denki Kabushiki Kaisha | Procédé pour diviser des wafers semi-conducteurs comportant une couche semi-conductrice et une couche de métal, en chips |
| EP0499752A3 (en) * | 1991-02-12 | 1992-11-19 | Mitsubishi Denki Kabushiki Kaisha | Method for dividing a semiconductor wafer comprising a semiconductor layer and a metal layer into chips |
| EP0606522A2 (fr) * | 1993-01-12 | 1994-07-20 | Mitsubishi Denki Kabushiki Kaisha | Dispositif semi-conducteur et procécé de fabrication et de montage de dispositifs semi-conducteurs |
| EP0606522A3 (fr) * | 1993-01-12 | 1996-04-10 | Mitsubishi Electric Corp | Dispositif semi-conducteur et procécé de fabrication et de montage de dispositifs semi-conducteurs. |
| US5770468A (en) * | 1993-01-12 | 1998-06-23 | Mitsubishi Denki Kabushiki Kaisha | Process for mounting a semiconductor chip to a chip carrier by exposing a solder layer to a reducing atmosphere |
| FR2921201A1 (fr) * | 2007-09-19 | 2009-03-20 | Commissariat Energie Atomique | Procede de collage de puces sur un substrat de contrainte et procede de mise sous contrainte d'un circuit de lecture semi-conducteur |
| EP2040291A1 (fr) * | 2007-09-19 | 2009-03-25 | Commissariat A L'energie Atomique | Procédé de collage de puces sur un substrat de contrainte et procédé de mise sous contrainte d'un circuit de lecture semi-conducteur |
| US7645686B2 (en) | 2007-09-19 | 2010-01-12 | Commissariat A L'energie Atomique | Method of bonding chips on a strained substrate and method of placing under strain a semiconductor reading circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4010370C2 (de) | 1995-05-11 |
| US5138439A (en) | 1992-08-11 |
| DE4010370A1 (de) | 1990-10-18 |
| JPH02271558A (ja) | 1990-11-06 |
| FR2646018B1 (fr) | 1998-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2646018A1 (fr) | Dispositif semiconducteur et son procede de fabrication | |
| JP2002076523A (ja) | 窒化物レーザダイオード構造及びその製造方法 | |
| FR2567709A1 (fr) | Ensemble a paillette comprenant un substrat de cablage multi-couche | |
| FR2646584A1 (fr) | Methode de fabrication de circuits imprimes permettant le montage de composants electroniques | |
| WO2004015756A1 (fr) | Embase et dispositif semi-conducteur | |
| US5247203A (en) | Semiconductor device mounted on a heat sink with an intervening amorphous semiconductor material | |
| JPH0722435A (ja) | 半導体装置およびその製造方法 | |
| EP0740341A1 (fr) | Pattes de connexion pour composant électronique | |
| FR2822338A1 (fr) | Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee | |
| FR2534743A1 (fr) | Procede de fabrication de plusieurs composants semi-conducteurs sur une couche conductrice commune et dispositif obtenu, en particulier diode hyperfrequence | |
| FR2502399A1 (fr) | Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance | |
| JP2001127375A (ja) | 光半導体素子搭載用サブマウント | |
| EP0793269B1 (fr) | Dispositif semiconducteur incluant une puce munie d'une ouverture de via et soudée sur un support, et procédé de réalisation de ce dispositif | |
| EP0840373B1 (fr) | Procèdè de liaison d'un substrat de diamant à au moins un substrat métallique | |
| JP3211425B2 (ja) | はんだ材の製造方法およびはんだ材 | |
| EP0387143B1 (fr) | Procédé de dépôt électrolytique sur un substrat semiconducteur | |
| EP0514297A2 (fr) | Procédé de prise de contact sur un composant semiconducteur | |
| EP3273465A1 (fr) | Procédé de collage direct métal-métal | |
| FR2601818A1 (fr) | Montage d'un dispositif semiconducteur sur une embase | |
| WO2019008860A1 (fr) | Dispositif à semi-conducteur et procédé de production correspondant | |
| FR2532472A1 (fr) | Procede de fabrication de connexions electriques pour circuit hybride et circuit hybride comportant de telles connexions | |
| FR2572852A1 (fr) | Dispositif semi-conducteur en particulier thyristor comportant une electrode d'acces a l'electrode de commande | |
| FR3131977A1 (fr) | Fabrication de composants électroniques | |
| US6602431B2 (en) | Enhancements in sheet processing and lead formation | |
| EP0443967B1 (fr) | Procédé de lift-off mécanique d'une couche métallique sur un polymère |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20051230 |