FR2532472A1 - Procede de fabrication de connexions electriques pour circuit hybride et circuit hybride comportant de telles connexions - Google Patents

Procede de fabrication de connexions electriques pour circuit hybride et circuit hybride comportant de telles connexions Download PDF

Info

Publication number
FR2532472A1
FR2532472A1 FR8214896A FR8214896A FR2532472A1 FR 2532472 A1 FR2532472 A1 FR 2532472A1 FR 8214896 A FR8214896 A FR 8214896A FR 8214896 A FR8214896 A FR 8214896A FR 2532472 A1 FR2532472 A1 FR 2532472A1
Authority
FR
France
Prior art keywords
layer
hybrid circuit
conductors
deposition
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8214896A
Other languages
English (en)
Other versions
FR2532472B1 (fr
Inventor
Jean-Bernard Ranger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lignes Telegraphiques et Telephoniques LTT SA
Original Assignee
Lignes Telegraphiques et Telephoniques LTT SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lignes Telegraphiques et Telephoniques LTT SA filed Critical Lignes Telegraphiques et Telephoniques LTT SA
Priority to FR8214896A priority Critical patent/FR2532472B1/fr
Publication of FR2532472A1 publication Critical patent/FR2532472A1/fr
Application granted granted Critical
Publication of FR2532472B1 publication Critical patent/FR2532472B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

L'INVENTION A POUR OBJET UN PROCEDE DE FABRICATION DES CONNEXIONS ELECTRIQUES AUXQUELLES SONT RELIES LES COMPOSANTS SUR LES CIRCUITS HYBRIDES "COUCHES MINCES". IL CONSISTE A DEPOSER SUR UN SUBSTRAT ISOLANT UNE COUCHE RESISTIVE A, UNE COUCHE DE CUIVRE B, A REALISER LEUR GRAVURE C PUIS LA STABILISATION DES RESISTANCES D, A PROCEDER A LA DESOXYDATION DU CUIVRE E PUIS SON ETAMAGE F ET ENFIN AU DEPOT D'UN MASQUE ISOLANT H MENAGEANT LES POINTS DE SOUDURE DES COMPOSANTS SUR LE CUIVRE ETAME.

Description

La présente invention a pour objet un procédé de fabrication des connexions électriques auxquelles sont reliés les composants sur les circuits hybrides fabriqués selon la technologie "couches minces". Elle a également pour objet un circuit hybride comportant de telles connexions électriques.
On rappelle qu'un circuit hybride dit en "couches minces" est obtenu selon le procédé suivant
- sur un substrat isolant, on dépose une couche mince résistive puis, sur la précédente, une couche mince d'un matériau con docteur;
- on grave les couches précédentes, soit au fur et à mesure de leur dépôt, soit après le dépôt des deux couches, pour former les résistances du circuit puis les connexions électriques de ce circuit, c'est-à-dire les points de connexion des composants rapportés ainsi que les pistes destinées à relier les résistances et ces composants
- on procède ensuite à une stabilisation des résistances ainsi obtenues par traitement thermique;
- enfin, on rixe des composants rapportés sur le Circuit.
Ainsi qu'il est connu, la technologie "couches minces" permet d'obtenir des circuits de qualité, tant sur le plan de la précision des composants que de leurs qualités électriques (stabilité, coefficient de température, tension de claquage et puissance dissipée notam ment) ; son inconvénient est son prix de revient qui est nettement plus élevé que celui de l'autre technologie utilisée en matière de circuit hybride, la technologie dite en "couches épaisses", qui donne par ailleurs des résultats de moins bonne qualité.Or les Circuits de haute qualité funt souvent appel, bien que non exclusivement, à des circuits intégrés dont les connexions avec le circuit hybride se font à l'aide de fils d'or, ce qui implique de réaliser les conducteurs du circuit hybride à base de jnétaux précieux, notamment d'or, comme décrit par exemple dans le brevet français N 2 290 762 au nom de LTT. Par suite, les circuits hybrides "couches minces" sont habituel
jument réalisés de la sorte, ce qui est très onéreux.
La présente Invention a pour objet un procédé de fabrication des conducteurs d'un circuit hybride "couches minces" qui évite l'utilisation de métaux précieux et permet de bénéficier de la qualité des circuits "couches minces" à chaque fois que l'utilisation du circuit hybride n'exige pas des circuits intégrés montés avec des fils d'or, et ce pour un cor t tres inférieur à ceux des circuits hybr-ides recouverts d'or
Plus précisément. l'invention a pour objet un procédé de fabrication de connexions électriques pour circuit hybride, comportant les étapes suivantes
- dépôt sur un substrat isolant d'une première couche, électriquement résistive
- dépôt sur la première couche d'une deuxième couche, électriquement conductrice;
- gravure de ces première et deuxième couches pour obtenir les motifs désirés de résistances et de conducteurs pour le circuit;
- stabilisation des résistances
- désoxydation sélective des conducteurs;
etamage des conducteurs.
D'autres objets, caractéristiques et résultats de l'invention ressortiront de la description suivante, illustrée par les dessins annexés, qui représentent
- la figure 1, un premier mode de mise en oeuvre du procédé selon l'invention
- les figures 2 (a et b), 3 4 et 5, différentes étapes du procédé décrit sur la figure 1 ;
- la figure 6 et la figure 7, respectivement un deuxième mode de réalisation du circuit hybride selon l'invention et son procédé de fabrication.
Sur ces différentes figures, d'une part les mêmes références se rapportent aux mêmes éléments et d'autre part, pour des raisons de clarté des dessins, l'échelle réelle n'est pas respectée.
Un premier mode de mise en oeuvre de l'invention est donc représenté sur la figure 1 et sera décrit en liaison avec les figures 2 à 5. Ce procédé comporte les étapes suivantes.
La première étape (A sur la figure 1) consiste à déposer sur un substrat isolant une couche résistive mince, destinée à constituer ultérieurement les résistances du circuit hybride. Le 'substrat peut être en verre, en silicium, en saphir, etc. ; dans un mode de réalisation préféré, il est en alumine. La couche résistive est déposée selon une technique permettant l'obtention de couches minces, telle que la pulvérisation cathodique. La couche résistive est par exemple du nitrure de tantale déposé par pulvérisation cathodique triode sous une épaisseur comprise entre 200 et 1000 A.
Sur les figures 2a et 2b, on a représenté le substrat isolant en 10 et la couche résistive déposée sur le substrat en 1.
La deuxième étape, repérée B sur la figure I7 consiste à déposer une couche conductrice mince sur la couche résistive précédente. Selon l'invention, cette couche conductrice n'est pas en métal précieux mais par exemple en cuivre. Elle peut être déposée par pulvérisation cathodique du type magnétron, en une seule étape, comme représenté en 2 sur la figure 2a, l'épaisseur totale de la couche 2 étant de l'ordre de 3 à 10 rm ; ainsi qu'il est connu, la pulvérisation cathodique magnétron est une méthode plus rapide que la pulvérisation cathodique triode.Dans une variante de réalisation représentée sur la figure 2b, la couche conductrice 2 peut être obtenue en deux étapes, la première étant une couche très mince 21, déposée sur la couche résistive 1, par exemple par le même procédé que la couche I à savoir pulvérisation cathodique de type triode, ce qui permet de déposer les couches I et 21 sans manipulation au circuit, la seconde couches conductrice, repérée 22, étant plus épaisse et obtenue par exemple par pulvérisation cathodique magnétron ou recharge électrolytique. A titre d'exemple, dans le mode de réalisation de la figure 2b, la couche 21 a typiquement une épaisseur comprise entre 2000 et 4000 A et la couche 22 une épaisseur comprise entre 3 et 10 pm.
La troisième étape (C sur la figure 1) consiste à graver les deux couches (1 et 2) déposées précédemment afin d'obtenir les motifs désirés pour les résistances et les conducteurs du circuit (points de connexion des composants rapportés et pistes de connexion). Cette étape est réalisée classiquement par photogravure et son résultat est illustré sur la figure 3, où il ne subsiste que des parties discontinues de la couche résistive 1, repérées 11-13, 12 et 14, ainsi que des parties discontinues de la couche 2, repérées 23 sur la partie 13 et 24 sur la partie 14.
On procède ensuite, comme indiqué par l'étape D de la figure 1, à la stabilisation des parties 11 et 12 de la couche 1 qui, seules, constituent des résistances pour le circuit. Cette stabilisation s'effectue classiquement par traitement thermique du circuit, conduisant à une oxydation des parties du circuit qui sont à l'air libre.Cela est illustré sur la figure 4 où la couche conductrice 2 est recouverte d'une couche d'oxyde 4, qui est de l'oxyde de cuivre lorsque la couche 2 est en cuivre, cette couche comportant deux parties repérées respectivement 43 et 44 sur les parties 23 et 24 de la couche 2, et où la couche 1 est recouverte d'une couche d'oxyde 3, qui est du pentoxyde de tantale lorsque la couche 1 est en nitrure de tantale, les parties de Cette couche 3 recouvrant respectivement la partie il et la partie 12 étant repérées 31 et 32. Les couches d'oxyde 3 et 4 réduisent légèrement l'épaisseur des couches 1 et 2 respectivement, les épaisseurs somme 1+3 ou 2+4 étant supérieures aux épaisseurs des couches 1 ou 2 respectivement, comme représenté sur la figure sans que l'échelle réelle -soit respectée.
L'étape d'après (E sur la figure 1) consiste en une désoxydation sélective des conducteurs, visant à supprimer la couche 4 et conserver la couche 3, qui est destinée à stabiliser les résistances. Une telle désoxydation est réalisée selon un processus classique dans la technique des circuits imprimés, à l'aide d'un produit de dés oxydation sélective, notamment dans le cas où la couche 2 est en cuivre.
L'étape suivante (F sur la figure 1) consiste à réaliser un étamage des conducteurs précédemment débarrassés de leur couche d'oxyde, ce qui est représenté figure 5 par une couche 5 recouvrant les conducteurs 23 et 24. Par étamage9 on entend ici soit le dépôt d'une couche d'étain pur, par bain chimique ou électrochimique par exemple, soit une couche d'un alliage d'étain, tel que ceux utilises habituellement pour la soudure de composant, étain, plomb et argent par exemple, déposé par sérigraphie par exemple.
L'étape suivante, repérée G sur la figure 1, consiste à ajuster la géométrie des résistances afin d'ajuster leurs valeurs aux valeurs nominales irnposées. Cet ajustage peut s'effectuer par exemple à l'aide d'un laser.
L'étape suivante (H, figure 1) consiste à déposer une couche isolante et protectrice (6 sur la figure 5) sur l'ensemble du circuit sauf, comme représenté figure 5s au droit des conducteurs étamés 23 et 24, où sont ménagées des ouvertures 61 et 62 t plus précisément, la couche 6 mord légèrement sur les couches 5, avec une surépaisseur, de façon a former un masque de bloquage des soudures qui seront faites ultérieurement dans les ouvertures 61 et 62 pour fixer les composants rapportés. Une telle couche 6 peut être une résine époxy, silicone, etc. déposée par sérigraphie par exemple.
Le procédé de fabrication du circuit hybride complet se termine classiquement par une étape (I) de dépôt de pâte a souder sur les points de soudure tels que 61 et 62 de la figure 5, puis une mise en place des composants (étape J) et enfin un soudage de ces composants (étape K) par fusion de la pâte à souder déposée précédemrnente Le circuit hybride ainsi terminé peut être éventuellernent enrobé d'un produit de protection isolant.
Un deuxième triode de mise en oeuvre du procédé selon l'invention est représenté figure 7 ~ il a pour but de perrneTtre des croisements de connexions.
Les étapes A à C de la figure 1 sont identiques pour ce deuxième mode, seule l'étape C étant représentée sur la figure 7.
L'étape suivante, repérée L, consiste à protéger celui des conducteurs par-dessus lequel on veut rcaliser une connexion. Sur la figure ó, on retrouve le substrat 10 recouvert de la couche 1 résistive, elle-même recouverte soit par les conducteurs de la couche 2, sur la figure trois conducteurs 25, 26 et 28, soit d'oxyde 3. Dans l'exemple de la figure 6, on désire réaliser une connexion entre les conducteurs 26 et 28 par-dessus un conducteur 27 p la couche isolante, repérée 7, est donc déposée autour et au-dessus du conducteur 27.Cette couche isolante peut être constituée et déposée comme la couche de protection 6 précédente (figure 5); elle a par exemple une épaisseur de l'ordre d'une trentaine de micro mètres
L'étape suivante (M sur la figure 7) consiste à déposer une couche conductrice 8 par-dessus la couche isolante 7, réunissant les deux conducteurs en question (26 et 28). Cette couche conductrice 8 est de préférence déposée comme décrit figure 2 dans l'une ou l'autre des variantes, sous une épaisseur de l'ordre de 1 à 10 um. Elle est ensuite gravée (étape N) afin d'être limitée aux conducteurs 2628.
L'étape suivante (D) est réalisée comme précédemment, figure 1, et le reste du procédé se poursuit identiquement.
Sur la figure 6, on a représenté l'étamage des conducteurs 25 et 8, respectivement recouverts des couches 5 et 9, et un masque isolant 6 sur l'ensemble du circuit, ménageant des ouvertures au niveau des points de soudure des composants, tels que la couche 5.
La description faite ci-dessus l'a été à titre d'exemple non limitatif. C'est ainsi qu'il a été décrit (figures 7 et S) la réalisation de deux niveaux de connexion, il est bien entendu possible de multiplier les niveaux selon le rmêr.,e processus.

Claims (11)

REVENDICATIONS
1. Procédé de fabrication de connexions électriques pour circuit hybride, caractérisé par le fait qu'il comporte les étapes suivantes:
- dépit (A) sur un substrat isolant (10) d'une première couche (1), électriquement résistiye ;
- dépôt (B) sur la première couche (1) d'une deuxième couche (2), électriquement conductrice
- gravure (C) de ces première (1) et deuxième (2) couches pour obtenir les motifs désirés de résistances et de conducteurs pour le circuit
- stabilisation (D) des résistances;
- désoxydation (E) sélective des conducteurs;
- étamage (F) des conducteurs.
2. Procédé selon la revendication 1, caractérisé par le fait qu"il comporte en outre, immédiatement après l'étape d'étamage des conducteurs, une étape d'ajustage des résistances (G > R).
3. Procédé selon l'une des revendications précédentes, caractérisé par le fait qu'il comporte en outre, après l'étape d'étamage, une étape (H) de dépôt d'un masque isolant ménageant les points de soudure des composants
4. Procédé selon l'une des revendications précédentes, caractérisé par le fait que le dépôt (A) de la première couche est effectue par pulvérisation cathodique.
5. Procédé selon l'une des revendications précédentes, caractérisé par le fait que le dépôt (B) de la deuxième couche est effectué par pulvérisation cathodique.
6. Procédé selon l'une des revendications précédentes, caractérisé par le fait que le dépôt (B) de la deuxième couche est effectué en deux étapes, une première étape fournissant une couche mince par rapport à l'épaisseur totale de la deuxième couche, obtenue par les mêmes moyens que la première couche, et une deuxième étape fournissant le reste de l'épaisseur de la deuxième couche, obtenue par pulvérisation cathodique ou recharge électrolytique.
7. Procédé selon l'une des revendications .précédentes, caractérisé par le fait qU'il comporte en outre, pour la réalisation de plusieurs niveaux de connexion, entre l'étape de gravure (C) et Pétape (D) de stabilisation des résistances, le dépôt (L) d'une couche isolante sur la partie du circuit où doivent être réalisés plusieurs niveaux de connexion, puis le dépôt (M) sur la couche isolante précédente d'une couche conductrice réalisant une connexion entre conducteurs, ultérieurement gravée (N).
8. Circuit hybride caractérisé par le fait qu'il est obtenu à l'aide du procédé selon l'une des revendications précédentes.
9. Circuit hybride caractérisé par le fait que le substrat est en alumine.
10. Circuit hybride caractérisé par le fait que la première couche est en nitrure de tantale.
11. Circuit hybride caractérisé par le fait que la deuxième couche est en cuivre.
FR8214896A 1982-08-31 1982-08-31 Procede de fabrication de connexions electriques pour circuit hybride et circuit hybride comportant de telles connexions Expired FR2532472B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8214896A FR2532472B1 (fr) 1982-08-31 1982-08-31 Procede de fabrication de connexions electriques pour circuit hybride et circuit hybride comportant de telles connexions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8214896A FR2532472B1 (fr) 1982-08-31 1982-08-31 Procede de fabrication de connexions electriques pour circuit hybride et circuit hybride comportant de telles connexions

Publications (2)

Publication Number Publication Date
FR2532472A1 true FR2532472A1 (fr) 1984-03-02
FR2532472B1 FR2532472B1 (fr) 1985-12-20

Family

ID=9277157

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8214896A Expired FR2532472B1 (fr) 1982-08-31 1982-08-31 Procede de fabrication de connexions electriques pour circuit hybride et circuit hybride comportant de telles connexions

Country Status (1)

Country Link
FR (1) FR2532472B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0175654A2 (fr) * 1984-07-20 1986-03-26 SELENIA INDUSTRIE ELETTRONICHE ASSOCIATE S.p.A. Procédé de fabrication de résistances intégrées à deux couches minces résistives utilisant l'érosion ionique
EP0548652A1 (fr) * 1991-10-20 1993-06-30 Motorola, Inc. Procédé pour la fabrication d'une structure résistive conductive sur un substrat en nitride d'aluminium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2025569A1 (fr) * 1968-12-06 1970-09-11 Western Electric Co
FR2303444A1 (fr) * 1975-03-05 1976-10-01 Bbc Brown Boveri & Cie Procede pour l'elaboration photolithographique des pistes resistives dans les circuits hybrides
FR2303386A2 (fr) * 1975-03-07 1976-10-01 Bosch Gmbh Robert Groupe de construction electronique a couches minces et procede pour sa fabrication
EP0056472A2 (fr) * 1981-01-15 1982-07-28 Robert Bosch Gmbh Circuit électronique à film mince

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2025569A1 (fr) * 1968-12-06 1970-09-11 Western Electric Co
FR2303444A1 (fr) * 1975-03-05 1976-10-01 Bbc Brown Boveri & Cie Procede pour l'elaboration photolithographique des pistes resistives dans les circuits hybrides
FR2303386A2 (fr) * 1975-03-07 1976-10-01 Bosch Gmbh Robert Groupe de construction electronique a couches minces et procede pour sa fabrication
EP0056472A2 (fr) * 1981-01-15 1982-07-28 Robert Bosch Gmbh Circuit électronique à film mince

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0175654A2 (fr) * 1984-07-20 1986-03-26 SELENIA INDUSTRIE ELETTRONICHE ASSOCIATE S.p.A. Procédé de fabrication de résistances intégrées à deux couches minces résistives utilisant l'érosion ionique
EP0175654A3 (en) * 1984-07-20 1987-08-26 Selenia Industrie Elettroniche Associate S.P.A. Procedure for the manufacturing of double layer resistive thin film integrated resistors through ion erosion
EP0548652A1 (fr) * 1991-10-20 1993-06-30 Motorola, Inc. Procédé pour la fabrication d'une structure résistive conductive sur un substrat en nitride d'aluminium

Also Published As

Publication number Publication date
FR2532472B1 (fr) 1985-12-20

Similar Documents

Publication Publication Date Title
FR2567709A1 (fr) Ensemble a paillette comprenant un substrat de cablage multi-couche
FR2646018A1 (fr) Dispositif semiconducteur et son procede de fabrication
EP0159208B1 (fr) Procédé de fabrication de circuits électroniques de puissance miniaturisés
CA1078528A (fr) Procede de fabrication de semi-conducteurs de puissance a contacts presses
FR2476913A1 (fr) Circuit a plusieurs couches pour integration a grande echelle et procede de fabrication de ce circuit
FR2517503A1 (fr) Substrat comportant un motif constitue d'un alliage d'or, d'un metal noble et d'un metal de base, le motif etant isole par des oxydes des metaux nobles et de base
EP0188838B1 (fr) Boîtier pour composant électronique
JPH0144024B2 (fr)
EP0460785A1 (fr) Dispositif semi-conducteur comprenant un refroidisseur
US5051811A (en) Solder or brazing barrier
FR2532472A1 (fr) Procede de fabrication de connexions electriques pour circuit hybride et circuit hybride comportant de telles connexions
JP3929675B2 (ja) 圧電振動子
JPH0738420B2 (ja) 金属被覆方法
FR2502399A1 (fr) Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance
JP2003298386A (ja) 圧電振動子及びその製造方法
EP0793269B1 (fr) Dispositif semiconducteur incluant une puce munie d'une ouverture de via et soudée sur un support, et procédé de réalisation de ce dispositif
GB2074793A (en) Thin film circuit assembly
JPS60176231A (ja) 化合物半導体素子の電極の形成方法
JPH0793329B2 (ja) 半導体ペレツトの固定方法
JPH02271631A (ja) 半導体装置の製造方法
FR2574222A1 (fr) Procede de fabrication d'un substrat pour circuit hybride comportant des connexions faiblement resistives
US4711859A (en) Method for forming an insulator having a conductive surface
FR2524705A1 (fr) Procede composite de fabrication de circuit hybride et circuit hybride obtenu par un tel procede
JPS6059742B2 (ja) 半導体装置およびその製造方法
JPS6195554A (ja) マイクロ波モノリシック回路及びその製造方法

Legal Events

Date Code Title Description
ST Notification of lapse