FR2567709A1 - Ensemble a paillette comprenant un substrat de cablage multi-couche - Google Patents

Ensemble a paillette comprenant un substrat de cablage multi-couche Download PDF

Info

Publication number
FR2567709A1
FR2567709A1 FR8510660A FR8510660A FR2567709A1 FR 2567709 A1 FR2567709 A1 FR 2567709A1 FR 8510660 A FR8510660 A FR 8510660A FR 8510660 A FR8510660 A FR 8510660A FR 2567709 A1 FR2567709 A1 FR 2567709A1
Authority
FR
France
Prior art keywords
layer
conductive
glitter
thickness
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8510660A
Other languages
English (en)
Other versions
FR2567709B1 (fr
Inventor
Kouji Kinbara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP14358184A external-priority patent/JPS6123390A/ja
Priority claimed from JP14603584A external-priority patent/JPS6126282A/ja
Application filed by NEC Corp filed Critical NEC Corp
Publication of FR2567709A1 publication Critical patent/FR2567709A1/fr
Application granted granted Critical
Publication of FR2567709B1 publication Critical patent/FR2567709B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1061—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/029—Programmable, customizable or modifiable circuits having a programmable lay-out, i.e. adapted for choosing between a few possibilities
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

ENSEMBLE A PAILLETTE COMPRENANT UN SUBSTRAT DE CABLAGE MULTI-COUCHE, ET UN RESEAU DE PLOTS DE CONTACT OFFRANT LA POSSIBILITE D'EFFECTUER UNE MODIFICATION DE CABLAGE, FORMES SUR LA COUCHE SUPERIEURE DU SUBSTRAT 30. L'ENSEMBLE A PAILLETTE COMPREND EN OUTRE UNE PLURALITE DE PUCES A CIRCUITS INTEGRES MONTEE SUR LE SUBSTRAT. CHAQUE PLOT DE CONTACT COMPORTE UNE PARTIE CONDUCTRICE DE CONNEXION 31 ET UNE PARTIE CONDUCTRICE SEPARABLE 32 RELIANT UNE PUCE A UNE COUCHE CONDUCTRICE INTERNE FOURNIE DANS LE SUBSTRAT ET RELIEE INTEGRALEMENT A LA PARTIE CONDUCTRICE DE CONNEXION. UNE CONNEXION EST INTERROMPUE PAR DECOUPAGE DE LA PARTIE CONDUCTRICE SEPARABLE PUIS PAR CONNEXION D'UN FIL AU CONDUCTEUR DE CONNEXION AFIN D'EFFECTUER UNE MODIFICATION DE CABLAGE, CE QUI PERMET DE REALISER UN ENSEMBLE A PAILLETTE MUNI D'UN PLOT DE CONTACT POUR MODIFICATION TECHNIQUE AYANT D'EXCELLENTES CARACTERISTIQUES DE CONNEXION ET DE DECOUPAGE. EN OUTRE, DES PUCES A CIRCUITS INTEGRES SONT MONTEES SUR LE SUBSTRAT EN UTILISANT UN BARRAGE A SOUDURE EN RESINE POLYIMIDE FORMEE PAR APPLICATION D'UNE SOLUTION DE PRECURSEUR DE POLYIMIDE PHOTOSENSIBLE SUR LE SUBSTRAT ASSURANT AINSI UN BON CONTACT ENTRE LES PUCES ET LE SUBSTRAT.

Description

1.
La présente invention concerne un ensemble à pail-
lette, et plus particulièrement un module à paillette nulti-couche muni d'un réseau de plots de contact permettant d'effectuer une modification de câblage. En outre, la présente invention concerne également un ensemble à paillette dans lequel des puces à circuits intégrés sont montées sur un substrat
de câblage multi-couche en utilisant une structure de barra-
ge à soudure améliorée formée sur celle-ci.
Dans l'art antérieur, lorsqu'une modification
technique était nécessitée dans un substrat de câblage multi-
couche on utilisait un procédé de modifications de câblage tel que celui décrit dans A.J. Blodgett, D.R. Barbour, Thermal Conduction Module: A High-Performance multilayer Ceramic-Package, IBMI J. DEVELOP. 26, pp. 30 à 36 (1982) ou
dans le brevet des Etats-Unis d'Amérique n 4 245 273. Con-
formément à ce procédé, dans un module à paillette multi-
couche tel que celui représenté dans la figure 1, un subs-
trat de câblage multi-couche comporte des couches de redis-
tribution, des couches de répartition de signaux et des cou-
ches de répartition de puissance, et un réseau de plots de 2.
contact permettant d'effectuer une modification de câ-
blage est formé sur une couche supérieure du substrat de câblage multicouche, chaque plot de contact comportant
un câblage conducteur connecté entre une couche conduc-
trice interne et une puce, et une partie conductrice de
connexion reliée au câblage conducteur et utilisée lors-
qu'une modification technique est nécessaire. Lorsqu'une
modification technique est nécessaire, un câblage conduc-
teur à la surface du substrat est coupé, pour séparer électriquement la couche conductrice interne de la puce, un fil étant ensuite connecté à la partie conductrice de
connexion en utilisant par exemple une liaison par ultra-
sons. Par conséquent, ce procédé peut fournir la possibi-
lité d'effectuer des modifications techniques, ce qui est essentiel lors de la phase de conceptionet de mise au point du système, mais présente l'inconvénient décrit ci-après que le fait que le câblage conducteur et que la partie conductrice de connexion ont des rôles différents l'un de
l'autre, n'a pas été pris en compte. En effet, conformé-
ment à ce procédé, le câblage conducteur à couper etla par-
tie conductrice de connexion à laquelle un fil est connec-
té, sont formés par le même processus, ce qui a pour ré-
sultat que le câblage conducteur devant être coupé a la même structure que la partie conductrice de connexion.Un tel plotde contact pour modifications techniques dans
le substrat de câblage multi-couche décrit dans les réfé-
rences mentionnées ci-dessus, est décrit en se référant à
la figure 2. Le plot de contact comprend deux parties con-
ductrices de connexion 11 et une partie de câblage conduc-
teur 12 devant être coupées ou séparée (qui sera désignée ci-après par le terme de "partie conductrice séparable") aucune différence n'existant entre les deux parties 11 et 12
c'est-à-dire qu'elles utilisent le même matériau conduc-
teur et que leurs parties conductrices ont la même épais-
seur. Cependant, les buts et les rôles de la partie 3.
conductrice de connexion et de la partie conductrice sépa-
rable sont fondamentalement différents les uns des autres.
Plus précisément, les parties conductrices de connexion sont des parties auxquelles des câblages destinés à des modifications techniques et des conducteurs de circuits
intégrés sont connectés nécessitant d'excellentes caracté-
ristiques de soudage, de liaison par thermo-compression ou de liaison par ultrasons, etc. Par ailleurs, la partie conductrice séparable doit jouer le rôle de conducteur
à haute fiabilité dans les conditions normales de fonction-
nement et doit être capable d'être facilement coupée lors-
que cela est nécessaire. Conformément au procédé classique mentionné cidessus, la partie conductrice de connexion et la partie conductrice séparable qui ont des rôles différents, ont été formées de telle manière qu'elles aient la même structure.Par conséquent, elle ne présente pas suffisamment
de caractéristiques individuelles.
Néanmoins, lors.de la réalisation d'un semi-
conducteur, en particulier lorsque des puces à circuits intégrés telles que des flip chips sont fixées sur un substrat de câblage multi-couche, une partie retenant la soudure appelée "barrage à soudure" est prévue sur le substrat pour retenir la soudure fondue à l'intérieur d'une zone prédéterminée afin qu'elle ne s'écoule pas vers des parties non souhaitées. Par conséquent, chaque puce a une face liée au substrat au moyen d'une soudure retenue par
le barrage à soudure.
Un procédé pour former ce barrage à soudure dans des parties pour soudure sur un substrat utilisant une résine polylmide est décrit par exemple dans la demande de brevet japonais n 55-43252. Ce procédé comprend les étapes consistant à appliquer une solution de prépolymère de polyimide non-photosensible sur un motif métallique, à la soumettre à un traitement thermique pour produire une couche de résine polyimide, puis à décaper la couche de 4. résine polyimide en utilisant un agent photorésistant, etc.
pour former le motif souhaité de barrage à soudure. Cepen-
dant, lorsqu'on utilise ce procédé, comme la couche de ré-
sine polyimide est d'abord formée et qu'elle est ensuite décapée, le nombre d'étapes de traitement nécessaire
augmente, ce qui a pour conséquence que le temps de réali-
sation du barrage à soudure est long.
En outre, ce procédé présente l'inconvénient que,
comme il existe peu d'agents photorésistants pouvant tolé-
rer un agent décapant ou un agent d'attaque de la résine polyimide, il est difficile de former un motif ayant une
précision et une densité élevées.
Compte-tenu de ce qui a été mentionné ci-dessus, la présente invention a pour but de fournir un ensemble
à paillette,ayant, sur un substrat de câblage multi-
couche,un plot de contact pour modification technique
qui présente suffisamment de caractéristiques individuel-
les d'une partie conductrice séparable et d'une partie con-
ductrice de connexion.
Un autre but de la présente invention est de fournir un ensemble à paillette dans lequel des puces à circuits intégrés sont montées sur un substrat de câblage
multi-couche par utilisation d'un nouveau barrage à soudu-
re de résine polyimide ne présentant plus les inconvénients
de l'art antérieur.
Conformément à la présente invention, il est four-
ni un ensemble à paillette comprenant: un substrat de câbla-
ge multi-couche,une pluralité de puces à circuits intégrés
montées sur le substrat de câblage multi-couche, et un ré-
seau de plots de contact offrant la possibilité d'effectuer une modification de câblage formé sur la couche supérieure
du substrat de câblage multi-couche, chaque plot compre-
nant une partie conductrice de connexion et une partie conductrice séparable reliées à la partie conductrice de connexion, la partie conductrice séparable connectant 5.
au moins l'une des puces à une couche conductrice interne-
correspondante, la partie conductrice de connexion ayant une configuration de couches conductrices différente
de celle de la partie conductrice de connexion.
La partie conductrice séparable est constituée d'un matériau conducteur différent de celui de la partie conductrice de connexion. En outre, une couche conductrice formée dans la partie conductrice séparable a une épaisseur
différente de celle de la partie conductrice de connexion.
Les puces à circuits intégrés peuvent être mon-
tées sur le substrat de câblage multi-couche au moyen d'un barrage à soudure en résine polyimide. La résine polyimide peut être appliquée au substrat sous la forme d'une solution
de précurseur de polyimide photosensible.
La partie conductrice de connexion peut être munie d'une couche de revêtement de cuivre,sur une couche à double pellicule mince comprenant une première couche de chrome et une seconde couche de palladium. La couche à pellicule mince de chrome a une épaisseur dans la gamme de 500 à 1000 Angstrom, et la couche à pellicule mince de palladium a une épaisseur dans la gamme de 300 à 3000 Angstr5m. En variante, une couche de revêtement de nickel ayant une épaisseur de 1 à 5 microns et une couche de revêtement d'or ayant une épaisseur de 0,5 à 2 microns peuvent être formées sur la couche de revêtement
de cuivre. Une autre variante consiste à former sur la cou-
che de revêtement de cuivre une couche de revêtement de palladium d'une épaisseur de 0,5 à 4 microns. La première couche peut être constituée d'un métal tel que le titane, le tungstène, le nichrome, l'aluminium ou le tantale, etc. La seconde couche peut être constituée d'un métal tel que le platine,le nickel ou le cuivre, etc.
La partie conductrice séparable peut être consti-
tuée par une couche triple comprenant des couches à pellicu-
le mince de chrome, de palladium et de cuivre formées sur un substrat et un revêtement de nickel et d'or pouvant être 6.
appliqué sur la couche triple.
La couche à pellicule mince de chrome a une épais-
seur dans la gamme de 50 à 1000 Angstr5m, la couche à pelli-
cule mince de palladium a une épaisseur dans la gamme de 300 à 3000 AngstrOm, et la pellicule mince de cuivre a une épaisseur dans la gamme de 1000 à 5000 Angstrom. L'épaisseur
totale de la couche de revêtement de nickel et de la cou-
che de revêtement d'or est inférieure à 4 microns.
Un procédé de fabrication du plot de contact per-
mettant d'effectuer une modification de câblage peut com-
prendre les opérations consistant à former une couche conductrice à pellicule mince multi-couche comprenant des couches de chrome, de palladium et de cuivre sur une couche isolante par pulvérisation sous vide ou dépôt sous vide,
à appliquer un agent photorésistant sur la couche conductri-
ce à pellicule mince multi-couche, à soumettre l'agent pho-
torésistant à une exposition et à un développement formant ainsi un motif incluant la partie conductrice séparable, puis à former une couche de câblage comprenant la partie
conductrice séparable en effectuant un traitement de revê-
tement multi-couche pour former des couches de revêtement
de nickel et d'or, à éliminer l'agent photorésistant, à ap-
pliquer de nouveau un agent photorésistant, à effectuer un traitement d'exposition et de développement pour former un
motif incluant la partie conductrice de connexion, à ef-
fectuer un traitement de revêtement pour former une couche de câblage, puis à éliminer l'agent photorésistant et à effectuer un traitement de décapage pour éliminer la couche conductrice à pellicule mince à l'exception de la couche de
câblage.
La partie conductrice de connexion peut principale-
ment être constituée par une couche de revêtement de cuivre ayant une épaisseur d'environ 10 microns et par la partie conductrice séparable ayant la configuration d'une double couche de revêtement comprenant une couche de revêtement 7. de nickel, ayant une épaisseur de 1 micron et une couche
de revêtement d'or ayant une épaisseur de 2 microns.
La partie conductrice de connexion peut être constituée par une couche de revêtement d'or ayant une épaisseur de 5 à 10 microns et la partie conductrice séparable peut être constituée par une couche de revêtement d'or ayant une
épaisseur de 1,5 à 3 microns.
Le substrat de câblage multi-couche peut résis-
ter à des températures supérieures à 300 C. Le substrat de câblage multicouche peut être constitué par un substrat céramique. Le procédé de formation du barrage à soudure peut comprendre les opérations consistant à effectuer une enduction centrifuge d'un vernis polyimide photosensible sur le substrat de câblage multi-couche, à le sécher dans une étuve,à effectuer des traitements d'exposition et de
développement, et à effectuer un traitement thermique.
Les caractéristiques et avantages de l'ensemble à paillette de la présente invention apparaîtront à la
lecture de la description ci-après, faite en référence
aux dessins annexés dans lesquels: La figure 1 est une vue en coupe fragmentaire
représentant la structure d'un module à paillette multi-
couche;
La figure 2 est une vue en perspective représen-
tant schématiquement un exemple d'un plot de contact pour modifications techniques de l'art antérieur;
La figure 3 est une vue en perspective représen-
tant schématiquement un premier mode de réalisation d'un plot de contact pour modifications techniques de l'invention; La figure 4 est une vue en coupe longitudinale
illustrant un second mode de réalisation d'un plot de con-
tact pour modifications techniques utilisé sur un substrat de câblage multi-couche de la présente invention; La figure 5 est une vue en perspective représentant 8. schématiquement un troisième mode de réalisation d'un plot de contact pour modifications techniques de la présente invention; et La figure 6 est une vue en coupe illustrant un barrage à soudure formé sur un substrat de câblage multi-
couche de la présente invention.
On décrira tout d'abord en se référant aux figu-
res 3 à 5, divers modes de réalisation d'un plot de contact pour modification technique utilisé dans un ensemble à
paillette conformément à la présente invention.
La figure 3 est une vue en perspective illustrant
un premier mode de réalisation du plot de contact pour modi-
fication technique de la présente invention.
Le plot de contact pour modification technique comprend deux parties conductrices de connexion 21 et une
partie conductrice séparable 22 disposée entre celles-ci.
Chaque partie conductrice de connexion 21 comprend une dou-
ble couche constituée par une première couche à pellicule mince de chrome (Cr) et par une seconde couche à pellicule mince de palladium (Pd) qui sont formées sur un substrat (non représenté) et une couche formée sur la double couche pardépôt d'un revêtement de cuivre (Cu) sur celle-ci.La couche de chrome a une épaisseur dans la gamme de 500 à 1000 AngstrO5m. La couche de palladium a une épaisseur dans la gamme de 300 à 3000 AngstrOm. La couche de revêtement de
cuivre a une épaisseur dans la gamme de 3 à 20 microns. Se-
lon les besoins, une couche de revêtement de nickel (Ni)
ayant une épaisseur de 1 à 5 microns et une couche de revê-
tement d'or (Au) ayant une épaisseur de 0,5 à 2 microns peuvent être formées sur la couche de revêtement de cuivre ou une couche de revêtement de palladium ayant une épaisseur
de 0,5 à 4 microns peut être formée sur celle-ci. Ces mé-
taux sont choisis selon le procédé de connexion des fils
c'est-à-dire selon que l'on utilise une connexion par sou-
dure, par liaison par thermocompression ou par liaison par 9. ultrasons, etc. Au lieu du chrome, la première couche à pellicule mince peut utiliser un métal tel que le titane (Ti), le tungstène (W), le nichrome (alliage du nickel), l'aluminium (Al), le tantale (Ta), etc. En outre, au lieu du palladium, la seconde couche à pellicule mince peut utiliser un métal tel que le platine (Pt), le nickel (Ni), le cuivre (Cu), etc. Par ailleurs, la partie conductrice séparable 22 est constituée par une couche triple comprenant des couches à pellicules minces de chrome, de palladium et de cuivre qui sont formées sur un substrat (non représenté) et deux couches formées sur la couche triple par dépôt sur
celle-ci de revêtements de nickel et d'or. La couche à pel-
licule mince de chrome a une épaisseur dans la gamme de
500 à 1000 Angstrom. La couche à pellicule mince de palla-
dium a une épaisseur dans la gamme de 300 à 3000 Angstrom.
La couche à pellicule mince de cuivre a une épaisseur dans la gamme de 1000 à 5000 Angstrom. Il est préférable que l'épaisseur totale de la couche de revêtement de nickel et de la couche de revêtement d'or soit inférieure à 4 microns
pour pouvoir couper ou séparer facilement la partie conduc-
trice séparable. Cette coupure ou cette séparation peut mettre en oeuvre un appareil de découpage à laser ou à ultrasons, un appareil de découpage à diamant ou une lame à carbure cémenté, etc.
On décrit ci-après un exemple d'un procédé de fa-
brication du plot de contact pour modification technique.
En premier lieu, une couche conductrice à pelli-
cule mince multi-couche comprenant des couches de chrome,
de palladium et de cuivre est forméepar pulvérisa-
tion cathodique ou dépôt sous vide, etc. Il est souhai-
table de déterminer la configuration des couches multiples
en tenant compte du contact entre une couche isolante et cha-
que couche de câblage formée lors du processus suivant et d'autresconditions,etc. Un agent photorésistant est ensuite appliqué sur la couche conductrice à pellicule mince 10. multi-couche pour effectuer des traitements d'exposition
et de développement formant ainsi un motif incluant la par-
tie conductrice séparable.Un traitement de revêtement mul-
ti-couche comprenant un traitement de revêtement de nickel et un traitement de revêtement d'or, est ensuite effectué pour former une couche de câblage incluant la partie de contact séparable. La raison pour laquelle on utilise les couches superposées de nickel et d'or est que la couche de
revêtement d'or peut être facilement découpée par un fais-
ceau laser infrarouge. La couche de revêtement de nickel sous-jacente est nécessaire pour établir un bon contact entre la couche à pellicule mince de cuivre constituant la masse et la couche de revêtement d'or et pour empêcher que la conductivité de l'or dans la couche de câblage soit
fortement affaiblie en raison du fait que l'or est transfor-
mé en alliage par une soudure or-étain (Au-Sn) lorsque la soudure orétain s'écoule de la partie de soudure jusqu'au motif définissant la partie séparable. Il est souhaitable de
déterminer la configuration de la couche de câblage en te-
nant compte de la nature du faisceau de rayonnement à haute énergie et du procédé de découpage, etc. Le traitement suivant consiste à éliminer l'agent
photorésistant pour appliquer de nouveau un agent photoré-
sistant. Des traitements d'exposition et de développement
sont ensuite effectués pour former un motif ayant des par-
ties conductrices de connexion, puis un traitement de revê-
tement destiné à former une couche de câblage ayant la par-
tie de connexion est effectué. Le métal utilisé en tant que couche de câblage est déterminé par le procédé de connexion. A titre d'exemple, lorsque la connexion est
établie au moyen d'une soudure or-étain, on utilise de'pré-
férence du cuivre ou du palladium. Enfin, un traitement est effectué pour éliminer l'agent photorésistant puis un traitement de décapage est effectué pour éliminer la couche conductrice à pellicule mince à l'exception de la couche 11.
de câblage.
On forme ainsi un plot de contact permettant
d'effectuer une modification de câblage d'une configura-
tion telle que la partie conductrice séparable a une con-
figuration de couche conductrice différente de celle de la partie conductrice de connexion, permettant ainsi de séparer ou de découper facilement la partie conductrice séparable. On décrit ci-après,en se référant à la figure 4,
un second mode de réalisation du plot de contact pour mo-
dification technique, dans lequel une partie conductrice
séparable est formée par application sur celle-ci de revê-
tements de nickel et d'or, et dans lequel une partie con-
ductrice de connexion est formée par application sur cel-
le-ci d'un revêtement de cuivre. Plus précisément, l'ensem-
ble à paillette représenté dans la figure 4 comprend un substrat multicouche céramique 30 dans lequel des circuits conducteurs sont formés dans des couches internes et dans une couche de surface et dans lequel une couche triple comprenant une couche à pellicule mince de titane 33,une couche à pellicule mince de palladium 34, et une couche à
pellicule mince de cuivre 35 qui sont superposées sur la sur-
face du substrat 30, deux parties conductrices de connexion 31 sur lesquelles le revêtement de cuivre est appliqué, et une partie conductrice séparable 32 comprenant une couche de revêtement de nickel 37 et une couche de revêtement d'or 38. L'élément à paillette comprend en outre un orifice et
un fil reliant le plot de contact pour modification techni-
que à des parties de câblage pour signaux de couches inter-
nes ou à des parties servant à la connexion de bornes de puces à circuits intégrés. La couche à pellicule mince de titane 33, la couche à pellicule mince de palladium 34 et la couche à pellicule mince de cuivre 35 ont des épaisseurs
dans la gamme de 500 à 3000 AngstrOm respectivement. La par-
tie conductrice de connexion 31 est principalement constituée 12. par la couche de revêtement de cuivre 36 dont l'épaisseur est d'environ 10 microns. La couche double constituant la
partie conductrice séparable 32 comprend la couche de revê-
tement de nickel 37 qui a une épaisseur de 1 micron et la couche de revêtement d'or 38 qui a une épaisseur de 2 microns. Ci-après, un troisième mode de réalisation du plot de contact pour modifications techniques en se référant à la figure 5. Chacune de deux parties conductrices de connexion 31 et une partie de conductrice séparable 42 comprennent une couche à pellicule mince de nickel formée sur une couche
à pellicule mince de nichrome sur un substrat (non représen-
té) et une couche formée par application sur celle-ci d'un revêtement d'or. La couche à pellicule mince de nichrome
a une épaisseur de 500 à 2000 Angstrom et la couche à pelli-
cule mince de nickel a une épaisseur de 1000 à 3000 AngstrOm.
La couche de revêtement d'or dans la partie conductrice de connexion 41 a une épaisseur de 5 à 10 microns et la couche de revêtement d'or dans la partie conductrice séparable 42 a une épaisseur de 1,5 à 3 microns.La raison pour laquelle les épaisseurs des deux couches de revêtement sont différentes l'une de l'autre, est que la couche de revêtement d'or de la partie conductrice de connexion 41 a de préférence une épaisseur supérieure à 5 microns pour obtenir une connexion à haute fiabilité alors que la couche de revêtement d'or
de la partie de contact séparable 42 est de préférence in-
férieure à 3 microns pour faciliter le découpage.
Comme mentionné précédemment, le plot de contact
pour modification technique décrit dans les modes de réali-
sation de l'invention décrits ci-dessus a une configuration
telle que la partie conductrice séparable a une couche con-
ductrice de structure différente de celle de la partie con-
ductrice de connexion, c'est-à-dire que ces deux parties
sont formées en utilisant des matériaux conducteurs diffé-
rents ou ont des couches conductrices respectives d'épais-
seurs différentes. Par conséquent, cela permet d'obtenir un 13. plot de contact pour modification technique ayant
d'excellentes caractéristiques de connexion et de découpa-
ge. Ces plots de contact pour modification technique
sont particulièrement intéressants lorsqu'ils sont appli-
qués à des ensembles à paillette. On décrit ci-après un mode de réalisation préféré d'un barrage à soudure utilisé pour le montage de puces à circuits intégrés sur un substrat de câblage multi-couche
en se référant à la figure 6.
Dans ce mode de réalisation, on utilise un subs-
trat multi-couche céramique destiné à recevoir un barrage
à soudure. Afin de pouvoir utiliser un polyimide comme ma-
tériau constituant le barrage à soudure, il est nécessaire
d'utiliser un matériau de substrat pouvant tolérer des tempé-
ratures dépassant 300 C. Le substrat céramique peut satis-
faire à cette condition. I1 est inutile de préciser que des circuits conducteurs sont formés dans des couches internes
et dans une couche de surface du substrat multi-couche céra-
mique 1, bien qu'ils soient omis de l'illustration. Le subs-
trat est muni sur sa surface supérieure de couches de revê-
tement de cuivre 2, et de couches de revêtement de palladium 3 respectivement formées sur les couches de revêtement de
cuivre 2. Par conséquent, des parties conductrices de soudu-
re sont formées par ces couches 2 et 3. Chaque couche de re-
vêtement de cuivre 2 forme, sur une couche isolante, un motif conducteur de l'autre câblage nécessaire en association avec
la partie conductrice servant à la soudure. I1 est bien con-
nu que le cuivre présente d'excellentes caractéristiques en ce qui concerne le soudage lorsqu'on utilise une soudure étain-plomb (Sn-Pb). Sur la couche de revêtement de cuivre 2, un revêtement de palladium est appliqué'pour former la
couche de revêtement de palladium 3.
Sur le substrat sur lequel la couche de revête-
ment de cuivre 2 et la couche de revêtement de palladium 3 sont formées, on forme un barrage à soudure 4 constitué 14. d'une résine polyimide appliquée sur le substrat 1 sous la forme d'un précurseur de polyimide photosensible. Lors de la formation du barrage à soudure 4, un vernis polyimide photosensible est appliqué sur le substrat 1 au moyen d'une tournette, etc. avant d'effectuer un séchage en étuve.On effectue ensuite un traitement d'exposition puis un traitement de développement en utilisant un agent de développement particulier. Dans ce cas, comme la surface
de la partie conductrice est formée par la couche de palla-
dium, il ne reste pas de résidus de développement.Un trai-
tement thermique est ensuite effectué pour former le barrage à soudure 4 constitué de polyimide. Le vernis polyimide photosensible peut être un vernis photographique désigné
UR-3100 fabriqué par la TORAY INDUSTRIES, INC.
* Une fois le barrage à soudure 4 formé, une soudu-
re est effectuée pour former les couches de soudure 5. Dans
ce cas, comme la surface de la partie conductrice est cons-
tituée par la couche de palladium, il est impossible que le barrage à soudure 4 se sépare. Par conséquent, un soudage d'excellente qualité a été effectué. Pour cette raison,
le palladium est très efficace en ce qui concerne l'élimina-
tion des résidus de développement du vernis de polyimide, la précision de la soudure et la qualité du contact avec
le polyimide.
Pour confirmer expérimentalement cet effet, deux
types de substrats de câblage sont préparés. Dans un pre-
mier substrat, une partie conductrice pour la soudure est
formée et d'autres parties de câblage nécessaires sont for- mées par dépôt de cuivre. Par ailleurs, un second substrat est réalisé de
telle manière qu'un revêtement d'or est en
outre appliqué sur le revêtement de cuivre du premier subs-
trat. Le barrage à soudure 4 mentionné ci-dessus, constitué de polyimide est ensuite formé sur les deux substrats. On trouve que lorsqu'on utilise le premier substrat, il reste des résidus de développement, empêchant la formation d'une 15.
partie conductrice de qualité satisfaisante pour la soudu-
re. Au contraire, lorsqu'on utilise le second substrat, les résidus de développement n'apparaissent pas. Cependant, l'inconvénient du second substrat est que le barrage de soudure 4 se décolle de la surface conductrice, lors de l'opération de soudage, ce qui conduit à l'apparition
de parties défectueuses.
Comme mentionné ci-dessus, conformément au pro-
cédé de fabrication du barrage à soudure, la première cou-
che de revêtement de palladium est formée sur la couche de revêtement de cuivre pour former la partie conductrice de
soudure. Un barrage à soudure en résine polyimide est ensui-
te formé par application d'une solution de précurseur de po-
lyimide photosensible sur le substrat. Cela fournit par con-
séquent un contact de bonne qualité entre le palladium et le polyimide. Un barrage à soudure en résine polyimide peut
donc être formé avec une précision et une densité élevées.
En outre, ce barrage de soudure peut être facilement formé par une série de traitements d'application d'une solution
de précurseur de polyimide photosensible, de séchage, d'expo-
sition, de développement et de thermodurcissement. Cela faci-
lite en particulier le développement d'une pellicule de pré-
curseur de polyimide photosensible.
La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle
est au contraire susceptible de modifications et de varian-
tes qui apparaîtront à l'homme de l'art.
16.

Claims (11)

REVENDICATIONS
1 - Ensemble à paillette comprenant: a) un substrat de câblage multicouche (1; 30); b) une pluralité de puces à circuits intégrés montées sur ledit substrat de cablage multi-couche; et
c) un réseau de plots de contact offrant la pos-
sibilité d'effectuer des modifications de câblage, formé
sur la couche supérieure dudit substrat de câblage multi-
couche, chacun desdits plots de contact comprenant une
partie conductrice de connexion (21) et une partie conduc-
trice séparable (22) reliée à ladite partie conductrice de connexion, ladite partie conductrice séparable reliant au moins l'une desdites puces à une couche conductrice interne correspondante, ladite partie conductrice de connexion ayant une configuration de couche conductrice différente de celle de ladite partie conductrice séparable, de telle façon que, lorsqu'une modification technique est nécessitée, ladite partie conductrice séparable est séparée de ladite partie conductrice de connexion, et qu'un fil est ensuite connecté à ladite partie conductrice de connexion, afin
d'établir une modification de câblage.
2 - Ensemble à paillette selon la revendication 1, caractérisé en ce que ladite partie conductrice séparable (22) est constituée d'un matériau conducteur différent de
celui de la partie conductrice de connexion (21).
3 - Ensemble à paillette selon la revendication 1 ou 2, caractérisé en ce qu'une couche conductrice formée dans ladite partie conductrice séparable a une épaisseur
différente de ladite partie conductrice de connexion.
4 - Ensemble à paillette selon la revendication 1, caractérisé en ce que ladite pluralité de puces à circuits intégrés est montée sur ledit substrat (1; 30) de cablage multi-couche au moyen d'un barrage (4) à soudure en résine polyimide. 5- Ensemble à paillette selon la revendication 4, 17. caractérisé en ce que ladite résine polyimide est appliquée audit substrat sous la forme d'une solution de précurseur
de polyimide photosensible.
6 - Ensemble à paillette selon la revendication 1, caractérisé en ce que ladite partie conductrice de connexion (21) est munie d'une couche de revêtement de cuivre sur une double couche à pellicule mince comprenant une première couche
de chrome et une seconde couche de palladium.
7 - Ensemble à paillette selon la revendication 6, caractérisé en ce que ladite couche à pellicule mince de chrome a une épaisseur dans la gamme de 500 à 1000 Angstrôm, en ce que ladite couche à pellicule mince de palladium a une épaisseur dans la gamme de 300 à 3000 Angstrbm et en
ce que ladite couche de revêtement de cuivre a une épais-
seur dans la gamme de 1 à 5 microns.
8 - Ensemble à paillettes selon la revendication 7, caractérisé en ce qu'une couche de revêtement de nickel (37) ayant une épaisseur de 1 à 5 microns et en ce qu'une couche de revêtement d'or (38) ayant une épaisseur de 0,5 à 2 microns sont formées sur ladite couche de revêtement de
cuivre (35).
9 - Ensemble à paillette selon la revendication 7, caractérisé en ce qu'une couche de revêtement de palladium (34) ayant une épaisseur de 0,5 à 4 microns est formée sur
ladite couche de revêtement de cuivre (35).
- Ensemble à paillette selon la revendication 6, caractérisé en ce-que ladite première couche (35) est constituée d'un métal tel que le titane, le tungstène, le nichrome, l'aluminium ou le tantale, etc. 11 - Ensemble à paillette selon la revendication 6, caractérisé en ce que ladite seconde couche (34) est constituée d'un métal tel que le platine, le nickel ou le cuivre, etc. 12 - Ensemble à paillette selon la revendication 1, caractérisé en ce que ladite partie conductrice 18.
séparable (22) est constituée par une couche triple compre-
nant des couches à pellicules minces de chrome, de palla-
dium et de cuivre formées sur ledit substrat, et par des cou-
ches de revêtement de nickel et de revêtement d'or formées sur ladite couche triple. 13 - Ensemble à paillette selon la revendication 12, caractérisé en ce que ladite couche à pellicule mince de chrome a une épaisseur dans la gamme de 50 à 1000 AngstrOm, en ce que ladite couche à pellicule mince de palladium a une épaisseur dans la gamme de 300 à 3000 Angstr5m, et en ce que ladite couche à pellicule mince de cuivre a une épaisseur
dans la gamme de 1000 à 5 000 Angstrom.
14 - Ensemble à paillette selon la revendication 2, caractérisé en ce que l'épaisseur totale de ladite couche
de revêtement de nickel (37) et de ladite couche de revête-
ment d'or (38) est inférieure à 4 microns.
- Procédé pour la fabrication d'un ensemble à paillette selon la revendication 1, en particulier pour la fabrication dudit plot de contact offrant la possibilité d'effectuer une modification de câblage, comprenant les
étapes consistant à former une couche conductrice à pellicu-
le mince multi-couche comprenant des couches de chrome, de
palladium et de cuivre sur une couche isolante, par pulvérisa-
tion cathodique ou dépôt sous vide, à appliquer un agent pho-
torésistant sur ladite couche conductrice à pellicule mince multi-couche, à soumettre ledit agent photorésistant à des traitements d'exposition et de développement, formant ainsi un motif incluant ladite partie conductrice séparable, à former ensuite une couche de câblage incluant ladite partie
conductrice séparable par un traitement de revêtement multi-
couche pour former des couches de revêtement de nickel et d'or, à éliminer ledit agent photorésistant, à appliquer
de nouveau un agent photorésistant, à effectuer un traite-
ment d'exposition et de développement pour former un motif incluant ladite partie conductrice de connexion, à effectuer 19.
un traitement de revêtement pour former une couche de cà-
blage, à éliminer ensuite ledit agent photorésistant et à effectuer un traitement de décapage pour éliminer la couche
conductrice à pellicule mince à l'exception de ladite cou-
che de câblage. 16 - Ensemble à paillette selon la revendication 1,
caractérisé en ce que ladite partie conductrice de con-
nexion (31) est principalement constituée d'une couche de revêtement de cuivre ayant une épaisseur d'environ 10 microns
et par ladite partie conductrice séparée (32) ayant la confi-
rguration d'une couche double comprenant une couche de revête-
ment de nickel (37) ayant une épaisseur del micron et une cou-
che de revêtement d'or (38) ayant une épaisseur de 2 microns.
- 17 - Ensemble à paillette selon la revendication
1, caractérisé en ce que ladite partie conductrice de conne-
xion (31) est constituée par une couche de revêtement d'or
(38) ayant une épaisseur de 5 à 10 microns et en ce que la-
dite partie conductrice séparable (32) est constituée par une couche de revêtement d'or (38) ayant une épaisseur de 1,5 à
3 microns.
18 - Ensemble à paillette selon la revendication 4, caractérisé en ce que ledit substrat de cablage multi-couche
peut résister à des températures supérieures à 300 C.
19 - Ensemble à paillette selon la revendication
18,caractérisé en ce que ledit substrat de cablage multi-
couche est constitué par un substrat céramique,(30).
- Procédé pour la formation d'un ensemble à pail-
lette selon la revendication 4, en particulier pour la for-
mation dudit barrage (4) à soudure, comprenant les opérations consistant à effectuer une application centrifuge d'un vernis
polyimide photosensible sur ledit substrat de câblage multi-
couche,à le sécher dans une étuve, à effectuer un traite-
ment d'exposition et de développement, et à effectuer un
traitement thermique.
FR858510660A 1984-07-11 1985-07-11 Ensemble a paillette comprenant un substrat de cablage multi-couche Expired - Fee Related FR2567709B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14358184A JPS6123390A (ja) 1984-07-11 1984-07-11 回路基板およびその製造方法
JP14603584A JPS6126282A (ja) 1984-07-16 1984-07-16 多層配線基板

Publications (2)

Publication Number Publication Date
FR2567709A1 true FR2567709A1 (fr) 1986-01-17
FR2567709B1 FR2567709B1 (fr) 1990-11-09

Family

ID=26475272

Family Applications (2)

Application Number Title Priority Date Filing Date
FR858510660A Expired - Fee Related FR2567709B1 (fr) 1984-07-11 1985-07-11 Ensemble a paillette comprenant un substrat de cablage multi-couche
FR8615585A Granted FR2590105A1 (fr) 1984-07-11 1986-11-07 Ensemble a paillette comprenant un substrat de cablage multicouche

Family Applications After (1)

Application Number Title Priority Date Filing Date
FR8615585A Granted FR2590105A1 (fr) 1984-07-11 1986-11-07 Ensemble a paillette comprenant un substrat de cablage multicouche

Country Status (2)

Country Link
US (1) US4840924A (fr)
FR (2) FR2567709B1 (fr)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367208A (en) 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
JPH0691360B2 (ja) * 1987-12-11 1994-11-14 株式会社日立製作所 細線成形方法
EP0349756A3 (fr) * 1988-05-30 1991-03-20 Canon Kabushiki Kaisha Méthode de fabrication de dispositif de circuit électrique
US4980034A (en) * 1989-04-04 1990-12-25 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for TAB
US5106461A (en) * 1989-04-04 1992-04-21 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for tab
US5400262A (en) * 1989-09-20 1995-03-21 Aptix Corporation Universal interconnect matrix array
US5377124A (en) * 1989-09-20 1994-12-27 Aptix Corporation Field programmable printed circuit board
US5077451A (en) * 1990-01-17 1991-12-31 Aptix Corporation Custom tooled printed circuit board
US5055973A (en) * 1990-01-17 1991-10-08 Aptix Corporation Custom tooled printed circuit board
EP0481703B1 (fr) * 1990-10-15 2003-09-17 Aptix Corporation Substrat d'interconnexion avec circuit intégré pour interconnection programmable et l'analyse d'échantillons
US5155577A (en) * 1991-01-07 1992-10-13 International Business Machines Corporation Integrated circuit carriers and a method for making engineering changes in said carriers
DE69207507T2 (de) * 1991-02-25 1996-09-12 Sumitomo Electric Industries Leiterplatte
EP0518701A3 (en) * 1991-06-14 1993-04-21 Aptix Corporation Field programmable circuit module
US5243140A (en) * 1991-10-04 1993-09-07 International Business Machines Corporation Direct distribution repair and engineering change system
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
US5294754A (en) * 1992-12-24 1994-03-15 Iternational Business Machines Corporation Direct write EC single metal layer
US5726482A (en) * 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
US5808351A (en) * 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5813881A (en) * 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
US5537108A (en) * 1994-02-08 1996-07-16 Prolinx Labs Corporation Method and structure for programming fuses
US5834824A (en) * 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5917229A (en) * 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5572409A (en) * 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
US5962815A (en) * 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
CN1080981C (zh) * 1995-06-06 2002-03-13 揖斐电株式会社 印刷电路板
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) * 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5872338A (en) * 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US6034427A (en) * 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6104082A (en) * 1998-04-24 2000-08-15 International Business Machines Corporation Metallization structure for altering connections
US6777314B2 (en) * 2002-08-02 2004-08-17 Lsi Logic Corporation Method of forming electrolytic contact pads including layers of copper, nickel, and gold
JP2008288285A (ja) * 2007-05-15 2008-11-27 Sharp Corp 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置
US8210422B2 (en) * 2009-09-30 2012-07-03 Apple Inc. Solder containment brackets
US8394713B2 (en) * 2010-02-12 2013-03-12 Freescale Semiconductor, Inc. Method of improving adhesion of bond pad over pad metallization with a neighboring passivation layer by depositing a palladium layer
CN104051384B (zh) * 2013-03-13 2017-09-29 台湾积体电路制造股份有限公司 半导体器件的封装方法和装置
US9082870B2 (en) * 2013-03-13 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of packaging semiconductor devices
FR3072218B1 (fr) 2017-10-06 2020-10-30 Auxel Connecteur multicouche a conducteurs isoles par emaillage

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691290A (en) * 1970-12-14 1972-09-12 Ibm Deletable conductor line structure
US3726002A (en) * 1971-08-27 1973-04-10 Ibm Process for forming a multi-layer glass-metal module adaptable for integral mounting to a dissimilar refractory substrate
EP0083406A2 (fr) * 1981-12-31 1983-07-13 International Business Machines Corporation Module pour supporter des composants électriques

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3619725A (en) * 1970-04-08 1971-11-09 Rca Corp Electrical fuse link
GB1361400A (en) * 1970-12-30 1974-07-24 Lucas Industries Ltd Method of electrically connecting a semi-conductor chip to a substrate
US3766308A (en) * 1972-05-25 1973-10-16 Microsystems Int Ltd Joining conductive elements on microelectronic devices
FR2210881B1 (fr) * 1972-12-14 1976-04-23 Honeywell Bull
US4176443A (en) * 1977-03-08 1979-12-04 Sgs-Ates Componenti Elettronici S.P.A. Method of connecting semiconductor structure to external circuits
US4166279A (en) * 1977-12-30 1979-08-28 International Business Machines Corporation Electromigration resistance in gold thin film conductors
JPS5914628B2 (ja) * 1978-09-20 1984-04-05 三菱電機株式会社 進角度制御装置
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
US4245273A (en) * 1979-06-29 1981-01-13 International Business Machines Corporation Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices
US4407007A (en) * 1981-05-28 1983-09-27 International Business Machines Corporation Process and structure for minimizing delamination in the fabrication of multi-layer ceramic substrate
CH643089A5 (en) * 1981-08-14 1984-05-15 Ebauchesfabrik Eta Ag Method of mounting an integrated circuit board on a substrate
US4549200A (en) * 1982-07-08 1985-10-22 International Business Machines Corporation Repairable multi-level overlay system for semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691290A (en) * 1970-12-14 1972-09-12 Ibm Deletable conductor line structure
US3726002A (en) * 1971-08-27 1973-04-10 Ibm Process for forming a multi-layer glass-metal module adaptable for integral mounting to a dissimilar refractory substrate
EP0083406A2 (fr) * 1981-12-31 1983-07-13 International Business Machines Corporation Module pour supporter des composants électriques

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
27th ELECTRONIC COMPONENTS CONFERENCE, Arlington, VA., 16-18 mai 1977, pages 72-83, US; F.N. FUSS et al.: "Corrosion of solder-coated TiPdAu thin-film conductors in a moist chlorine atmosphere" *

Also Published As

Publication number Publication date
FR2567709B1 (fr) 1990-11-09
FR2590105A1 (fr) 1987-05-15
FR2590105B1 (fr) 1994-07-13
US4840924A (en) 1989-06-20

Similar Documents

Publication Publication Date Title
FR2567709A1 (fr) Ensemble a paillette comprenant un substrat de cablage multi-couche
FR2707797A1 (fr) Procédé de fabrication de bosses pour puces.
FR2567684A1 (fr) Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication
EP0424254B1 (fr) Résistance électrique sous forme de puce à montage de surface et son procédé de fabrication
EP1792526B1 (fr) Dispositif electronique avec repartiteur de chaleur integre
JPH0145976B2 (fr)
EP2727144B1 (fr) Procédé d'hybridation d'un composant muni d'inserts creux
EP0159208B1 (fr) Procédé de fabrication de circuits électroniques de puissance miniaturisés
FR2646018A1 (fr) Dispositif semiconducteur et son procede de fabrication
FR2476913A1 (fr) Circuit a plusieurs couches pour integration a grande echelle et procede de fabrication de ce circuit
FR2842943A1 (fr) Procede de fabrication de film polymere conducteur anisotrope sur tranche de semi-conducteur
FR2657196A1 (fr) Monture intermediaire de dispositif laser a semi-conducteur.
FR2502399A1 (fr) Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance
EP0380289B1 (fr) Procédé de fabrication d'un substrat céramique multicouche
JPH0199255A (ja) 高純度チタンもしくはニオブの障壁層を有するアルミニウム合金半導体相互接続
EP0793269B1 (fr) Dispositif semiconducteur incluant une puce munie d'une ouverture de via et soudée sur un support, et procédé de réalisation de ce dispositif
JP3638085B2 (ja) 半導体装置
FR2532472A1 (fr) Procede de fabrication de connexions electriques pour circuit hybride et circuit hybride comportant de telles connexions
FR2571547A1 (fr) Circuit hybride reportable sur un support comportant un reseau d'interconnexion a haute densite
EP1350418A1 (fr) Procede de realisation d'interconnexion dans un circuit imprime multicouches
JPS6126282A (ja) 多層配線基板
JPS61225839A (ja) バンプ電極の形成方法
FR2481006A1 (fr) Ensemble de circuit electrique a couche mince
FR2622384A1 (fr) Circuit a couches minces multicouches et procede pour sa fabrication
FR2524705A1 (fr) Procede composite de fabrication de circuit hybride et circuit hybride obtenu par un tel procede

Legal Events

Date Code Title Description
ST Notification of lapse