FR2622384A1 - Circuit a couches minces multicouches et procede pour sa fabrication - Google Patents
Circuit a couches minces multicouches et procede pour sa fabrication Download PDFInfo
- Publication number
- FR2622384A1 FR2622384A1 FR8813885A FR8813885A FR2622384A1 FR 2622384 A1 FR2622384 A1 FR 2622384A1 FR 8813885 A FR8813885 A FR 8813885A FR 8813885 A FR8813885 A FR 8813885A FR 2622384 A1 FR2622384 A1 FR 2622384A1
- Authority
- FR
- France
- Prior art keywords
- conductive tracks
- insulating layer
- layer
- contact pads
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Abstract
Dans un circuit à couches minces multicouches, des plots de contact 8 sont prévus aux points de croisement des pistes conductrices 2,5 superposées, avec des trous à contact traversant entre les pistes conductrices. Les plots de contact 8 pontent largement la couche isolante 3 se trouvant entre les pistes conductrices. De cette manière on peut également utiliser des couches isolantes 3 plus épaisses, sans que surviennent des difficultés lors de la production des orifices de trous à contact traversant.
Description
Circuit à couches minces multicouches et procédé pour sa fabrication La
présente invention concerne le domaine de la microélectronique. Elle concerne en particulier un circuit à O couche mince multicouche comprenant: - un substrat avec une surface plane, - des premières pistes conductrices disposées en première couche sur la surface de substrat, une couche isolante recouvrant les premières pistes conductrices et les zones restantes de la surface de substrat, - des deuxièmes pistes conductrices disposées en deuxième couche sur la couche isolante, croisant partiellement les premières pistes conductrices, et - des trous à contact traversant disposés dans la couche O isolante, entre les premières et les deuxièmes pistes conductrices, à des points de croisement sélectionnés, au moyen desquels trous à contact traversant les premières et deuxièmes pistes conductrices
correspondantes sont en liaison conductrice.
Elle concerne en outre un procédé de fabrication d'un circuit à couches minces multicouches. Les circuit à couches minces multicouches du type indiqué au début sont par exemple connus selon un article de K.P. Ackermann et al. "Multilayer Thin-film Technology", Proc. of the 1986 Int. Sym. on
Microelectronics, Octobre 1986, Atlanta, Georgia, pages 519 à 524.
De tels circuits à couches minces multicouches à deux couches, ou plans, de conducteurs, ou même plus de deux couches, sont de plus en plus intéressants du fait de leur haute densité de conducteurs et ainsi leur haute densité de connexion, pour l'intégration compacte, hybride de plusieurs circuits VLSI sur un
1 0 substrat commun.
Pour l'isolation des plans de conducteurs superposés on utilise des couches isolantes en polyimide, dans lesquelles des trous à contact traversant sont prévus à des endroits déterminés, trous au moyens desquels les pistes conductrices de différentes
1 5 couches se croisant sont reliées ensemble de manière conductrice.
L'introduction de trous à contact traversant dans la couche
isolante en polyimide peut s'effectuer de différentes manières.
Dans le cas d'utilisation de polyimides non photostructurables, ceci s'effectue par un procédé photolithographique antérieur travaillant avec. un matériau photorésistant, et avec une attaque
chimique consécutive.
Dans le cas de l'utilisation de polyimides photostructurables, photosensibles, les trous à contact traversant peuvent être produits directement par exposition à la lumière et
2 5 développement consécutif.
Les deux types de structuration ne réservent aucun problème, tant que l'épaisseur de la couche isolante est située au-dessous de 5 pm. Dans des couches de polyimides aussi minces les trous à contact traversant ont des contours affûtés et des géométries définies, de sorte que le contact traversant des pistes
conductrices se-croisant s'effectue avec succès.
La situation change par contre du fait que l'on nécessite plusieurs couches isolantes de plus de 5 pm, en particulier de plus de 10 pm, pour créer des circuits à couches minces présentant
une stabilité électrique et une fiabilité élevées.
Ainsi qu'il est expliqué en détail dans l'article cité, dans le cas de telles épaisseurs de la couche de polyimide, il survient des problèmes avec la structuration des trous à contact traversant: dans le cas des polyimides non photosensibles, les procédés d'attaque par voie chimique humide aboutissent à des trous malpropres et à des problèmes d'adhérence, de sorte que ne peuvent être appliquées que des méthodes d'attaque au plasma couteuses. Dans le cas des polyimides photosensibles, des difficultés surviennent également, motivées par le fait que les couches épaisses ne peuvent être suffisamment traversées par l'éclairage d'exposition. Ceci a pour conséquence que lors du développement des trous à contact traversant, à partir d'une certaine profondeur, les couches latérales n'étant plus exposées sont agressées et dissoutes, de sorte qu'un apparaît un trou avec affouillement. L'affouillement empêche de son côté un contact
traversant fiable en suivant la méthode précédente.
Le but de l'invention est de spécifier un circuit à couches minces multicouches, ainsi qu'un procédé pour sa fabrication, avec lequel on peut éviter avec certitude les problème de contacts
traversants, même pour des couches isolantes épaisses.
Dans le cas d'un circuit à couches minces multicouches du type 1 0 indiqué au début le problème est résolu en ce qu'un plot de contact est prévu dans les trous à contact traversant, chaque fois entre la première piste conductrice correspondante et la deuxième piste conductrice correspondante, reliant entre-elles les deux pistes conductrices. 1 5 Le coeur de l'invention consiste à réduire l'épaisseur de la couche à structurer dans la zone des trous à contact traversant, à l'aide d'un plot de contact de dimension appropriée, même pour des couches polyimides épaisses, jusqu'à ce qu'une structuration
précise et sûre soit possible.
Rappelons à ce point que dans une autre perspective, à savoir les circuits semi-conducteurs à forte intégration à structure de connexion multicouche ( voir EP-A2 0 215 542), l'utilisation de ce que l'on appelle les "pillars", autrement dit
les "piliers", a déjà été proposée pour le contact traversant.
A la différence de la présente invention, dans l'application en question, il s'agit toutefois pour de très faibles épaisseurs de la couche isolante ( < 2 nm) d'obtenir des densités d'information aussi élevées que possible, les bords non
nécessaires ( "franges") étant évités.
De plus, ces "pillars" connus sont ébauchés au moyen d'un procédé très couteux à partir d'une couche recouvrant tout le substrat. Dans le cas de la présente invention, selon un exemple de réalisation préféré, la hauteur des plots de contact est choisie telle qu'elle est supérieure à l'épaisseur moyenne de la couche O isolante. De cette manière, lorsque l'on applique le polyimide, le côté supérieur du plot de contact n'est recouvert que d'une couche relativement mince, dans laquelle un orifice de contact traversant
peut être introduit sans problème.
Le procédé selon l'invention se distingue par les étapes suivantes: - les premières pistes conductrices sont appliquées ( de la manière antérieure) sur un substrat; - le substrat pourvu des premières pistes conductrices est recouvert d'une couche photorésistante; O - les trous à contact traversant sont introduits par photolithographie dans la couche photorésistante aux endroits souhaités, de façon que les premières pistes conductrices soient dégagées dans la zone des trous à contact traversant; - les trous à contact traversant sont remplis avec les plots !5 de contact; - la couche photorésistante est enlevée; - le substrat pourvu des premières pistes conductrices et des plots de contact disposés dessus est recouvert d'une couche isolante; - la couche isolante est éliminée sur les plots de contact pour créer des orifices; et - les deuxièmes pistes conductrices sont appliquées sur la
couche isolante.
Selon un exemple de réalisation préféré pour le procédé selon l'invention, les plots de contact sont déposés galvaniquement dans les trous à contact traversant sur les premières pistes conductrices, et que le dépôt dure jusqu'à ce que les plots de contact soient élargis en forme de champignon au-dessus de la couche photorésistante. D'autres exemple de réalisation de l'invention résultent de 1 5 ce que: - le substrat se compose d'une céramique; - la couche isolante se compose d'un polyimide photostructurable; et - l'épaisseur de la couche isolante est d'au moins 5 im, de
préférence supérieure à 10 pm.
et encore, en ce que: - les plots de contact sont déposés galvaniquement sur chaque première piste conductrice; et - présentent un élargissement en forme de champignon sur le
côté supérieur.
Egalement en ce que: - les premières et deuxièmes pistes conductrices sont construites en multicouches; - au moins l'une de ces nombreuses couches se compose d'or; et - les plots de contact sont également composés d'or ou d'or avec un support de nickel. et encore en ce que: - les première et deuxième pistes conductrices sont principalement construites en cuivre; les pistes conductrices sont recouvertes sur le dessus par O du nickel et de l'or; et
- les plots de contact se composent de cuivre.
D'autre part, - en ce qu'un polyimide photostructurable est appliqué à titre de couche isolante et que les orifices sont produits sur les plots
de contacts par voie photolithographique.
et finalement, - en ce que le polyimide est appliqué de manière si mince que son épaisseur moyenne de couche est plus faible que la hauteur des
!0 plots de contact.
L'invention est expliquée en détail ci-dessous à l'aide d'exemples de réalisation, en rapport avec les dessins ci-joints, dans lesquels: Les Fig. 1A à D représentent différentes étapes lors de la fabrication d'un circuit à couches minces multicouches selon l'état de la technique; les Fig. 2A à C représentent les étapes correspondantes aux Fig. lB à D lors de l'utilisation de couches isolantes plus épaisses selon l'état de la technique; et les Fig. 3A à F représentent différentes étapes lors de la fabrication d'un circuit à couches minces multicouches selon un exemple de réalisation de
1 0 l'invention.
La construction de circuits à couches minces multicouches,tels qu'ils sont connus selon l'état de la technique, est représentée dans les Fig. 1A à D, par extraits, pour un point de croisement à
1 5 contact traversant.
Le point de départ est un substrat ( Fig.lA) composé par exemple d'une céramique d'oxyde ou de nitrure ( A1203, ou AlN) et
présentant principalement une surface 9.
Selon un procédé courant pour multicouches, on applique d'abord dans une première couche ou plan des pistes conductrices 2 sur la surface du substrat 9. Ceci s'effectue selon les méthodes antérieures: ainsi, on pulvérise sur la surface du substrat 9 une mince couche adhérente de NiCr et l'on renforce immédiatement après
par pulvérisation d'une couche plus épaisse de Cu ou de Ni.
Cette couche de renforcement doit porter le courant lors de l'électroplaquage ultérieur et forme une couche de poudre 2a avec la
couche adhérente de NiCr.
La couche de poudre 2a recouvrant toute la surface est ensuite recouverte d'un produit photorésistant, les surfaces de ce qui sera
ultérieurement les premières pistes conductrices 2 restant libres.
On dépose sur ces surfaces par électroplaquage et de manière sélective une couche électroplaquée 2b, se composant par exemple de Ni et Au, ou de Cu, et formant les premières pistes conductrices 2
0 - avec la couche de poudre 2a située au-dessous.
Une fois le produit photorésistant éliminé, la couche de poudre 2a est éliminée sur les surfaces situées à l'extérieur des premières pistes conductrices, en aboutissant à l'état représenté
à la Fig. 1A.
Le substrat 1 avec les premières pistes conductrices 2 est immédiatement après recouvert d'une couche isolante 3, par exemple en un polyimide, le polyimide étant projeté en une préforme liquide et soumis immédiatement après à un traitement thermique
(Fig. lB).
!0 La couche isolante 2 est alors structurée ( Fig. 1C) de manière à ce qu'aux endroits auxquels les pistes conductrices doivent présenter le prochain contact de couche avec les premières pistes conductrices 2, des trous à contact traversant 4 sont ouverts, laissant libres les premières pistes conductrices 2 situées au-dessous; La structuration elle même peut s'effectuer selon les méthodes connues de la photolithographie ou bien par exposition et développement de la couche isolante 3 elle-même, pour autant qu'il
s'agisse d'un polyimide photostructurable, photosensible.
Immédiatement après, on applique des deuxièmes pistes conductrices 5 dans une deuxième couche (Fig. 1D), pistes croisant partiellement les premières pistes conductrices 2 et placées en
liaison conductrice avec elles par les trous à contact traversant.
Tant que la couche isolante 3 en polyimide est suffisamment 1 0 mince, c'est-à-dire qu'elle présente une épaisseur < 59m, en particulier < 5 zn, sa structuration s'effectue sans problème. Les trous à contact traversant 4 résultants possèdent des bords et des flancs définis proprement, de sorte qu'un contact traversant fiable apparaît lors de l'adjonction des deuxièmes pistes
1 5 conductrices 5.
D'autres résultats résultent du cas représenté aux Fig. 2A à C, en ce qu'est utilisée une couche isolante en polyimide d'épaisseur > 5 pm et en particulier > 10 gm. Des effets perturbateurs se manifestent ensuite spécialement dans le cas d'un polyimide structurable photosensible, effets expliqués à l'aide des Fig. 2A à C. Pour le structurer, le polyimide est exposé partout o la couche isolante doit être maintenue lors du développement. Du fait que la couche de polyimide n'est toutefois pas optiquement transparente jusqu'à des profondeurs arbitraires, la couche isolante 3 n'est exposée que dans une couche superficielle 3a photosensible comparativement mince ( Fig. 2B), présentant une
épaisseur de l'ordre de grandeur de 5 pm.
Lors du processus de développement consécutif, les trous à contact traversant 4 situés dans la zone de la couche superficielle 3a exposée sont certes dégagées avec le diamètre souhaité, aux épaisseurs plus importantes on aboutit par contre à un affouillement, parce que les couches plus profondes non exposées de la couche isolante 3 sont également agressées latéralement. 0 Si l'on vaporise ensuite les deuxièmes couches conductrices sur la couche isolante 3, il apparait dans la zone des trous à contact traversant du fait de l'affouillement des parties de pistes conductrices 5a,b non reliées, ne possédant pas de liaison conductrice. De cette manière, un contact traversant ne s'effectue pas ou bien pas avec la fiabilité nécessaire. Au moyen de l'introduction d'un plot de contact 8 (Fig. 3F) dans chaque traversée, l'invention offre alors la possibilité d'une structuration très propre de la couche isolante, parce que la hauteur du plot de contact 8, en fonction de 0 l'épaisseur de la couche isolante 3, est toujours choisie telle que la structuration ne concerne qu'une partie très mince de la couche isolante 3 sur les plots de contact 8. De cette manière on
peut éviter en particulier les affouillements décrits ci-dessus.
Un exemple de réalisation préféré de l'invention est >5 représenté aux Fig. 3A à F. Le point de départ est le substrat, de manière semblable à la Fig.lA, avec les premières pistes conductrices 2 sur la surface de substrat 9 ( Fig. 3A). La couche de poudre 2a n'est pas encore
éliminée par attaque hors des premières pistes conductrices 2.
Dans l'étape suivante le substrat 1 pourvu des premières pistes conductrices est revêtu d'une couche photorésistante 6 (Fig. 3B) dont l'épaisseur est choisie telle que les plots de contact produits à l'aide de celle-ci atteignent la hauteur souhaitée. 1 0 Aux endroits choisis (points de croisement avec contact traversant), on introduit alors de manière photolithographique les trous à contact traversant 4 dans la couche photorésistante 6, par exemple par exposition à la lumière et développement, à savoir de manière à ce que les premières pistes conductrices 2 soient
dégagées dans la zone des trous à contact traversant 4.
Les trous à contact traversant 4 sont ensuite remplis par les plots de contact 8, de préférence par dépôt galvanique. Il s'est avéré satisfaisant à cette occasion que les plots de contact 8 déposés pouvaient être composés de Au, ou de Au avec un support
de Ni (environ 2 pm), ou de Cu.
De préférence, le dépôt est effectué jusqu'à ce que, comme représenté à la Fig. 3, les plots de contact 8 se soient élargis
en forme de champignon au-dessus de la couche photorésistante 6.
Cette surface agrandie présente l'avantage de ce que pour la structuration photolithographique ultérieure de la couche isolante, le même masque peut être utilisée sans problème d'ajustement, que pour la structuration de la couche
photorésistante 6.
Après achèvement des plots de contact 8, on enlève la couche photorésistante 6. Les plots de contact 8 appliqués galvaniquement sur les premières pistes conductrices 2 subsistent sur les pistes conductrices. Il s'ensuit l'attaque de la couche de poudre 2a sur les surfaces situées en dehors des premières pistes conductrices 2. Immédiatement après, le substrat 1 pourvu des premières [0 pistes conductrices 2 etdes plots de contact 8 disposés dessus est recouvert d'une couche isolante 3, se composant en particulier d'un polyimide photostructurable. Le polyimide est appliqué avec une minceur telle qu'après séchage, son épaisseur moyenne de couche est plus faible que la hauteur des plots de contact (Fig. L5 3D). Il est ainsi garanti que malgré une épaisseur de couche polyimide de plus de 5 pm, en particulier de plus de 10 gm, ia couche partielle structurante située au-dessus de l'élargissement en forme de champignon du plot de contact 8 est beaucoup plus mince ( en particulier plus mince que 5 pm) et peut ainsi être
i0 structurée sans problème.
Dans la pratique, un produit de la société japonaise Toray Industries Inc, Tokyo, s'est révélé satisfaisant comme polyimide photostructurable, produit disponible sous le nom commercial
Photoneece UR 3140.
f Après consolidation de la couche de polyimide, la couche isolante 3 est enlevée sur les plots de contact 8, par exposition et développement. Parce que l'épaisseur de la couche d'isolation à enlever peut être choisie plus faible que l'épaisseur de la couche superficielle photosensible 3a, du fait des plots de contact 8, les orifices 7 apparus présentent un contour non perturbé et garantissent ainsi un contact traversant sûr (Fig. 3E). L'adjonction finale des deuxièmes pistes conductrices 5 sur la couche isolante 3 mène alors à un circuit à couches minces à
deux couches à contact traversant sûrs (Fig. 3F).
Après adjonction des deuxièmes pistes conductrices, on peut 1 0 alors construire d'autres couches de pistes conductrices ou introduire des éléments d'égale activité dans des emplacement prévus à cet effet et réaliser le contact avec les pistes conductrices. L'utilisation de plots de contact de la manière décrite avec i 5 l'exemple de réalisation peut toujours être avantageuse lorsque la structuration propre de la couche isolante prépare à des
difficultés du fait de l'épaisseur croissante.
Au total, on dispose avec l'invention d'une technique à couches mines qui permet le contact traversant fiable de circuit à plusieurs couches, même dans le cas de couches d'isolation épaisses.
Claims (10)
1. Circuit à couches minces multicouches, comprenant a) un substrat (1) avec une surface plane (9) b) des premières pistes conductrices (2) disposées en première couche sur la surface du substrat (9); c) une couche isolante recouvrant les premières pistes conductrices (2) et les zones restantes de la surfacedu substrat
O (9);
d) des deuxièmes pistes conductrices (5) disposées en deuxième couche sur la couche isolante (3>, croisant partiellement les premières pistes conductrices (2); et e) des trous à contact traversant (4) disposés dans la couche isolante (3), entre les premières et les deuxièmes pistes conductrices (2,5), à des points de croisement sélectionnés, au moyen desquels trous à contact traversant (4) les premières et deuxièmes pistes conductrices correspondantes sont en liaison conductrice; 0 caractérisé en ce que: f) un plot de contact (8) est prévu dans les trous à contact traversant (4), chaque fois entre la première piste conductrice (2) correspondante et la deuxième piste conductrice (5) correspondante,
reliant entre-elles les deux pistes conductrices.
2. Circuit à couches minces selon la revendication 1, caractérisé en ce que: a) le substrat (1) se compose d'une céramique; b) la couche isolante (3) se compose d'un polyimide photostructurable; et c) l'épaisseur de la couche isolante (3) est d'au moins 5 pm, de préférence supérieure à 10 pm.
3. Circuit à couches minces selon la revendication 2, caractérisé en ce que la hauteur des plots de contact (8) est
supérieure à l'épaisseur moyenne de la couche isolante (3).
4. Circuit à couches minces selon la revendication 3, 1 0 caractérisé en ce que: a) les plots de contact (8) sont déposés galvaniquement sur chaque première piste conductrice (2); et b) présentent un élargissement en forme de champignon sur le
c6té supérieur.
1 5
5. Circuit à couches minces selon la revendication 4, caractérisé en ce que: a) les premières et deuxièmes pistes conductrices (2,5) sont construites en multicouches; b) au moins l'une de ces nombreuses couches se compose d'or; et c) les plots de contact (8) sont également composés d'or ou
d'or avec un support de nickel.
6. Circuit à couches minces selon la revendication 4, caractérisé en ce que: a) les première et deuxième pistes conductrices (2,5) sont 2 5 principalement construites en cuivre; b) les pistes conductrices sont recouvertes sur le dessus par du nickel et de l'or; et
c) les plots de contact-(8) se composent-de cuivre.
7. Procédé pour la fabrication d'un circuit à couches minces multicouche selon la revendication 1, caractérisé par les étapes suivantes: a) les premières pistes conductrices (2) sont appliquées sur un substrat (1); b) le substrat (1) pourvu des premières pistes conductrices (2) est recouvert d'une couche photorésistante (6); c) les trous à contact traversant (4) sont introduits par photolithographie dans la couche photorésistante (6) aux endroits souhaités, de façon que les premières pistes conductrices (2) soient dégagées dans la zone des trous à contact traversant (4); d) les trous à contact traversant (4) sont remplis avec les plots de contact (8); e) la couche photorésistante (6) est enlevée; f) le substrat (1) pourvu des premières pistes conductrices (2) et des plots de contact (8) disposés dessus est recouvert d'une couche isolante (3); g) la couche isolante (3) est éliminée sur les plots de contact (8) pour créer des orifices (7); et h) les deuxièmes pistes conductrices (5) sont appliquées sur la
couche isolante (3).
8. Procédé selon la revendication 7, caractérisé en ce que les plots de contact (8) sont déposés galvaniquement dans les trous à contact traversant (4) sur les premières pistes conductrices (2), et que le dépôt dure jusqu'à ce que les plots de contact (8) soient élargis en forme de champignon au-dessus de la couche
photorésistante (6).
9. Procédé selon la revendication 8, caractérisé en ce qu'un polyimide photostructurable est appliqué à titre de couche isolante (3) et que les orifices (7) sont produits sur les plots de contacts
(8) par voie photolithographique.
10. Procédé selon la revendication 9, caractérisé en ce que le 1 0 polyimide est appliqué de manière si mince que son épaisseur moyenne
de couche est plus faible que la hauteur des plots de contact (8).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19873735959 DE3735959A1 (de) | 1987-10-23 | 1987-10-23 | Mehrlagige duennschichtschaltung sowie verfahren zu deren herstellung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2622384A1 true FR2622384A1 (fr) | 1989-04-28 |
Family
ID=6338968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8813885A Withdrawn FR2622384A1 (fr) | 1987-10-23 | 1988-10-24 | Circuit a couches minces multicouches et procede pour sa fabrication |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE3735959A1 (fr) |
| FR (1) | FR2622384A1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2650471A1 (fr) * | 1989-07-27 | 1991-02-01 | Bull Sa | Procede de formation de piliers du reseau multicouche d'une carte de connexion d'au moins un circuit integre de haute densite |
| US5082718A (en) * | 1989-07-27 | 1992-01-21 | Bull S.A. | Method for depositing an insulating layer on a conductive layer of a multi-layer connection board of one very large scale integrated circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3907004A1 (de) * | 1989-03-04 | 1990-09-06 | Contraves Ag | Verfahren zum herstellen von duennschichtschaltungen |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1765013A1 (de) * | 1968-03-21 | 1971-07-01 | Telefunken Patent | Verfahren zur Herstellung von Mehrebenenschaltungen |
| GB1260468A (en) * | 1968-03-28 | 1972-01-19 | Nat Res Dev | Improvements in or relating to the formation of connections on microelectronic circuits |
| EP0067231A1 (fr) * | 1980-12-08 | 1982-12-22 | Sony Corporation | Substrat de cablage multicouche |
| US4621045A (en) * | 1985-06-03 | 1986-11-04 | Motorola, Inc. | Pillar via process |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2042059A5 (fr) * | 1969-04-02 | 1971-02-05 | Ibm | |
| DE2548258A1 (de) * | 1975-10-28 | 1977-05-05 | Siemens Ag | Verfahren zur herstellung mehrlagiger mikroverdrahtungen |
| KR900004379B1 (ko) * | 1983-09-16 | 1990-06-23 | 마쯔시다덴기산교 가부시기가이샤 | 세라믹 다층기판 및 그 제조방법 |
| DE3407799A1 (de) * | 1984-03-02 | 1985-09-05 | Brown, Boveri & Cie Ag, 6800 Mannheim | Verfahren zur herstellung einer multilayer-hybridschaltung |
| DE3407784A1 (de) * | 1984-03-02 | 1985-09-12 | Brown, Boveri & Cie Ag, 6800 Mannheim | Duennschichthybridschaltung |
| JPS61236192A (ja) * | 1985-04-12 | 1986-10-21 | 株式会社日立製作所 | セラミツク基板の電極形成方法 |
| JPS61258453A (ja) * | 1985-05-13 | 1986-11-15 | Toshiba Corp | 半導体装置の製造方法 |
-
1987
- 1987-10-23 DE DE19873735959 patent/DE3735959A1/de not_active Withdrawn
-
1988
- 1988-10-24 FR FR8813885A patent/FR2622384A1/fr not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1765013A1 (de) * | 1968-03-21 | 1971-07-01 | Telefunken Patent | Verfahren zur Herstellung von Mehrebenenschaltungen |
| GB1260468A (en) * | 1968-03-28 | 1972-01-19 | Nat Res Dev | Improvements in or relating to the formation of connections on microelectronic circuits |
| EP0067231A1 (fr) * | 1980-12-08 | 1982-12-22 | Sony Corporation | Substrat de cablage multicouche |
| US4621045A (en) * | 1985-06-03 | 1986-11-04 | Motorola, Inc. | Pillar via process |
Non-Patent Citations (2)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 24, no. 5, octobre 1981, pages 2575-2576, New York, US; O.R. ABOLAFIA et al.: "MCP via configurations" * |
| JOURNAL OF APPLIED PHYSICS, vol. 52, no. 8, août 1981, pages 5340-5349; T.R. ANTHONY: "Forming electrical interconnections through semiconductor wafers" * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2650471A1 (fr) * | 1989-07-27 | 1991-02-01 | Bull Sa | Procede de formation de piliers du reseau multicouche d'une carte de connexion d'au moins un circuit integre de haute densite |
| EP0411985A1 (fr) * | 1989-07-27 | 1991-02-06 | Bull S.A. | Procédé de formation du réseau multicouche d'une carte de connexion d'au moins un circuit intégré de haute densité |
| US5082718A (en) * | 1989-07-27 | 1992-01-21 | Bull S.A. | Method for depositing an insulating layer on a conductive layer of a multi-layer connection board of one very large scale integrated circuit |
| US5231757A (en) * | 1989-07-27 | 1993-08-03 | Bull, S.A. | Method for forming the multi-layer structure of a connection board of at least one very large scale integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3735959A1 (de) | 1989-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0638933B1 (fr) | Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant | |
| EP0094716B1 (fr) | Procédé pour connecter un semi-conducteur à des éléments d'un support, notamment d'une carte portative | |
| EP0693777B1 (fr) | Boítier BGA à moulage par injection | |
| TWI306654B (en) | Methods of forming electronic structures including conductive shunt layers and related structures | |
| EP2192612B1 (fr) | Procédé pour empiler et interconnecter des circuits intégrés | |
| FR2567709A1 (fr) | Ensemble a paillette comprenant un substrat de cablage multi-couche | |
| FR2707797A1 (fr) | Procédé de fabrication de bosses pour puces. | |
| FR2923081A1 (fr) | Procede d'interconnexion verticale de modules electroniques 3d par des vias. | |
| JP2001035969A (ja) | ウェーハレベルパッケージ及びその製造方法 | |
| FR2911006A1 (fr) | Puce de circuit electronique integre comprenant une inductance | |
| EP2727144B1 (fr) | Procédé d'hybridation d'un composant muni d'inserts creux | |
| JP2007305955A (ja) | 半導体装置及びその製造方法 | |
| EP1008176B1 (fr) | Procede de fabrication d'un film conducteur anisotrope a inserts conducteurs | |
| FR2857157A1 (fr) | Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant | |
| EP2610907A1 (fr) | Dispositif electronique empile et procede de realisation d'un tel dispositif electronique | |
| EP0044247B1 (fr) | Procédé de fabrication d'un support de composants électroniques pour la connexion des supports de puces de circuits intégrés | |
| WO2005086232A1 (fr) | Dispositif microelectronique d'interconnexion a tiges conductrices localisees | |
| EP0411985B1 (fr) | Procédé de formation du réseau multicouche d'une carte de connexion d'au moins un circuit intégré de haute densité | |
| FR2622384A1 (fr) | Circuit a couches minces multicouches et procede pour sa fabrication | |
| EP2625711B1 (fr) | Procédé de fabrication d'un circuit | |
| JP3587806B2 (ja) | 半導体装置及び製造方法 | |
| EP0793269B1 (fr) | Dispositif semiconducteur incluant une puce munie d'une ouverture de via et soudée sur un support, et procédé de réalisation de ce dispositif | |
| JP4445778B2 (ja) | 配線基板の製造方法 | |
| JP2002111185A (ja) | バンプ付き配線回路基板及びその製造方法 | |
| FR3133482A1 (fr) | Substrat d’interconnexion et procédé de fabrication d’un tel substrat |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| CD | Change of name or company name | ||
| ST | Notification of lapse |