DE3407799A1 - Verfahren zur herstellung einer multilayer-hybridschaltung - Google Patents

Verfahren zur herstellung einer multilayer-hybridschaltung

Info

Publication number
DE3407799A1
DE3407799A1 DE19843407799 DE3407799A DE3407799A1 DE 3407799 A1 DE3407799 A1 DE 3407799A1 DE 19843407799 DE19843407799 DE 19843407799 DE 3407799 A DE3407799 A DE 3407799A DE 3407799 A1 DE3407799 A1 DE 3407799A1
Authority
DE
Germany
Prior art keywords
soldering
circuit
producing
deposited
hybrid circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19843407799
Other languages
English (en)
Inventor
Hans-Joachim Dipl.-Phys. Dr. 6907 Nußloch Krokoszinski
Henning Dipl.-Phys. Dr. 6901 Mauer Oetzmann
Conrad Dipl.-Phys. Dr. 6901 Gaiberg Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB AG Germany
Original Assignee
Brown Boveri und Cie AG Germany
BBC Brown Boveri AG Germany
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brown Boveri und Cie AG Germany, BBC Brown Boveri AG Germany filed Critical Brown Boveri und Cie AG Germany
Priority to DE19843407799 priority Critical patent/DE3407799A1/de
Publication of DE3407799A1 publication Critical patent/DE3407799A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467Adding a circuit layer by thin film methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4685Manufacturing of cross-over conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

  • Verfahren zur Herstellung einer Multilayer-Hybrid-
  • schaltung Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Multilayer-Hybridschaltung gemäß dem Oberbegriff des Anspruchs 1. Ein derartiges Verfahren zur Herstellung einer Multilayer-Hybridschaltung ist aus Proceedings of the th. ISHM Conference 1983, Copenhagen, Seite 186 bis 192 bekannt.
  • Multilayer-Hybridschaltungen mit Durchkontaktierung zwischen den Einzellagen (Layern) werden bisher unter Verwendung von Keramikplatten, glasfaserverstärkten Leiterplatten oder kaschierten Folien als Isolationsschicht (s. z.B. H. Delfs, Hybridschaltungen, Verlag Berliner Union GmbH, Stuttgart, Verlag W. Kohlhammer GmbH, Stuttgart, Berlin, Köln, Mainz 1973, Seite 69 bis 70) sowie durch Strukturierung von Polyimidschichten hergestellt (siehe Proceedings of the 4th. ISHM conf. 1983, Copenhagen, Seite 186 bis 192).
  • Im Falle der Keramik-Zwischenschicht werden die Leiterbahnen in Dickschicht-Siebdrucktechnologie erstellt.
  • Multilayer-Leiterplatten werden mittels der bekannten Additiv- und Subtraktivtechniken mit den Leiterbahnstrukturen versehen. Die Verbindungslöcher zwischen den Schaltungsebenen (via holes) müssen in die Keramik- bzw.
  • Leiterplatte gestanzt oder gebohrt werden und durch Füllung mit Dickschichtpaste bzw. durch galvanische Auskleidung des Bohrlochs zur funktionsfähigen Durchkontaktierung ausgestaltet werden. Die oberste Schaltungsebene wird dann zur Montage von Einzelkomponenten vorbereitet.
  • Ähnliche Multilayertechniken sind für Schaltungen in additiver Dünnschichttechnik nicht bekannt, obwohl auch für sie die Vorteile des dreidimensionalen Schaltungsaufbaus auf der Hand liegen.
  • Betrachtet man die Summe der Grundflächen aller nachträglich aufgebrachten Bauelemente einer in Dünnschicht-AufdampStechnik hergestellten Hybridschaltung als absolutes Minimum des Flächenbedarfs der Schaltung, so wird die Größe des gesamten Moduls über dieses Minimum hinaus durch die lateralen Dimensionen der aufgedampften Strukturen bestimmt. Bei Verwendung der additiven Dünnschichttechnik steht dem Vorteil der Zweilagenverdrahtung (durch lokale Isolation an Leiterbahnkreuzungen) eine Beschränkung in der Verkleinerung der Leiterbahnbreite und Leiterbahnabstände gegenüber. Um die Stabilität der metallischen Aufdampfmasken zu erhalten, können die Leiterbahnbreite und die Leiterbahnabstände von gegenwärtig 100 pm bzw. 150 pm allenfalls auf 50 pm bzw. 100 pm verringert werden. Diese Beschränkung ergibt sich auch aus der Tatsache, daß jede Verringerung der Leiterbahnbreite durch eine entsprechende Erhöhung der aufgedampften Schichtdicke ausgeglichen werden muß, um den Widerstand der Leiterbahnen klein zu halten. Eine wesentliche Verringerung des Flächenbedarfs aufgedampf- ter Dünnschichtschaltungen kann deshalb nur durch den Aufbau zusätzlicher Schaltungsebenen (Multilayer) erreicht werden.
  • Die wichtigsten Probleme stellen dabei einerseits die Isolationsschicht zwischen den Ebenen (Materialeigenschaften, Pinholefreiheit, lokale Strukturierbarkeit, Wärmefestigkeit, Resistenz gegen nicht-neutrale Bäder usw.) und andererseits die Herstellung elektrischer Verbindungen zwischen den Schaltungsteilen auf verschiedenen Schaltungsebenen (Layern) dar. Die bisher praktizierte Möglichkeit, die Isolationsschicht (z.B. Al203) strukturiert aufzudampfen, leidet einmal unter der Unsicherheit, daß bei einer maximalen Schichtdicke von 0,5 bis 1,0 ium und großflächigen Überschneidungen übereinanderliegender Schaltungsteile Kurzschlüsse nicht vollständig ausgeschlossen werden können; zum anderen werden aufgedampfte Oxide von manchen nicht-neutralen Bädern (chemische Nachverstärkung) angegriffen.
  • Der Erfindung liegt davon ausgehend die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Multilayer-Hybridschaltung der eingangs genannten Art anzugeben, das eine einfache Verbindung zwischen den Leiterbahnen der verschiedenen Schaltungsebenen ermöglicht, wobei eine chemisch resistente und lokal strukturierbare Isolationsschicht eingesetzt wird.
  • Diese Aufgabe wird durch die im Anspruch 1 gekennzeichneten Merkmale gelöst.
  • Die mit der Erfindung erzielbaren Vorteile bestehen insbesondere darin, daß durch die Verwendung des Fotoresists die Herstellung einer glatten, hinreichend wärmefesten, chemisch resistenten und lokal strukturierbaren Isolationsschicht zwischen zwei Schaltungsebenen einer aufgedampften Hybridschaltung ermöglicht wird, wobei gleichzeitig die Konstruktion von Kontaktknoten (Lötknoten) zur Verbindung der Leiterbahnen der verschiedenen Schaltungsebenen erleichtert wird.
  • Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Die Erfindung wird nachfolgend anhand des in der Zeichnung dargestellten Ausführungsbeispiels erläutert.
  • Auf die Oberfläche eines Substrats 1 ist ein Grundoxid 2 (z.B. Al203) aufgedampft. Auf das Grundoxid 2 ist z.B.
  • eine erste Leiterbahn 3 vorzugsweise in Aufdampftechnik aufgebracht. Zur Bildung einer isolierten Leiterbahnkreuzung für eine Zweilagenverdrahtung ist die erste Leiterbahn 3 am vorgesehenen Kreuzungspunkt mit einer lokalen Oxidschicht 4 versehen. Danach werden eine die erste Leiterbahn 3 kreuzende zweite Leiterbahn 5 sowie z.B. Widerstände, Kondensatoren, Chipmontageflächen etc.
  • aufgebracht, vorzugsweise aufgedampft.
  • Anschließend wird eine als Isolationsschicht zwischen zwei Schaltungsebenen der Hybridschaltung dienende Fotoresistschicht 6 aufgebracht. Die Montageflächen von beispielsweise aufzuklebenden Einzelkomponenten wie Halbleiterchips sowie Bond- und Lötflächen werden jetzt photolithographisch freigelegt. Nach erfolgter Belichtung und Entwicklung wird die Fotoresistschicht 6 durch Temperung bei einer Temperatur oberhalb der vorgesehenen Löttemperatur nachfolgender Lötungen gehärtet.
  • Anschließend kann die nächste Schaltungsebene der dybridschaltung in additiver Dünnschichttechnik auf die gehärtete Fotoresistschicht 6 gedampft werden. Hierzu werden z.B. eine dritte Leiterbahn 7, danach an einer vorgesehenen Leiterbahnkreuzung eine lokale Oxidschicht 8 und schließlich eine die dritte Leiterbahn 7 kreuzende vierte Leiterbahn 9 aufgebracht. Anschließend wird wiederum eine Fotoresistschicht aufgebracht, belichtet, entwickelt und gehärtet.
  • Die Verbindung von Leiterbahnen verschiedener Schaltungsebenen, z.B. der Leiterbahnen 3 und 7, wird durch Verlöten an photolithographisch freigelegten Lötknoten (Kontaktknoten) hergestellt. Die untere Leiterbahn 3 weist am vorgesehenen Lötknoten eine kreisscheibenförmige Verbreiterung 10 auf. Die Fotoresistschicht 6 ist über dieser Verbreiterung 10 photolithographisch freigelegt, d.h. sie besitzt eine zylinderförmige Öffnung 11.
  • Die mit der Leiterbahn 3 zu verbindende Leiterbahn 7 der darüberliegenden Schaltungsebene weist über der kreisförmigen Verbreiterung 10 und der Öffnung 11 eine kreisringförmige Verbreiterung 12 auf. Durch Einbringung von Lötmaterial 13 durch die kreisringförmige Verbreiterung 12 der oberen Leiterbahn 7 und die Öffnung 11 der Fotoresistschicht 6 auf die kreisscheibenförmige Verbreiterung 10 der unteren Leiterbahn 3 wird eine lötfähige Kontaktierung, d.h. ein Lötknoten oder Kontaktknoten zwischen den beiden Schaltungsebenen gebildet.
  • In gleicher Weise können weitere Ebenen zur Bildung einer Multilayer-Hybridschaltung in additiver Dünnschichttechnik aufgebracht werden.
  • Jede Erhöhung der Zahl der Ebenen (Layerzahl) um eins (n'3 n + 1) erfordert einen Photolithographieprozeß und einen Aufdampfprozeß; dabei erhöht sich die Zahl der Verdrahtungsebenen um 2 (2n->2(n+1)), und der Platzbedarf der aufgedampften Strukturen reduziert sich gemäß 1/n -> 1/(n + 1). Somit wird es immer möglich, die Gesamtfläche F eines Hybrids auf einen Wert Fmin zu reduzieren, der durch die Zahl seiner Außenkontakte (N Pins im Rastermaß 2,54mm) gegeben ist; z.B.
  • Fmin = ((N/4 + 1) ~ 2,54mm)2 (für quadratische Substrate) vorausgesetzt, daß Fmin größer ist als der Gesamtplatzbedarf der integrierten Halbleiterbauelemente. Dadurch kann ein eventuell notwendiges Gehäuse optimal ausgenutzt werden.
  • - Leerseite -

Claims (4)

  1. Ansprüche 1. Verfahren zur Herstellung einer Multilayer-Hybridschaltung mit Isolationsschichten zwischen mehreren, jeweils mit Leiterbahnen versehenen Schaltungsebenen, dadurch gekennzeichnet, daß als Isolationsschicht zwischen den einzelnen Schaltungsebenen jeweils eine Fotoresistschicht aufgebracht wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Montageflächen von Einzelkomponenten sowie Bond- und Lötflächen photolithographisch freigelegt werden.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Fotoresistschicht nach erfolgter Belichtung und Entwicklung durch Temperung bei einer Temperatur oberhalb der vorgesehenen Löttemperatur anschließender Lötprozesse gehärtet wird.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Verbindungen zwischen den Leiterbahnen der einzelnen Schaltungsebenen durch Verlötungen an den hierzu photolithographisch freigelegten Lötknoten hergestellt werden.
DE19843407799 1984-03-02 1984-03-02 Verfahren zur herstellung einer multilayer-hybridschaltung Withdrawn DE3407799A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19843407799 DE3407799A1 (de) 1984-03-02 1984-03-02 Verfahren zur herstellung einer multilayer-hybridschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19843407799 DE3407799A1 (de) 1984-03-02 1984-03-02 Verfahren zur herstellung einer multilayer-hybridschaltung

Publications (1)

Publication Number Publication Date
DE3407799A1 true DE3407799A1 (de) 1985-09-05

Family

ID=6229465

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843407799 Withdrawn DE3407799A1 (de) 1984-03-02 1984-03-02 Verfahren zur herstellung einer multilayer-hybridschaltung

Country Status (1)

Country Link
DE (1) DE3407799A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3700301A1 (de) * 1986-01-07 1987-07-09 Hitachi Chemical Co Ltd Verfahren zur herstellung einer vielschicht-verdrahtungsstruktur
EP0243707A2 (de) * 1986-04-30 1987-11-04 International Business Machines Corporation Verfahren zur Herstellung einer Verbindungsleitung
DE3735959A1 (de) * 1987-10-23 1989-05-03 Bbc Brown Boveri & Cie Mehrlagige duennschichtschaltung sowie verfahren zu deren herstellung
DE3840207A1 (de) * 1988-11-29 1990-05-31 Draegerwerk Ag Verfahren zur herstellung einer leiterplatte mit mehreren leiterbahnebenen und entsprechende multilayer-leiterplatte
DE19642488A1 (de) * 1996-10-15 1998-04-16 Bernd Klose Verfahren zur Kontaktierung von Mikrochips und zur Herstellung von Mehrlagen-Dünnschichtleiterplatten, insbesondere für superflache Multichip-Modul- und Chipcard-Anwendungen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2558367A1 (de) * 1974-12-28 1976-07-08 Hideo Machida Verfahren zur herstellung einer mehrschichtigen gedruckten schaltung
DE2258880B2 (de) * 1971-12-17 1981-07-09 International Business Machines Corp., 10504 Armonk, N.Y. Lichtempfindliches Gemisch und Verfahren zur Herstellung von Öffnungen enthaltenden Schichten

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2258880B2 (de) * 1971-12-17 1981-07-09 International Business Machines Corp., 10504 Armonk, N.Y. Lichtempfindliches Gemisch und Verfahren zur Herstellung von Öffnungen enthaltenden Schichten
DE2558367A1 (de) * 1974-12-28 1976-07-08 Hideo Machida Verfahren zur herstellung einer mehrschichtigen gedruckten schaltung

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3700301A1 (de) * 1986-01-07 1987-07-09 Hitachi Chemical Co Ltd Verfahren zur herstellung einer vielschicht-verdrahtungsstruktur
EP0243707A2 (de) * 1986-04-30 1987-11-04 International Business Machines Corporation Verfahren zur Herstellung einer Verbindungsleitung
EP0243707A3 (en) * 1986-04-30 1990-07-11 International Business Machines Corporation A method of establishing a conductive via path
DE3735959A1 (de) * 1987-10-23 1989-05-03 Bbc Brown Boveri & Cie Mehrlagige duennschichtschaltung sowie verfahren zu deren herstellung
DE3840207A1 (de) * 1988-11-29 1990-05-31 Draegerwerk Ag Verfahren zur herstellung einer leiterplatte mit mehreren leiterbahnebenen und entsprechende multilayer-leiterplatte
DE19642488A1 (de) * 1996-10-15 1998-04-16 Bernd Klose Verfahren zur Kontaktierung von Mikrochips und zur Herstellung von Mehrlagen-Dünnschichtleiterplatten, insbesondere für superflache Multichip-Modul- und Chipcard-Anwendungen

Similar Documents

Publication Publication Date Title
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE69121501T2 (de) Mehrschichtige Leiterplatte und Verfahren zu ihrer Herstellung
DE60002879T2 (de) Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung
DE2355471A1 (de) Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen
EP2452546A1 (de) Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbreichen bestehenden leiterplatte sowie leiterplatte
DE69024704T2 (de) Verfahren zur Herstellung einer mehrschichtigen Zwischenverbindungs-Leiterplattenanordnung unter Anwendung der Dünnfilmtechnik
DE102008003952A1 (de) Mikrominiatur-Umrichter
DE69514438T2 (de) Mikrowellenoszillator und Verfahren zu dessen Herstellung
EP1111679A2 (de) Bauteil mit Dünnschichtschaltkreis
DE10205450A1 (de) Schaltungsträger und Herstellung desselben
EP0645953B1 (de) Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
DE3782380T2 (de) Elektrische bauteile mit angefuegten leitenden verbindungsstuecken.
DE19523364B4 (de) Leiterplatte
DE3407799A1 (de) Verfahren zur herstellung einer multilayer-hybridschaltung
DE19816794A1 (de) Leiterplattenverbund
DE2841443A1 (de) Leiterplatte zur loetfreien befestigung und verbindung von elektrischen bauteilen
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung
DE2526553C3 (de) Mehrlagige elektronische Schichtschaltung und Verfahren zu ihrer Herstellung
DE60209712T2 (de) Gedruckte leiterplatte
DE19540570A1 (de) Leiterplatte und Verfahren zu ihrer Herstellung
DE10333840A1 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE102020111996A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
DE4129835A1 (de) Leistungselektroniksubstrat und verfahren zu dessen herstellung
DE3412296A1 (de) Hybridschaltung in multilayer-technik

Legal Events

Date Code Title Description
8101 Request for examination as to novelty
8105 Search report available
8127 New person/name/address of the applicant

Owner name: BBC BROWN BOVERI AG, 6800 MANNHEIM, DE

8127 New person/name/address of the applicant

Owner name: ASEA BROWN BOVERI AG, 6800 MANNHEIM, DE

8139 Disposal/non-payment of the annual fee