JPS6123390A - 回路基板およびその製造方法 - Google Patents
回路基板およびその製造方法Info
- Publication number
- JPS6123390A JPS6123390A JP14358184A JP14358184A JPS6123390A JP S6123390 A JPS6123390 A JP S6123390A JP 14358184 A JP14358184 A JP 14358184A JP 14358184 A JP14358184 A JP 14358184A JP S6123390 A JPS6123390 A JP S6123390A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- plating layer
- soldering
- solder dam
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、回路部品を搭載する回路基板およびその製造
方法に関する。
方法に関する。
従来、基板上におけるはんだ付け部分のソルダーダムを
ポリイミド樹脂を用いて形成する方法としては、例えば
特開昭５５−４３２５２号を参照できる。すなわち、金
属パターン上に非感光性ポリイミド前駆体（プＶポリマ
ー）溶液を塗布し、それからそれを熱処理してポリイミ
ド樹脂層とする。
ポリイミド樹脂を用いて形成する方法としては、例えば
特開昭５５−４３２５２号を参照できる。すなわち、金
属パターン上に非感光性ポリイミド前駆体（プＶポリマ
ー）溶液を塗布し、それからそれを熱処理してポリイミ
ド樹脂層とする。
その彼、このポリイミド樹脂層に、ホトレジスト等を用
いて必要とするソルダーダムのパターンをエツチングす
る。ところが、このような方法では、ポリイミド樹脂層
を形成した後に、レジスト等を用いてのエツチングを行
なうため、必要工程数が多く、完成までに長い時間を要
する。
いて必要とするソルダーダムのパターンをエツチングす
る。ところが、このような方法では、ポリイミド樹脂層
を形成した後に、レジスト等を用いてのエツチングを行
なうため、必要工程数が多く、完成までに長い時間を要
する。
しかも、ポリイミド樹脂のエツチング剤に耐えることの
できるレジスト等が少ないために、高精度、高密度なパ
ターン形成が困難であるという欠点がある。
できるレジスト等が少ないために、高精度、高密度なパ
ターン形成が困難であるという欠点がある。
本発明の目的は、ポリイミド樹脂によるソルダーダムを
容易にかつ高精度、高密度に形成した回路基板およびそ
の製造方法を提供することにある。
容易にかつ高精度、高密度に形成した回路基板およびそ
の製造方法を提供することにある。
本発明の構成について説明すると、まず第１の発明であ
る回路基板は、回路部品を搭載する回路基板において、
基板本体上に、銅メッキ層の上にパラジウムメッキ層が
形成されてなるはんだ付け用導体部と、感光性ポリイミ
ド前駆体溶液で構成されたポリイミド樹脂のソルダーダ
ムとを有することを特徴とするものである。
る回路基板は、回路部品を搭載する回路基板において、
基板本体上に、銅メッキ層の上にパラジウムメッキ層が
形成されてなるはんだ付け用導体部と、感光性ポリイミ
ド前駆体溶液で構成されたポリイミド樹脂のソルダーダ
ムとを有することを特徴とするものである。
また、上記回路基板の製造方法である第２の発明は、回
路部品を搭載する回路基板の製造方法であって、基板本
体上にてはんだ付け用導体部のパターンを成す銅メッキ
層の上にパラジウムメッキを施こし、次いで、基板上に
感光性ポリイミド前駆体溶液を塗布し、その後乾燥工程
、露光工程、現像工程、熱硬化工程を経てポリイミド樹
脂のソルダーダムを形成することを特徴としている。
路部品を搭載する回路基板の製造方法であって、基板本
体上にてはんだ付け用導体部のパターンを成す銅メッキ
層の上にパラジウムメッキを施こし、次いで、基板上に
感光性ポリイミド前駆体溶液を塗布し、その後乾燥工程
、露光工程、現像工程、熱硬化工程を経てポリイミド樹
脂のソルダーダムを形成することを特徴としている。
次に本願発明の実施例を第１図に基づいて説明する。
図中１は、基板本体となるセラミック多層基板である。
ソルダーダムとしてポリイミドを用いるためには３００
℃以上の温度に耐える基板材料が必要である。この点、
セラミック基板を用いれば問題はない。なお、本図では
省略しているが、このセラミック多層基板１の内層及び
表面層に導体回路が形成されていることはもちろんであ
る。２は銅メッキ層、３はパラジウムメッキ層であり、
これら両者によってはんだ付け導体部が形成されている
。銅メッキ層２は、基板１の絶縁層上にて、はんだ付け
用導体部と共にその他必要な配線部のパターンを成して
いる。銅がｓｎ／ｐｂ 等のはんだ付けに対してすぐれ
た特性を有していることは周知のとおシである。この銅
メッキ層２の上にはパラジウムメッキが施こされ、これ
によってパラジウムメッキ層３が形成されている。
℃以上の温度に耐える基板材料が必要である。この点、
セラミック基板を用いれば問題はない。なお、本図では
省略しているが、このセラミック多層基板１の内層及び
表面層に導体回路が形成されていることはもちろんであ
る。２は銅メッキ層、３はパラジウムメッキ層であり、
これら両者によってはんだ付け導体部が形成されている
。銅メッキ層２は、基板１の絶縁層上にて、はんだ付け
用導体部と共にその他必要な配線部のパターンを成して
いる。銅がｓｎ／ｐｂ 等のはんだ付けに対してすぐれ
た特性を有していることは周知のとおシである。この銅
メッキ層２の上にはパラジウムメッキが施こされ、これ
によってパラジウムメッキ層３が形成されている。
そして、このように銅メッキ層２とパラジウムメッキ層
３が形成された基板１上には、感光性ポリイミド前駆体
（プレポリマー）溶液で構成されたポリイミド樹脂のソ
ルダーダム４が形成されている。このソルダーダム４の
形成に際しては、まず感光性ポリイミドフェスをスピン
ナなどによって基板１上に塗布し、それからオープン中
での乾燥を行なう。その彼、例えばフォトレジストをパ
ターン印刷して露光を行ない、それから専用現像液で現
像を行なう。このとき、導体部表面をパラジウムとして
いることによシ、現像残シは発生しなかった。その稜、
熱処理してポリイミドによるソルダーダム４を形成する
。感光性ポリイミドフェスとしては、例えば東し株式会
社製のフォトニースＩＪＲ−３１００がある＠ このようにして、ソルダーダム４が形成された稜に、は
んだ付けが行われはんだ層５が形成される。このとき、
導体部表面をパラジウムとしていることによシ、ソルダ
ーダム４の剥離が発生せずに良好なはんだ付け作業がで
き九〇したがって・このパラジウムは、前述したように
ポリイミド樹脂スの現像残シをなくすこと、およびはん
だねれ性の改善、さらにポリイミドとの密着のためにき
わめて有効である。
３が形成された基板１上には、感光性ポリイミド前駆体
（プレポリマー）溶液で構成されたポリイミド樹脂のソ
ルダーダム４が形成されている。このソルダーダム４の
形成に際しては、まず感光性ポリイミドフェスをスピン
ナなどによって基板１上に塗布し、それからオープン中
での乾燥を行なう。その彼、例えばフォトレジストをパ
ターン印刷して露光を行ない、それから専用現像液で現
像を行なう。このとき、導体部表面をパラジウムとして
いることによシ、現像残シは発生しなかった。その稜、
熱処理してポリイミドによるソルダーダム４を形成する
。感光性ポリイミドフェスとしては、例えば東し株式会
社製のフォトニースＩＪＲ−３１００がある＠ このようにして、ソルダーダム４が形成された稜に、は
んだ付けが行われはんだ層５が形成される。このとき、
導体部表面をパラジウムとしていることによシ、ソルダ
ーダム４の剥離が発生せずに良好なはんだ付け作業がで
き九〇したがって・このパラジウムは、前述したように
ポリイミド樹脂スの現像残シをなくすこと、およびはん
だねれ性の改善、さらにポリイミドとの密着のためにき
わめて有効である。
ちなみに、基板の絶縁層の上に、はんだ付け用導体部お
よびその他必要な配線部を、銅メッキで形成したものと
、銅メツキ上に金メッキを行なって形成したものとをそ
れぞれ用意して、これら両者の基板に対して前述と同様
のポリイミドによるソルダーダム４を形成した場合、前
者の基板には現像残シが発生して良好なはんだ付け用導
体部が形成できない。この点、後者の基板には問題がな
い。しかし、この後者の基板は、はんだ付けの作業中に
、ソルダーダム４が導体部表面よシ剥離して、不良な部
分が発生するという問題がある。
よびその他必要な配線部を、銅メッキで形成したものと
、銅メツキ上に金メッキを行なって形成したものとをそ
れぞれ用意して、これら両者の基板に対して前述と同様
のポリイミドによるソルダーダム４を形成した場合、前
者の基板には現像残シが発生して良好なはんだ付け用導
体部が形成できない。この点、後者の基板には問題がな
い。しかし、この後者の基板は、はんだ付けの作業中に
、ソルダーダム４が導体部表面よシ剥離して、不良な部
分が発生するという問題がある。
以上説明したように、本発明によれば、銅メッキ層の上
にパラジウムメッキ層を形成してはんだ付け用導体部を
成し、そして感光性ポリイミド前駆体溶液でポリイミド
樹脂のソルダーダムを構成するようにしたから、パラジ
ウムとポリイミドとの良好な密着が得られ、ポリイミド
樹脂によるソルダーダムを高精度、高密度に形成するこ
とができる。しかも、感光性ポリイミド前駆体溶液の塗
布、乾燥、露光、現像、熱硬化の一連の工程によって、
ソルダーダムを容易に形成することができる。特に、感
光性ポリイミド前駆体塗布膜の現像は容易である。
にパラジウムメッキ層を形成してはんだ付け用導体部を
成し、そして感光性ポリイミド前駆体溶液でポリイミド
樹脂のソルダーダムを構成するようにしたから、パラジ
ウムとポリイミドとの良好な密着が得られ、ポリイミド
樹脂によるソルダーダムを高精度、高密度に形成するこ
とができる。しかも、感光性ポリイミド前駆体溶液の塗
布、乾燥、露光、現像、熱硬化の一連の工程によって、
ソルダーダムを容易に形成することができる。特に、感
光性ポリイミド前駆体塗布膜の現像は容易である。
第１図は本発明の一実施例を示す回路基板の断面図であ
る。 １・・・・・・セラミック層基板（基板本体）、２・・
・・・・銅メッキ層、３・・・・・・パラジウムメッキ
層、４・・・・・・ソルダーダム、５・・・・・・はん
だ層。 茅 ｌ 図 ５０７一
る。 １・・・・・・セラミック層基板（基板本体）、２・・
・・・・銅メッキ層、３・・・・・・パラジウムメッキ
層、４・・・・・・ソルダーダム、５・・・・・・はん
だ層。 茅 ｌ 図 ５０７一
Claims (2)
- （１）回路部品を搭載する回路基板において、基板本体
上に銅メッキ層の上にパラジウムメッキ層が形成されて
なるはんだ付け用導体部と、感光性ポリイミド前駆体溶
液で構成されたポリイミド樹脂のソルダーダムとを有す
ることを特徴とする回路基板。 - （２）回路部品を搭載する回路基板の製造方法であって
、基板本体にてはんだ付け用導体部のパターンを成す銅
メッキ層の上にパラジウムメッキを施こし、次いで、基
板上に感光性ポリイミド前駆体溶液を塗布し、その後乾
燥工程、露光工程、現像工程、熱硬化工程を経てポリイ
ミド樹脂のソルダーダムを形成することを特徴とする回
路基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14358184A JPS6123390A (ja) | 1984-07-11 | 1984-07-11 | 回路基板およびその製造方法 |
| FR858510660A FR2567709B1 (fr) | 1984-07-11 | 1985-07-11 | Ensemble a paillette comprenant un substrat de cablage multi-couche |
| FR8615585A FR2590105A1 (fr) | 1984-07-11 | 1986-11-07 | Ensemble a paillette comprenant un substrat de cablage multicouche |
| US07/115,565 US4840924A (en) | 1984-07-11 | 1987-10-29 | Method of fabricating a multichip package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14358184A JPS6123390A (ja) | 1984-07-11 | 1984-07-11 | 回路基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6123390A true JPS6123390A (ja) | 1986-01-31 |
| JPH0354873B2 JPH0354873B2 (ja) | 1991-08-21 |
Family
ID=15342061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14358184A Granted JPS6123390A (ja) | 1984-07-11 | 1984-07-11 | 回路基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123390A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356375A (ja) * | 1986-08-25 | 1988-03-10 | Nippon Radiator Co Ltd | ピストンロツドの製造方法 |
| JPH03160786A (ja) * | 1989-11-20 | 1991-07-10 | Fujitsu Ltd | 薄膜印刷配線回路基板 |
-
1984
- 1984-07-11 JP JP14358184A patent/JPS6123390A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356375A (ja) * | 1986-08-25 | 1988-03-10 | Nippon Radiator Co Ltd | ピストンロツドの製造方法 |
| JPH03160786A (ja) * | 1989-11-20 | 1991-07-10 | Fujitsu Ltd | 薄膜印刷配線回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0354873B2 (ja) | 1991-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0457501A2 (en) | Method of manufacturing a multilayer wiring board | |
| US5985521A (en) | Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes | |
| US5109601A (en) | Method of marking a thin film package | |
| US4965700A (en) | Thin film package for mixed bonding of chips | |
| JPS6337694A (ja) | 回路基板の製造方法 | |
| JPS6123390A (ja) | 回路基板およびその製造方法 | |
| JP2586745B2 (ja) | 印刷配線板の製造方法 | |
| JPS58134497A (ja) | 印刷配線板の製造方法及び印刷配線板 | |
| JPH07142841A (ja) | プリント配線板の製造方法 | |
| JPS61256789A (ja) | プリント配線板製造方法 | |
| JP2727870B2 (ja) | フィルムキャリアテープ及びその製造方法 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JP2833315B2 (ja) | Ｔａｂ用テープキャリア | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JP2500659B2 (ja) | 印刷配線板の製造方法 | |
| JP2891938B2 (ja) | 電気部品の接続方法 | |
| JPH03225894A (ja) | プリント配線板の製造方法 | |
| JPS59114889A (ja) | 導電体パタ−ンの形成方法 | |
| JPH03196691A (ja) | プリント配線板の絶縁層の形成方法 | |
| JPS6334937A (ja) | フイルムキヤリヤの製造方法 | |
| JPS6285496A (ja) | 回路基板の製造方法 | |
| JPS625692A (ja) | 回路板の製造法 | |
| JPH0567871A (ja) | 印刷配線板及びその製造方法 | |
| JPH06112356A (ja) | バンプ付薄膜多層回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |