JPH06112356A - バンプ付薄膜多層回路基板 - Google Patents
バンプ付薄膜多層回路基板Info
- Publication number
- JPH06112356A JPH06112356A JP28090992A JP28090992A JPH06112356A JP H06112356 A JPH06112356 A JP H06112356A JP 28090992 A JP28090992 A JP 28090992A JP 28090992 A JP28090992 A JP 28090992A JP H06112356 A JPH06112356 A JP H06112356A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- semiconductor element
- bumps
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体素子接合時の加熱、接合後の冷却に伴
う歪の発生を抑えることができ、またガラスエポキシ、
アルミナ基板等の多層基板と同等の機能を有し、配線長
を短くできて軽薄短小化が可能で、さらに半導体にバン
プを形成する必要がなくなって、多機能化し、信頼性の
高いバンプ付薄膜多層回路基板を提供する。 【構成】 半導体素子を実装する回路基板が、表面にSi
O2の層を有するＳｉウェハーを基板とし、その両面に薄
膜パターンの導電層とポリイミドの絶縁層とが所要層数
繰り返し形成されて薄膜多層回路構造になされ、外層面
の半導体素子実装部にバンプが形成されていることを特
徴とするバンプ付薄膜多層回路基板。
う歪の発生を抑えることができ、またガラスエポキシ、
アルミナ基板等の多層基板と同等の機能を有し、配線長
を短くできて軽薄短小化が可能で、さらに半導体にバン
プを形成する必要がなくなって、多機能化し、信頼性の
高いバンプ付薄膜多層回路基板を提供する。 【構成】 半導体素子を実装する回路基板が、表面にSi
O2の層を有するＳｉウェハーを基板とし、その両面に薄
膜パターンの導電層とポリイミドの絶縁層とが所要層数
繰り返し形成されて薄膜多層回路構造になされ、外層面
の半導体素子実装部にバンプが形成されていることを特
徴とするバンプ付薄膜多層回路基板。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子をフリップ
チップ法等により高密度表面実装する際の回路基板に関
するものである。
チップ法等により高密度表面実装する際の回路基板に関
するものである。
【０００２】
【従来の技術】従来より半導体素子を実装する回路基板
には、ガラスエポキシ基板、アルミナ基板を用いてい
た。半導体素子を回路基板に実装するには、半導体素子
の電極パッド上にバンプを形成し、一方回路基板の端子
部にＳｎメッキを施し、バンプとＳｎメッキを位置合わ
せした後、接合していた。
には、ガラスエポキシ基板、アルミナ基板を用いてい
た。半導体素子を回路基板に実装するには、半導体素子
の電極パッド上にバンプを形成し、一方回路基板の端子
部にＳｎメッキを施し、バンプとＳｎメッキを位置合わ
せした後、接合していた。
【０００３】ところで、半導体素子（Ｓｉ、ＧａＡｓ）
とガラスエポキシ基板、アルミナ基板の膨張係数が異な
る為、半導体素子接合時の加熱、接合後の冷却により大
きな歪が生じていた。また、ガラスエポキシ基板、アル
ミナ基板は表面が粗い為、その表面に薄膜の微細な回路
を形成することが困難であった。
とガラスエポキシ基板、アルミナ基板の膨張係数が異な
る為、半導体素子接合時の加熱、接合後の冷却により大
きな歪が生じていた。また、ガラスエポキシ基板、アル
ミナ基板は表面が粗い為、その表面に薄膜の微細な回路
を形成することが困難であった。
【０００４】
【発明が解決しようとする課題】そこで本発明は、半導
体素子をフリップチップ法により高密度表面実装する際
の回路基板を多機能化し、且つ信頼性の高いものにし
て、上記の問題を解消したバンプ付薄膜多層回路基板を
提供しようとするものである。
体素子をフリップチップ法により高密度表面実装する際
の回路基板を多機能化し、且つ信頼性の高いものにし
て、上記の問題を解消したバンプ付薄膜多層回路基板を
提供しようとするものである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
の本発明のバンプ付薄膜多層回路基板は、表面にSiO2層
を有するＳｉウェハーを基板とし、その両面に薄膜パタ
ーンの導電層とポリイミドの絶縁層とが所要層数繰り返
し形成されて薄膜多層回路構造になされ、外層面の半導
体素子実装部にバンプが形成されていることを特徴とす
るものである。
の本発明のバンプ付薄膜多層回路基板は、表面にSiO2層
を有するＳｉウェハーを基板とし、その両面に薄膜パタ
ーンの導電層とポリイミドの絶縁層とが所要層数繰り返
し形成されて薄膜多層回路構造になされ、外層面の半導
体素子実装部にバンプが形成されていることを特徴とす
るものである。
【０００６】
【作用】上記のように本発明のバンプ付薄膜多層回路基
板は、Ｓｉウェハーを基板としているので、実装する半
導体素子（Ｓｉ、ＧａＡｓ）と同程度の線膨張係数を有
し、半導体素子接合時の加熱、接合後の冷却により接合
部に歪が殆んど生じることがない。また本発明のバンプ
付薄膜多層回路基板は、Ｓｉウェハーの基板の両面に薄
膜パターンの導電層とポリイミドの絶縁層とが所要層数
繰り返し形成されて薄膜多層回路構造になされているの
で、半導体素子と似た層構造の回路が組み込まれたもの
となり、ガラスエポキシ基板、アルミナ基板の多層基板
と同等の機能を果たすことができる。さらに本発明のバ
ンプ付薄膜多層回路基板は、外層面の半導体素子実装部
にバンプが形成されているので、半導体素子の電極パッ
ド上にバンプを形成する必要がない。
板は、Ｓｉウェハーを基板としているので、実装する半
導体素子（Ｓｉ、ＧａＡｓ）と同程度の線膨張係数を有
し、半導体素子接合時の加熱、接合後の冷却により接合
部に歪が殆んど生じることがない。また本発明のバンプ
付薄膜多層回路基板は、Ｓｉウェハーの基板の両面に薄
膜パターンの導電層とポリイミドの絶縁層とが所要層数
繰り返し形成されて薄膜多層回路構造になされているの
で、半導体素子と似た層構造の回路が組み込まれたもの
となり、ガラスエポキシ基板、アルミナ基板の多層基板
と同等の機能を果たすことができる。さらに本発明のバ
ンプ付薄膜多層回路基板は、外層面の半導体素子実装部
にバンプが形成されているので、半導体素子の電極パッ
ド上にバンプを形成する必要がない。
【０００７】
【実施例】本発明のバンプ付薄膜多層回路基板の一実施
例を図によって説明すると、図１に示すように両面を鏡
面研摩した直径５インチ、厚さ 500μｍのＳｉウェハー
１を基板として用い、これを熱酸化処理して厚さ5000Å
のSiO2層２を形成した。次にスパッタリングによりＴｉ
1000Å／Ｃｕ5000Åの層を両面に設けた。次いで感光性
レジストを塗布し、乾燥後、露光、現像を行ってパター
ンを形成し、このパターンをマスクにＴｉ1000Å／Ｃｕ
5000Åの層をエッチングして回路（導電層）を形成し、
レジストを剥離した。次に感光性ポリイミドを両面に塗
布し、乾燥後、露光、現像を行ってパターンを形成し、
このパターンを焼成して絶縁層を形成した。次いで更に
回路（導電層）を形成する工程を繰り返して、両面を図
２に示すように薄膜２層回路構造３となした。然る後外
層面の半導体素子実装部に、図３に示すように公知の方
法によりＰｂ−Ｓｎ60wt％のバンプ４を形成した。
例を図によって説明すると、図１に示すように両面を鏡
面研摩した直径５インチ、厚さ 500μｍのＳｉウェハー
１を基板として用い、これを熱酸化処理して厚さ5000Å
のSiO2層２を形成した。次にスパッタリングによりＴｉ
1000Å／Ｃｕ5000Åの層を両面に設けた。次いで感光性
レジストを塗布し、乾燥後、露光、現像を行ってパター
ンを形成し、このパターンをマスクにＴｉ1000Å／Ｃｕ
5000Åの層をエッチングして回路（導電層）を形成し、
レジストを剥離した。次に感光性ポリイミドを両面に塗
布し、乾燥後、露光、現像を行ってパターンを形成し、
このパターンを焼成して絶縁層を形成した。次いで更に
回路（導電層）を形成する工程を繰り返して、両面を図
２に示すように薄膜２層回路構造３となした。然る後外
層面の半導体素子実装部に、図３に示すように公知の方
法によりＰｂ−Ｓｎ60wt％のバンプ４を形成した。
【０００８】このように構成された実施例のバンプ付薄
膜多層回路基板５は、Ｓｉウェハー１を基板としたの
で、実装する半導体素子のウェハーと同程度の線膨張係
数を有し、半導体素子接合時の加熱による熱膨張、接合
後の冷却による熱収縮に伴う接合部における歪の発生が
殆んど無かった。
膜多層回路基板５は、Ｓｉウェハー１を基板としたの
で、実装する半導体素子のウェハーと同程度の線膨張係
数を有し、半導体素子接合時の加熱による熱膨張、接合
後の冷却による熱収縮に伴う接合部における歪の発生が
殆んど無かった。
【０００９】また、この実施例のバンプ付薄膜多層回路
基板５は、半導体素子と似た層構造の薄膜２層回路を有
するので、従来のガラスエポキシ基板、アルミナ基板等
の多層基板と同等の機能を有し、しかも配線長を短くす
ることができ、軽薄短小化に貢献できた。
基板５は、半導体素子と似た層構造の薄膜２層回路を有
するので、従来のガラスエポキシ基板、アルミナ基板等
の多層基板と同等の機能を有し、しかも配線長を短くす
ることができ、軽薄短小化に貢献できた。
【００１０】さらにこの実施例のバンプ付薄膜多層回路
基板は、外層面の半導体素子実装部にバンプを形成して
あるので、半導体素子の電極パッド上にバンプを形成す
る必要がなくなった。
基板は、外層面の半導体素子実装部にバンプを形成して
あるので、半導体素子の電極パッド上にバンプを形成す
る必要がなくなった。
【００１１】尚、上記実施例では、回路（導電層）が２
層の場合について述べたが、本発明はこれに限るもので
はなく、更に絶縁層形成工程及び回路（導電層）形成工
程を繰り返し、３層以上にしてもよいものである。
層の場合について述べたが、本発明はこれに限るもので
はなく、更に絶縁層形成工程及び回路（導電層）形成工
程を繰り返し、３層以上にしてもよいものである。
【００１２】
【発明の効果】以上の通り本発明のバンプ付薄膜多層回
路基板は、半導体素子接合時の加熱、接合後の冷却等の
温度変化に伴う歪の発生を抑えることができ、またガラ
スエポキシ基板、アルミナ基板等の多層基板と同等の機
能を有し、配線長を短くできて軽薄短小化が可能とな
り、さらに半導体素子にバンプを形成する必要がなくな
ったので、フリップチップ法により半導体素子を高密度
表面実装する回路基板は、多機能化し、信頼性の高いも
のとなる。
路基板は、半導体素子接合時の加熱、接合後の冷却等の
温度変化に伴う歪の発生を抑えることができ、またガラ
スエポキシ基板、アルミナ基板等の多層基板と同等の機
能を有し、配線長を短くできて軽薄短小化が可能とな
り、さらに半導体素子にバンプを形成する必要がなくな
ったので、フリップチップ法により半導体素子を高密度
表面実装する回路基板は、多機能化し、信頼性の高いも
のとなる。
【図１】本発明のバンプ付薄膜多層回路基板を作る工程
を示す図である。
を示す図である。
【図２】本発明のバンプ付薄膜多層回路基板を作る工程
を示す図である。
を示す図である。
【図３】最終的にでき上がった本発明のバンプ付薄膜回
路基板の一実施例を示す図である。
路基板の一実施例を示す図である。
１ Ｓｉウェハー ２ SiO2層 ３ 薄膜２層回路構造 ４ バンプ ５ バンプ付薄膜多層回路基板
Claims (1)
- 【請求項１】 半導体素子を実装する回路基板が、表面
にSiO2層を有するＳｉウェハーを基板とし、その両面に
薄膜パターンの導電層とポリイミドの絶縁層とが所要層
数繰り返し形成されて薄膜多層回路構造になされ、外層
面の半導体素子実装部にバンプが形成されていることを
特徴とするバンプ付薄膜多層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28090992A JPH06112356A (ja) | 1992-09-25 | 1992-09-25 | バンプ付薄膜多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28090992A JPH06112356A (ja) | 1992-09-25 | 1992-09-25 | バンプ付薄膜多層回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112356A true JPH06112356A (ja) | 1994-04-22 |
Family
ID=17631636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28090992A Pending JPH06112356A (ja) | 1992-09-25 | 1992-09-25 | バンプ付薄膜多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112356A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100441531B1 (ko) * | 2000-11-28 | 2004-07-23 | 료덴 세미컨덕터 시스템 엔지니어링 (주) | 반도체 장치용 기판 및 반도체 장치의 제조방법 |
| US7279787B1 (en) | 2001-12-31 | 2007-10-09 | Richard S. Norman | Microelectronic complex having clustered conductive members |
-
1992
- 1992-09-25 JP JP28090992A patent/JPH06112356A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100441531B1 (ko) * | 2000-11-28 | 2004-07-23 | 료덴 세미컨덕터 시스템 엔지니어링 (주) | 반도체 장치용 기판 및 반도체 장치의 제조방법 |
| US7279787B1 (en) | 2001-12-31 | 2007-10-09 | Richard S. Norman | Microelectronic complex having clustered conductive members |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0148655B2 (ja) | ||
| JPH0226392B2 (ja) | ||
| JPH029198A (ja) | 基板上に金属層を付着する方法 | |
| JPH0213949B2 (ja) | ||
| JPH03246993A (ja) | 実装基板 | |
| US5109601A (en) | Method of marking a thin film package | |
| US4965700A (en) | Thin film package for mixed bonding of chips | |
| JPH06112356A (ja) | バンプ付薄膜多層回路基板 | |
| JP2755587B2 (ja) | 回路基板 | |
| JP3263875B2 (ja) | 表面実装型電子部品の製造方法及び表面実装型電子部品 | |
| JP2586745B2 (ja) | 印刷配線板の製造方法 | |
| JP2871222B2 (ja) | 配線基板の製造方法 | |
| JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
| JPH0832244A (ja) | 多層配線基板 | |
| JPS58125859A (ja) | 半導体装置 | |
| JPS60134497A (ja) | 配線基板およびその製造方法 | |
| JPS5928996B2 (ja) | 電子部品の取付方法 | |
| JPH09306991A (ja) | 配線基板の製造方法 | |
| JPH0638464B2 (ja) | 薄い可撓性基板構造体 | |
| JPH07122589A (ja) | 半導体装置及びその製造方法 | |
| JP2000349447A (ja) | 多層プリント配線板と、その多層プリント配線板の製造方法 | |
| JPH06152114A (ja) | 電気回路配線基板及びその製造方法並びに電気回路装置 | |
| JPS6123390A (ja) | 回路基板およびその製造方法 | |
| JP3247888B2 (ja) | 電子部品パッケージ及び、電子部品のパッケージの製造方法 | |
| JPH04316339A (ja) | 半導体装置の製造方法 |