FR2567684A1 - Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication - Google Patents

Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication Download PDF

Info

Publication number
FR2567684A1
FR2567684A1 FR8510574A FR8510574A FR2567684A1 FR 2567684 A1 FR2567684 A1 FR 2567684A1 FR 8510574 A FR8510574 A FR 8510574A FR 8510574 A FR8510574 A FR 8510574A FR 2567684 A1 FR2567684 A1 FR 2567684A1
Authority
FR
France
Prior art keywords
layer
substrate
multilayer
conductive layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8510574A
Other languages
English (en)
Other versions
FR2567684B1 (fr
Inventor
Akihiro Dohya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP14302884A external-priority patent/JPS6122693A/ja
Priority claimed from JP14302684A external-priority patent/JPS6122691A/ja
Priority claimed from JP14302784A external-priority patent/JPS6122692A/ja
Priority claimed from JP16528284A external-priority patent/JPS6142998A/ja
Application filed by NEC Corp filed Critical NEC Corp
Publication of FR2567684A1 publication Critical patent/FR2567684A1/fr
Application granted granted Critical
Publication of FR2567684B1 publication Critical patent/FR2567684B1/fr
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

LE MODULE MULTICOUCHE COMPREND UN SUBSTRAT MULTICOUCHE EN VERRE CERAMIQUE ET UNE MATRICE DE LIGNES DE FILS MULTICOUCHE. LA MATRICE DE LIGNES CABLEE MULTICOUCHE COMPREND UNE COUCHE ISOLANTE, CONSTITUEE D'UNE MATIERE ISOLANTE PHOTOSENSIBLE, APTE A ETRE TRAITEE AVEC UNE GEOMETRIE FINE. LA COUCHE ISOLANTE DE LA MATRICE DE LIGNE DE FILS MULTICOUCHE EST MUNIE D'UN BOURRELET PERMETTANT DE COMPENSER LES VARIATIONS DES EMPLACEMENTS DES TROUS TRAVERSANTS. LE METAL EST DEPOSE A L'INTERIEUR DES TROUS TRAVERSANTS, DE FACON A LES REMPLIR, DE SORTE QUE LE METAL N'EST PAS COUPE AUX COINS.

Description

Cette invention concerne un module ayant un subs-
trat câblé et un circuit multicouche placé sur ce substrat
ainsi qu'un procédé pour sa fabrication.
La technique de réalisation de nombreuses puces à intégration à grande échelle (dite LSI = Large Scale Integration) montées sur un substrat céramique câblé, technique dite "technique multi-puces", a évolué-- sous forme de la technique de montage qui prédomine pcurles systèmes numériques à grande échelle et vitesse élevée, tels que les ordinateurs à grande échelle et dispositifs du même genre. En outre, un progrès remarquable a été réalisé dans la technique de fabrication du substrat multicouche utilisé
comme décrit ci-dessus.
On connait déjà de nombreuses structures pour un substrat câblé multicouche à haute densité. Dans le brevet des Etats Unis d'Amérique No 4 245 273, délivré au nom de Feinberg et autres, on forme un substrat multicouche par la méthode dite des "feuilles vertes". Sur la surface des feuilles vertes, on forme, par une méthode d'impression, les motifs d'une couche de câbles de signaux, d'une couche de source d'énergie électrique et d'une couche de connexion. On monte ensuite toutes les feuilles vertes
et on forme le substrat multicouche parfrittage en une opé-
2567684 -
2. ration. Toutefois, ce procédé de fabrication n'est pas
applicable pour le traitement de motifs à géométrie fine.
Afin de résoudre ce problème, un substrat cérami-
que multicouche supportant des lignes à pellicules minces et une puce à intégration à très grande échelle est proposé dans l'article technique publié par C.W. Ho, etc., intitulé "The thin film module as a high performance semi-conductor package" (le module à pellicules minces en tant qu'ensemble semi-conducteur à performance élevée)paru dans la revue I.B.M. J.RES. Developp., volume 26, Numéro 3, Mai 1982
page 286-296.
Le module décrit dans cette article ne fournit pas nécessairement un traitement à géométrie fine sur le substrat céramique multicouche étant donné que l'on peut utiliser, à la place, la matrice de fils multicouche pour obtenir des motifs fins et individuels. Un des problèmes qui se posent dans un substrat multicouche de ce genre consiste dans le fait que la vitesse de contraction par frittage au cours du procédé de fabrication du substrat céramique multicouche
varie dans une large mesure. En conséquence, il apparaît sou-
vent un intervalle entre le motif de connexion au substrat céramique multicouche et le motif de connexion à la matrice de câble multicouche. Il peut donc en résulter facilement une
connexion défectueuse.
D'autre part, dans le brevet des Etats Unis d'Amérique No 4 245 273 et dans l'article mentionné ci-dessus, on utilise une céramique comme substrat. Une céramique, par exemple une feuille verte d'alumine requiert une température defrittage supérieure à 1400 C, ce qui entraîne la nécessité d'utiliser des métaux à point de fusion élevée comme le
tungstène ou le molybdène, etc., comme matériaux conducteurs.
La résistivité électrique inhérente d'un tel métal est plus
élevée que celle de métaux comme l'or, l'argent, ou le palla-
dium. En conséquence, il se pose le problème de la difficulté de réduire la valeur de la résistance du fils de puissance dans le substrat céramique. En outre, dans le cas oa la matrice de fils multicouche est formée sur la partie supérieure du substrat céramique quand onfritte le tungstène ou le molybdène 3. dans l'air à une température supérieure à 400 C, le tungstène ou le molybdène est oxydé et ne peut donc pas être utilisé comme couche conductriceo En conséquence, le procédé et les matériaux pour la fabrication de matrice de câble multicouche sont soumis à. de grandes limitations En outre, pour la matrice de câble multicDuche, une couche isolante est intercalée entre les couches conductrices supérieure, et inférieure. La connexion électrique entre la
couche conductrice supérieure et la couche conductzice-infé-
rieure est réalisée en formant la couche conductrice supérieu-
re sur la face latérale d'un trou de passage formé dans la couche isolante et ce trode passage raccorde directement les couches conductrices supérieure et inférieure. Toutefois, dans le substrat à cable multicouche, l1épaisseur de la partie de la couche conductrice supérieure au coin entre la surface supérieure de la couche isolante et la face latérale du trou de raccordement est réduite et devient si mince qu'une partie de la couche conductrice supérieure est susceptible d'être
séparée de la couche conductrice dans le tro%de passage.
On va maintenant décrire une méthode de réparation d'une partie défectueuse. Il est possible d'effectuer un essai de contrôle de la ligne de cablage de signal défectueuse soit au moment o l'on effectue l'impression de la feuille verte soit lors de la fabrication du substrat multicouche. On peut
effectuer le contrôle au moment de la fabrication de la feuil-
le verte de manière optique mais il est impossible d'effectuer un contrôle électrique du fait que la feuille verte n'est pas conductrice avant frittage.Lorsque le substrat multicouche
est terminé, il est possible d'effectuer le contrôle de ma-
nière électrique. Toutefois, la réparation du défaut n'est
pas possible dans une couche intérieure du substrat terminé -
et il est donc nécessaire de réparer le défaut à partir de l'extérieur du substrat. Un exemple d'une telle technique est proposé dans un A7rticle rédigé par Bernard T. Clark et *autres dans I.E.E.E. transaction on components, hybrids, and manufacturing technology, volume CHMNT-3, No 1, Mars 1980, page 89 93, sous le titre "I.B.M. Multi-Chip Multi-Layer Ceramic Modules for LoSoIo chips- Design for performance and density"(modules céramiques 4. multi-puce multicouche I.B.H. pour puces à intégration à grande échelle-- agencement visant aux performances et à la densitéY. Dans cet article, on décrit la réparation de ce genre de substrat par câblage sur des bourrelets d'une couche de raccordement sur la surface du substrat. Un tel procédé pose -le problème de la dégradation de la fiabilité de la connexion et de l'augmentation du-- nombre des lignes
de réparation ainsi que de la nécessité d'effectuer un tra-
vail important pour le câblage et de la réduction de la sur-
face disponible pour le montage dès éléments lorsque l'on
prépare la surface pour les cablages.
En conséquence, la présente invention a pour objet de fournir un substrat multicouche permettant d'éviter les connexions défectueuses résultant de la variation de
la vitesse de contraction.
Un autre objet de l'invention est de fournir un substrat multicouche exempt des limitations du procédé de
fabrication et des matériaux de l'art antérieur.
Encore un autre objet de l'invention est de four-
nir un substrat multicouche ne présentant pas le risque de
rupture de lignes de fils correspondant au trou de passage.
En outre, l'invention a également pour hut de
fnurnir ln subs-rat multicouche ayant une fiabilité améliorée.
Conformément à une caractéristique de la présente invention, on fournit uan substr=t multicouche comprenant un corps multicouche céramique. La couche conductrice recouvre le trou de passage sur la surface du substrat. Une matrice de fils multicouche es;7 formé sur la couche conductrice et le substrat.
Conformément à une autre caractéristique de la pré-
sente invention, on fournit un substrat multicouche ayant une matrice de fils multicouche comprenant une couche conductrice supérieure et une couche conductrice inférieure. La couche isolante est placée entre les couches conductrices supérieures et inférieures et ellé présente un trou de cQOmmunication muni
d'un revêtefient métallique.
Selon encore une autre caractéristique de la pré-
5.
sente invention, l'opération de formation du substrat multi-
couche comprend les étapes consistant à former un substrat céramique multicouche par frittagedu substrat feuilleté de feuilles miainces, présentant un câblage à trou de connexion, formerune couche conductrice sur la surface du substrat cé- ramique multicouche et formerune couche isolante de façon qu'elle recouvre la partie désirée de la couche conductrice et la partie désirée de la surface du substrat céramique multicouche.
Conformément à une autre caractéristique de la pré-
sente invention, on effectue les opérations consistant à for-
mer une couche isolante avec le trou de passage correspondant à la partie désirée de la couche conductrice inférieure,
remplir le trou de passage par le métal permettant la conne-
xion électrique avec la couche conductrice inférieure, par
revitement, et former ensuite une couche conductrice supérieu-
re pour la connexion électrique avec le trou de passage
remp 1 i.
L'invention sera mieux comprise grâce à la descrip-
tion détaillée qui va suivre, faite à titre d'exemple non limitatif, en se référant aux-:dessins annexés dans lequel:
La figure 1 est une vue en coupe verticale schéma-
tique d'un module conformément à une première forme de réali-
sation de l'invention.
Les figures 2A à 2E illustrent, en coupe verticale shématique, les opérations de fabrication du module illustré à la figure 1; Les figures 3 et 4 sont des vues en coupe verticale schématique d'un module conformément à une seconde forme d'exécution de la présente invention; Les figures 5A 5F, montrent en coupe verticale schématique les opérations de fabrication du module illustré aux figures 3 et 4;
La figure 6 est une vue en coupe verticale schémati-
que d'un module conformément à une troisième forme d'exécu-
tion de la présente invention; -
Les figures 7A - 7C montrent, en coupe verticale 6.
schématique, un exemple des opérations de fabrication du mo-
dule illustré à la figure 6; La figure 8 montre, en coupe verticale schématique,
un autre exemple des opérations de fabrication du; module.-
illustré à la figure 6; Les figures 9A - 9C montrent, en coupe verticale schématique, un exemple des opérations de réparation du module; et Les figures 10A et 10B montrent, en coupe verticale schématique, un autre exemple des opérations de réparation
du module.
En se référant à la figure 1, on voit qu'un module
conforme à une première forme d'exécution de la présente in-
vention comprend un substrat 10 céramique multicouche et une
matrice de ligne de câblage multicouche 19. Le substrat céra-
mique multicouche 10 présente trois substrats d'alumine 11, sur chacun desquels sont imprimés, avec une pâte faite de
molybdène ou de tungstène, des couches d'alimentation inté-
rieure et de mise à la terre 12, ces substrats étant cuits et frittés après disposition sous forme feuilleté. de tous les substrats en alumine 11. Il y a différents procédés de formation des bourrelets de connexion métallique 16. Par exemple, les bourrelets métalliques 16 peuvent être formés par évaporation ou pulvérisation ou par revêtement d'une couche métallique sur la surface du métal déjà évaporé ou
pulvérisé. Il exixte également le procédé à couche épaisse.
Dans cette forme d'exécution, la forme du bourrelet métallique de connexion 16 est un disque de lmm de diamètre et elle comprend une couche de titane d'-lune épaisseur de 0,1 pm et une couche de palladium d'une épaisseur de 3 pm. On peut utiliser du chrome, de l'aluminium ou du nickel à la place du titane ou du palladium. Des couches isolantes 17 sont formées sur la surface du substrat munie des bourrelets de connection métallique 16. Les couches isolantes 17 et les lignes de câblage 18 sont appliquées en forman-t un ensemble feuilleté sur les autres couches isolantes 17 et les lignes de cablage 18, respectivement, de sorte qu'une matrice de ligne de 7o
câblage multicouche 19 est formée. Dans cette forme d'exécu-
tion, le matériau constitutif des couches isolantes 17 consiste en polyimide et i'ingrédienit principal du matériau
constitutif des lignes de câblage 18 est l'or (Au). L'épais-
seur de chacune des couches isolantes 17 est de '15 pm et l'épaisseur de chaque couche des lignes de cablage 18 est de 5 mn. La surface du trou de passage formé dans la couche isolante 17 est de forme carrée et elle a 40 pn de côté. La largeur minimale d'un motif de ligne de câblage 18 est de
20 pl.
Les avantages présentés par cette forme d'exécu-
tion sont les suivants: tout d'abord la variabilité d'empla-
cement résultant de la variation de la vitesse de construction du substrat multicouche céramique 10 est permise grace à l'utilisation d'un grand bourrelet de connection métallique et on évite ce défaet de connexion. En outre, il n'est pas
nécessaire d'augmenter le diamètre du trou de passage 13.
Par exemple, dans le cas d'un substrat plus grand, ayant un côté de 100;m, on peut facilement réaliser le remplissage du trou de passage 13 du substrat céramique multicouche 10 de sorte que la partie-de communication est facilement forméeo Ensuite, du fait que le diamètre du trou de passage 13 peut être réduit, la surface restante du substrat 10 peut -tre utiliséeutil&ment et avec une grande densité pour les
couches de puissance et de mise a la terre intérieure 12.
Ensuite, du fait que le bourrelet métallique de connexion 16 est formé de façon a recouvrir le trou de passage 13 du substrat 10, les opérations subséquentes de fabrication de couches minces n'affectent pas le métal des trous de passage 13 de sorte qu'il peut être protégé par l'intérieur. afin
d'augmenter la fiabilité.
Egalement, de fait qu'on utilise une polyimide comme matériau isolant entre les couches de matrice de cablage pellicules minces 19 et du fait que l'on utilise du titane, du chrome, de l'aluminium, du nickel ou du palladium comme matériau constitutif du bourrelet métallique l6' cette forme d'exécution du module salon l'invention permet d'obtenir une 8. fiabilité élevee de la connexion et de l'isolation entre
les couches.
On va maintenant expliquer le procédé de fabrica-
tion de la première forme d'exécution du module mentionné ci-dessus en se référant aux figures 2A- 2E. En se référant à la figure 2A, on voit que le substrat céramique multicouche est formé par le procédé normal de feuille verte, illustré ici avec 6 feuilles vertes 11. Apres formation des couches de puissance et de mise à la terre 12 et du métal des trous traversants13 sur les feuilles désirées faisant partie des 6 feuilles vertes de substrat d'alumine 11, toutes les feuilles 11 sont assemblées sous forme d'un corps feuilleté. Apres quoi,
les feuilles 11 sont cuites etfrittées sous atmosphère réductri-
ce à une température supérieure à 1400 C. On utilise une pellicule épaisse de pâte de tungstène ou molybdène comme matériau constitutif des couches de puissance et de mise à la terre 12 et du métal du trou traversant 13. Ensuite, on fixe des pièces plates 14 sur le côté opposé du substrat 10 et on fixe les broches 15 sur chacune des pièces plates 14,
au moyen de cire.
On va maintenant expliquer la formation de la matri-
ce cSblé- multicouche sur la paroi du substrat. Lors de cette formation, deux difficultés apparaissent. L'une d'entre elles consisteDdans l'ondulation éventuelle de la surface du substrat 10 et l'autre consiste dans le fait que le pas des
trous traversantsest différent dans chacun des susbtrats.
Ces deux difficultés s'opposent à la formation de la matrice câbléemulticouche. En se référant à la figure 2B, on voit que, pour résoudre le premier de ces problèmes, on polit la surface du substrat 10 de manière à la rendre
plate et on forme ensuite le bourrelet de connexion métal-
lique 16. Dans le cas.;o la distance maximale à partir du bord de l'un des trous traversant 13 jusqu'au bord d'un autre trou traversant 13 est de 100mm (ce qui correspond
à la dimension latérale du module tout entier? et of la va-
riation de vitesse de construction par frittage est de +0,5%,la variation de distance maximale entre les trous 9. traversant 13 et de + 0,5 micromètre. Dans cette forme d'exécution, afin de tenir compte de cette variation, on confère au diamètre du bourrelet de connection métallique 16 la valeur de lmm. On forme le bourrelet 16 par un procédé d' attaque chimique après dépôt d'une couche de titane de
0,1,um et d'une couche de palladium de 3 um, par pulvérisa-
tion, sur la partie supérieure du substrat 10.
En se référant à la figure 2C, on voit qu'une cou-
che de vernis précurseur de polyimide 17A est appliquée sur le substrat 10 comprenant les bourrelets 16. On peut effectuer ce revêtement par une méthode de pulvérisation ou par une méthode de revêtement par rotation. L'épaisseur du vernis 17A est d'environ 20 pm. Dans cette forme d'exécution, on utilise comme vernis précurseur de polvimide 17A le produit vendu par la société Toray, sous le nom de "Photonése" Du fait que le photonese est photosensible, il n'est pas nécessaire d'utiliser une couche de photoresist lors de l'opération
suivante pour la formation d'un trou de communication.
En se référant à la figure 2D, on voit que, après séchage à 60 C, pendant 60 minutes, de la couche de vernis
17A ainsi appliquée, on expose le vernis 17A et-on le dévelop-
pe, de sorte que les trous de communication 17B sont formés.
On durcit ensuite, par polymérisation,le vernis précurseur de polyimide 17A dans des conditions telles que la température
est de 200 C pendant les premières 30 minutes de polymérisa-
tion et de 400 C pendant une seconde période de 30 minutes de polymérisation. On obtient ainsi une couche isolante 17
de polyimide traversée par les trous de communication 17B.
L'épaisseur de la couche isolante 17 est de 15 pmo On forme ensuite une couche conductrice 18 dans les trous de communication 17B et sur la surface de la couche isolante 17. Par exemple, après formation par un procédé de pulvérisation d'une couche de chrome de 0,1,m d'épaisseur et d'une couche de palladium de 0,2 pum d'épaisseur, on dépose sélectivement une couche d'or sur la partie désirée du motif d'or. L'épaisseur du revêtement en or est, par exemple, de pm dans les trous de communication et de 5)lm sur la couche isolante. La largeur minimale des trous de communication 17B 10. et de 40 um et la largeur minimale des lignes de câblage 18
est de 20 pm.
En se référant à la figure 2E, après formation de la couche conductrice 18, on forme une autre couche isolante de polyimide 17C. On répète cette opération de sorte que l'on forme la matrice câblée multicouche 19 sur la substrat munie des broches 15. Bien que l'on utilise, dans la forme d'exécution décrite, de la polyimide comme résine
organique, on pourrait également utiliser comme résine orga-
nique, lors de la mise en oeuvre de l'invention, une résine époxy, du Téflon vendu par la société Dupont, une résine
mélamine ou une résine phénolique à la place de polyimide.
On va maintenant décrire une deuxième forme d'exécution du module selon l'invention, en se référant à
la figure 3.
La figure 3 montre le substrat en verre céramique qui peut être cuit et.fritté à une température inférieure à
1400 C et correspond à l'exemple de substrat selon la présen-
te invention. La figure 3 montre un substrat en verre cérami-
que 1, comprenant une première couche 101 de câble conducteur de puissance, une deuxième couche 102 de câble conducteur de puissance et une couche superficielle 103. Des bornes 104
sont connectéespar l'intermédiaire de premiers trous traver-
sants105 dans la première couche de câble de puissance 101.
Des seconds trous traversants106 et des troisièmestrous tra-
versantsl07 traversent les autres couches. Des parties super-
ficiellement exposées 108 des troisièmestrous traversants107 apparaissent à la surface. Les trous traversants105, 106 et 107 percent respectivement les feuilles vertes 109, 110 et 111, qui sont assemblées sous forme d'un corps feuilleté
au cours de la fabrication du substrat en verre céramique 1.
Le substrat en verre céramique 1 peut être cuit etfritté à une température inférieure à 14000C, dans l'air. Les feuilles vertes 109, 110 et 111 du substrat 1 peuvent être fabriquées en une composition minérale telle que celle décrite dans la
demande japonaise No 57-17474,publiée le 29 janvier 1982.
En se référant à la figure 4, on voit qu'une matrice 11.
de fils conducteurs multicouche 2 utilisé un matériau d'isola-
tion minérale préparé à partir d'une pAte isolante photo-
sensible et comprenant une première couche isolante minérale 201, une seconde couche isolante minérale 202e un premier trou de communication de fils 205, une deuxième ligne de fils 206 et une troisième ligne de fils 207. La matrice de ligne de fils 2 est formée sur le substrat céramique 1 étant donné que la borne 104 du substrat est connectée aux bornes
de puissance sur un certain nombre de puces de circuit inté-
gré et la matrice de ligne de fils 2 interconnecte ces puces de circuit intégré.;montêes sur sa surface. Les premier trous de communication 203 sont agencés de manière à connecter les premières lignes de fils 204 avec des seconde lignes de fils 206 choisies. Chacun des second trous de communication 205 est agencé de manière à connecter chacune des seconde lignes de fils 206 avec certaines lignes de fils choisies parmi les troisième lignes de fils 207, Chacune des première lignes de fils 204 raccorde chacune des parties exposées 108 des lignes de fils de trous traversantsdans le substrat céramique 1 avec
une première ligne de fils de trous de communication correspon-
dante 203, La p2te de 'cblage et la pâte isolante photosensi-
ble qui peuvent être cuites etfrittées à une température de 700 à 900 Csont utilisées pour former la matrice de lignes
de fils minérale.
Les raisons pour lesquelles on effectue: la fabrica-
tion conformément au procédé décrit ci-dessus sont les suivantes: On prépare le substrat céramique 1 par impression du conducteur constitué en un métal à point de fusion élevée, par exemple le tungstène, sur la feuille verte daalumine 105 106 ou 107 et cuisson etfrit-tge à 1400 0C sous atmosphère réductrice, Ainsi, un tel substrat est fabriqué à partir d'un matériau qui peut être facilement oxydé, comme le tungstène ou le molybdène. En conséquence, il est impossible
de former la matrice de ligne de fils 2 et ses couches iso-
lantes 201 et 202 par frittage- sous une atmosphère d'air_ oxydante sur lz substrat déjà frittl.Dlautre part, lorsqu'on utilise le substrat en verre céramique 1, selon la présente 12.
invention, pour le constituant principal, le substrat 1 lui-
même est cuit etfritté à une température de 700 à 900 C, dans l'air. Apres cela, il est possible d'attacher les couches isolantes 201 et 202 et les lignes de fils 204, 206 et 207, dans une atmosphère réductrice similaire. Les lignes de fils de signal 204, 206 et 207 du module sont réalisées, conformêcment à la présente invention par une technique de couches minces. La xàison en est que la technique de couches minces permet de former la ligne de fils avec une géométrie plus fine que celle dont on dispose lorsque l'on utilise une couche épaisse, de sorte que l'on peut réaliser un plus grand nombre de lignes de fils avec un nombre de couches de lignes de fils bien inférieur; Par exemple, on forme la ligne de fils à couches minces par une technique de revêtement de câblage en or, comprenant la photo-lithographie, après formation, par pulvérisation, de titane et de palladium en tant que couche épaisse métallique de base. Pour une telle ligne, on peut utiliserun matériau tel que l'or, ayant une faible résistance électrique et
qui n'est pas oxydé au cours du procédé de frittage dans l'air.
En conséquence, la ligne de fils présente l'avantage que l'on
peut réduire sa constante de temps et son retard de transmis-
sion de signal. Afin de tirer le meilleur partie de l'avantage d'une telle technique de câblage en couches minces, le trou de communication de la couche isolante doit également être
réalisé avec une gométrie fine.
Conformément à l'invention, on utilise une pâte isolante photosensible pour la raison suivante: si l'on utilise ce matériau photosensible, on peut utiliser des techniques photolithographiques pour former les trous de communication. En conséquence, il est possible de former le trou de communication, dont les dimensions correspondent à 20 à 25% de celles d'un trou de communication réalisées par le procédé normal d''mpression.à l'écran. L'opération de cuisson et defrittage dans l'air est nécessaire pour brnter complètement l'élément photosensible utilise dans la pâte isolante photosensible. Dans cette forme d'exécution, du fait 13. que l'on peut utiliser comme matériau conducteur l'alliage d'or, d'argent ou de palladium, il est possible 4'éliminer l'élément photosensible. Le constituant principal du verre
céramique est SiO2 et A103 alors que les constituants secon-
daires comprennent PbO, B2, BaO, CaOZnO et MgO.
On va maintenant expliquer le procédé de fabrica-
tion de la deuxième forme de réalisation du module mention-
né ci-dessus. En se référant à la figure 5A, on voit qu'un substrat en verre céramique 1 est formé. Par exemple, on
utilise comme matériau constitutif du substrat 1 la composi-
tion minérale décrite dans la demande de brevet japonaise No 57-17474. On perce d'abord dans chacune des feuilles vertes
109, 110, 111, les orifices correspondant aux trous traver-
sant 105,106 et 107. On introduit dans les trous traversant percés dans chacune des feuilles une pâte conductrice en pellicule:3 épaisse, comprenant comme constituant principal un alliage d'or, d'argent ou de palladium. On imprime ensuite la première couche de ligne- de fils de puissance 101 sur la surface de la couche verte 109 et l'on imprime le bourrelet
pour former la borne 104 sur le côté opposé de la feuille ver-
te 109. On imprime sur la surface de la feuille verte 110 la seconde couche 102 de ligne de fils de puissance. On assemble ensuite toutes les feuilles vertes 109, 111, après les avoir mises en position de coïncidence en regard les unes des autres et on les presse les unes contre les autres au moyen
d'une presse. Après quei, on cuit etfritte les feuilles ver-
tes feuilletés à une température de 700 à 900 C, dans l'air.
Lors de cette opération, le substrat céramique 1 est formé à partir des feuilles vertes 109- 111 et l'on cuit la pâte conductrice de façon à former les lignes de fils dans les trous traversantsl05 à 107. On forme les parties exposées 108 des lignes de fils de trous traversants107 sur la surface du côté opposé du substrat céramique 1. Les surfaces frontale et arrière du substrat céramique 1 sont très irrégulières du fait de l'état des lignes de fils dans le trou traversant 107 qui a subi la cuisson et lefrittage faisant suite à l'impression, comme décrit ci- dessus. En
conséquence, il est nécessaire de polir les surfaces fronta- 14. le et arrière du substrat céramique t après la cuisson et le frittage.
En conséquence, on rend lisse lies siufaces-du substrat comprenant les lignes de fils de trous travrsants. 'On facilite ainsi la formation de la matrice câblte iltiche et des parties plates sur la surface du substrat. En se référant à la figure 5B, on voit que, après polissage, on
forme la première couche de lignes de fils 204 sur la sur-
face du substrat ainsi que les parties plates 112 pour les
broches de bornes sur le c3té opposé du substrat.. Après for-
mation, par pulvérisation, de titane et de palladium d'une épaisseur de 0, 1 pm comme métal de base pour la couche 204 et les parties plates 112, on obtient la couche 204 sur les parties désirées du substrat 1 par formation dnn revâtement
d'or. L'épaisseur de l'or est de 3 à 5 m.
En se référant à la figure 5C, on voit que l'on applique de manière uniforme la pâte isolante photcisensible
201A, par un procédé d'impression, sur la surfaoe du substra-
1 muni de la première couche de lignes de fils 204. Par exemple, on peut utiliser comme pâte isolante phoosensible 201A, la substance vendue sous le nom de "NTP' par la sociét TokyoOuka Company. L'épaisseur de la pâte 201A est dlen!irm microns après séchage et l'on applique la pâte 2CIA au moyen d'un écran en acier inoxydable ayant une grandeUr ie
maille normalisée de "150 mesh " (environ 100 uicrrmns).
En se référant à la figure 5D, on voit que le troe de communication 201B est obtenu-par exposition sous forme d'un xiotif et développement après séchage à 85$C pendant minutes. La pâte isolante photosensible a un caractre photosensible et un pouvoir de résolution élevée. 11 n'est pas nécessâire d'utiliser un photoresist lors ïe JIl'cratlm d'exposition et développement en raison de l'utilisationide la pâte photosensible. Dans cette forme d'exécutio, i est relativement facile de préparer le trou de covmwnicaticn, dont le diamètre minixun est de 80 pm. On cuit resite la pâte et àn..îa brûle à une température de 700 à 9D00Cf dans
l'air, de façon à constituer la couche isolante 2UiLné4l1e 201.
15. L'épaisseur de la couche 201, après cuisson et fritage est
d'eniviron 20 um.
En se rferanzt à la figure 5E, on voit que les première lignes de fils 203 pour les trous de communication sont formées en remplissant les trous de communication par
une pate de pellicule épaisse ou par un revitement d'or.
La seconde ligne de fils 206, la seconde couche isolante 202, la second ligne de fils pour trous de communication 205 et la troisième ligne de fils 207 sont formées en répétant les opérations décrites ci-dessus. La largeur minimale de la ligne de fils est de 50 pm. Ensuite, colme on le voit en se référant à la figure 5F, les broches 104 sont fixées aux replats 112
en btilisant de la cire ou de la soudure.
On va maintenant expliquer la troisième forme d'exécution du module selon l'invention, Le module représenté
à la figure 6 comprend un substrat 311 et une matrice de li-
gnes de fils multicouche 312 formée sur le substrat 311o La
matrice de lignes de fils multicouche 312 comprend une sous-
couche conductrice 313 formée sur le substrat 311, une couche
isolante 314 avec des trous de communication 314A correspon-
dant aux parties dés rées de la couche 313, formées sur la partie supérieure du substrat 311 comprenant la couche 313, une couche conductrice 315 formée par remplissage des trous
de communication 314A par application de revêtement métalli-
que, et une couche conductrice supérieure 316 formée sur la surface de la couche isolante 314 comprenant la surface de la couche conductrice 315o La couche conductrice supérieure 316 est raccordée électriquement à la sous-couche conductrice
313 par l'intermédiaire de la couche conductrice 315.
Grâce à la -structure qui vient d'être décrite, la couche conduatrice supérieure 316 n'est pas coupée dans la partie de la couche supérieure 316 correspondant au coin 314b entre la paroi latérale du trou de communication 314a et la surface de la couche isolante 314, ce qui protège ainsi contre des coupureso On va maintenant expliquer-un exemple de mise en oeuvre du procédé de fabrication de la troisième forme 16. d'exécution du module selon l'invention. En se référant à la figure 7A, on voit que la sous-couche conductrice 313 est
formée sur le substrat 311. On formne ensuite la couche isolan-
te 314 avec des trous de passage 314a, sui les parties cor-
respondant aux parties désirées de la couche coniducGrice su- périeure 313. En se référant à la figure 7B, on voit que la couche conductrice 315 est formée par remplissage des trous
de communication 314a de la couche isolante 314 par applica-
tion de revêtement métallique. Dans le cas o le procédé de revêtement est un procédé de revêtement non électrolytique, la combinaison du métal ponr la sous-couche conductrice 313 et le métal de revêtement est limitée. On peut utiliser de manière pratique, comme métal de revêtement le cuivre, le nickel ou l'or. Des exemples de combinaison de métaux pour la sous- couche conductrice 313 et: le métal de revêtement sont illustrés dans le tableau suivant: métal pour la couche conductrice 313 cuivre nickel palladium métal de revêtement (non-électrolytique) cuivre nickel nickel or Du fait qu'il n'est pas nécessaire de fournir des
chemins de passage électrique pour le revêtement non électro-
lytique, l'opération est plus efficace que celle de revêtement électrolytique. D'autre part, bien que,pour le revêtement électrolytique, le choix des métaux pouvant être utiliséspour le revêtement est plus grand que celui dont on dispose dans
le cas du revêtement électrolytique, le revêtement électro-
lytique requiert que les parties à recouvrir soient utilisées
co.me électrodes en vue de fournir une possibilité de connec-
tion. électrique en tant qu'électrode. Dans tous les cas, la caractéristique centrale de cette forme d'exécution consiste à utiliser la couche isolante 314 elle-nrme comme "résist " de revêtement. Du fait que le métal est introduit uniquement dans les trous de communication 314a de la couche isolante
314 par revêtement sélectif, il n'est pas nécessaire d'utili-
ser un "résist " spécialo
En adoptant ce mode opératôire, les opérations né-
cessaires pour former la couche conductrice 315 (parties du
trou de communication) sont réduites et on obtient un auto-
alignement parfait permettant le revêtement uniquement des trous de commfrunication0 En conséquence, on peut réduire le risque découlant de la formation d'un intervalle entre les
trous de communication 314a et la couche conductrice 315.
En se référant à la figure 7C, la couche conductrice supérieure 316 est formée sur la couche isolante 314 afin de se raccorder avec la couche conductrice 315 dans le trou de communication 314a. Du fait que le métal de revêtement remplitles trous de communication 314a, presque toute la surface de la couche conductrice 315 est régulière. En
conséquence, on peut éliminer la rupture de la couche con-
ductrice supérieure 315.
La figure 8 est une vue en coupe illustrant un autre exemple de mise en oeuvre du procédé de fabrication
de la troisième forme d'exécution du module selon l'invention.
Conformément à ce procédé, on forme sur le substrat 311 un trou communicant 318, raccordé entre la borne 317 à l'un des bords du trou 318 et à la couche conductrice inférieure 313 à l'autre bord du trou 18. Les autres éléments sont les 18. mêmes que ceux décrits dans l'autre procédé de réalisation de la troisième forme d'exécution et les mêmes chiffres de référence sont utilisés pour désigner les éléments correspondants.On peut former par revêtement électrolytique la couche conductrice 315 dans une telle configuration du
substrat de lignes de fils multicouche. A ce moment, on uti-
lise les trous communiquant 318 et les bornes 317. On forme
la couche conductrice 315 en remplissant les trous communi-
cants 314 par un procédé de revêtement métallique dans lequel la cathode est constituée par la sous-couche conductrice 316 raccordée à la borne 317 par l'intermédiaire du trou traversant 318. Dans ce cas, également, la couche isolante 314 fonctionne en tant que "résist." de revêtement de sorte
que seul le trou communicant 314a est revêtu.
On va maintenant expliquer un exemple de mise en oeuvre du procédé pour réparer le module selon la présente invention en se référant aux figures 9A à 9D. En se référant à la figure 9A, on voit que les couches conductrices 322 et les couches isolantes 323 sont disposées alternativement sous forme d'un ensemble feuilleté de sorte qu'une matrice
de lignes de fils multicouche est formée. Il existe deux mo-
des opératoires caractéristiques pour former la couche con-
ductrice 322. L'un de ces modes opératoires -consiste en une
* méthode soustractive. Après formation d'une pellicule métal-
lique sur toute la surface, on recouvre de photorésist uni-
quement la partie désirée et l'on élimine les autres parties par attaque chimique. L'autre mode opératoire consiste en une méthbde additive dans laquelle la pellicule métallique est placée uniquement sur la partie désirée au moyen d'un photorésist. La forme d'exécution décrite ici utilise la méthode soustractive. Bien entendu, on peut utiliser également la méthode additive pour la mise en oeuvre de la présente invention. On peut utiliser, pour former la couche isolante 323, une pellicule de résine à rasse moléculaire élevée, comme SiO2, SixNy et polyimide o5 une pellicule de verre et d'alumine cuite. Dans la forme d'exécution décrite, on 19.
utilise un fila de polyamide.
En se référant - la figure 9B, on va illuster le contrôle de la ligne de signaux dans la matrice de lignes de fils multicouche, par un procédé de contact Dans cette forme d'exécution, une sonde 324 est mise séquentiellement en' contact avec chacune des bornes des lignes de fils de
signal t Ce procédé permet de mesurer la capacitance électri-
que entre l'électrode opposée 326 et la ligne de fils de signal avec laquelle on entre en contact. La caractéristique de cette méthode constiste dans le fait que l'on n'utilise
qu'une seule sonde de contrôle 324 Une rupture ou un court-
crrcuit de la ligne de fils de signal peut être détectée en
mesurant la capacitance électrique si la capacitance alectri-
que est proportionnelle la longueur de la ligne de fils de signal. On peut obtenir cette relation proportionnelle avec une bonne approximation en utilisant une forme et un matériau constitutif appropriéspour l'électrode opposée 326 Par
exemple, la figure 9B mlontre le cas d'une partie rompue 7.
En se référant à la figure 9C, on voit que l'on peut former une ligne de réparation de lignes de signal 328 ayant la même fonction de conrnexion que la ligne de fils de signal non défectueuse, sur la matrice de ligne de fils de signal multicouchio Par exemple, le procédé utilisé pour former la ligne de réparation 328 est le suivant: On forme une pellicule métallique sur toute la surface de la matrice de ligne de fils de signal multicouche. On forme ensuite sur cette surface un revêtement de photorésist o Ensuite, en se
fondant sur les résultats de contrôle de l'opération précé-
dente, on procède à l'exposition, au moyen d'une unité d'exposition à balayage directc'est àdire en utilisant une écriture directe, le motif de ligne de fils de réparation correspondant à la ligne de fils de signal. On expose ainsi
de manière sélective le photorésist- et on provoque- sa poly-
mérisation.On-n élimine pas par attaque chimique la partie de lapellicule métallique restant sous lel'photorésist "o Finalement, on arrache le photorésist ou on l'enlève et la ligne de fils de signal de réparation 328,constituée par la - pellicule métallique,est formée. Singcessaire, on déconnecte
une ligne de fils défectueuse de la ligne de fils de répara-
tion 328 par coupure de la borne de cablage défectueuse. La
figure C montre deux exemples d'une partie découpée 329.
En se référant à la figure 9D, on voit qu'une autre couche conductrice 332 et une autre couche isolante 333 sont
formées sur la ligne de fils de signal de réparation 328.
La couche conductrice '332 fournit les bourrelets pour le mon-
tage des puces d'intégration à grande échelle. on peut obte-
nir le même motif de connexion fonctionnelle en utilisant la ligne de fils de signal de réparation 328 au lieu de la
ligne défectueuse 322.
On va maintenant expliquer un autre exemple du procédé de réparation du module selon la présenteiinvention, en se référant aux figures 10A et 10B. La figure 10A montre la structure non défectueuse alors que la figure O10B illustre un exemple d'une structure présentant un court-circuit, comme illustré à titre d'exeiple par la partie 47. Une comparaison de ces deux structures permettra de comprendre clairement le mode de réparation de la couche de ligne de cablage. On forme une matrice de ligne:, de filsade signal multicouche 43 sur la surface d'un substrat céramique multicouche 42 aussi bien
dans le cas de la figure 10A que dans celui de la figure 10B.
On peut obtenir l!&matrice de ligne de fils de signal multi-
couche 43 par alternance de couches conductrices 43A et de couches isolantes 43B, formant une structure feuillet-e.On contrôle ensuite l'intégrité de la matrice de -ligne de fils
de signal multicouche 43 en effectuant un essai électrique.
En se référant à la figure 10A, on voit que, quand on ne constate aucun défaut dans la matrice de ligne de fils de signal 43, la couche conductrice supérieure de lignesde fils de signal 43A est connectée à-une couche superficielle de raccordement 45 à travers une couche isolante supérieure
44, menant à une broche de bornes de signal 41A, par l'inter-
médiaire d'une couche conductrice de lignes de fils de répara-
tion 44A. Dans ce cas, la conche de ligne de fils de répara-
tion 44A, constitue:;- simplement un chemin de passage pour
la ligne de fils de signal et ne remplitaucune autre fonction.
21- Toutefois, dans le cas d'une couche de ligne de fils de signal défectueuse, illustrée à titre 'dexemple par les deux lignes 43A courtcircuitéespar la partie 47, la couche conductrice de lignes de filtdeirépar&tion 44A est interrompue en 4 emplacements 44A1, 44A2, 44A3, et 44A4. Les bornes de raccordement superficielles originales 45 sont connectées aux broches de borne de signal 41A, au moyen des motifs de lignes recablées de réparation 44A5 et 44A6. Les motifs de lignes recablées de réparation 44A5 et 44A6 sont
formes en utilisant la couche de lignes de fils de répara-
tion 44A, même si le défaut se produit dans une autre partie
de la matrice de lignes de fils de signal multicouche 43.
En conséquence, il est souhaitable d'obtenir un large choix de motifsde lignes câblées à un stade avancé de la formation
dei la ligne câblée de signal de réparation, pour un prix-
réduit, On utilise des techniques phôtolithographiques utilisant des masques en verre lors de la formation normale d'un motif de câblage. Toutefois, la formation-de masque sépare à chaque fois, lors de la formation d'un tel motif de ligne de fils de réparation demande nécessairement beaucoup de temps et constitue une opération d'un prix de revient
élevé. Ce problème est résolu dans la forme d'exécution dé-
crite, grace à l'utilisation de l'unité d'exposition à balayage direct au cours de l'opération d'exposition du "ésist " pour la fabrication de la ligne de fils de signal de réparation. Plus précisément, seûl le motif de câblage de réparation nécessaire (comprenant le motif de câblage de réparation normale pour une puce non défectueuse)est directement balayé et par conséquent exposé sur le substrat, en se fondant sur les renseignements concernant le défaut': ohtenuslors de l'inspection de la matrice de ligne-;de fils de signal 43 en vue de produire la couche de ligne de fils de signal de réparation 44A. Les motifs des réparations 44A5 et 44A6 sont directement exposés par l'unité d'exposition à balayage direct, comme représenté à la figure 0lB. On peut ainsi obtenir la ligne de fils de signal de réparation en 22 - corrigeant le motif de "résist " lors des étapes d'attaque
chimique et de formation de revêtement.
Comme expliqué ci-dessus, dans le module construit conformément à la présente invention, on forme le bourrelet de connexion métallique pour recouvrir-le trou de passage
exposé à la surface et on forme la matrice de ligne multi-
couche sur la surface du substrat céramique multicouche
comprenant le bourrelet de connexion métallique. En consé-
quence, on peut éviter le défaut de connexion résultant de la variation de la vitesse de construction du substrat céramique multicouche. En outre, on peut aisément former les trous de communication. D'autre part, on peut utiliser de
manière dense et effective les surfaces d'un substrat céra-
mique multicouche performer une grille de puissance et mise à la terre intérieure. Le module selon la présente invention est formé en utilisant un matériau constitué par une pâte
photosensible isolante qui est exposé par de la lumière -
incidente à la surface du verre,: céramique et qui peut être cuite et frittéeà basse température, dans l'air. Le verre céramique présente, en tant que couche conductrice intérieure, la matière qui n'est pas oxydée au cours de l'opération de chauffage etfrittage à l'air. Par exemple, on peut utiliser
de l'or, de l'argent et du palladium comme matériau conduc-
teur pour les couches de conduction intérieures du substrat céramique ainsi que pour constituer la matière conductrice de la matrice de ligne de fils multicouche. En conséquence, on peut obtenir une ligne de fils de puissance avec la meilleure inpédance et, en particulier, on peut former une matrice de ligne de fils -multicouche à haute densité sans
limitation en ce qui concerne les matériaux et les procédés.
Le module selon lalprésente invention est formé de manière tel que les couches conductrices qui connectent
électriquement les couches conductrices supérieure et infé-
rieure sont différentes des couches conductrices supérieure et inférieure ce qui se traduit par le fait que l'on peut
empêcher la rupture de la couche conductrice supérieure.
Ee utilisant le procédé de fabrication du module qui vient 23- -
d'être décrit,on forme la couche conductrice par applica-
tion d'un revdtexentce qui facilite la formation de la couche conductrice. Les avantages inhérents à cette structure découlent du fait que la ligne de fils de signal de réparation est formée dans la matrice de ligne de fils de signal. Les avantages qui en découlent sont les suivants.o: Tôou d'abord, -il n'est pas nécessaire d'effectuer le contrôle des lignes de fils de signal défectueux pour chaque couche lors de la fabrication des lignes de fils de signal mais on peut effectuer ce contrôle après avoir terminé la matrice de ligesde fils. Du fait que le cablage de signal est Ctsiné à cette é'tape, le contrôle électrique est simple. Ensuite0 du fait que l'on peut former le motif de recâblage en utilisant une seule couche de ligne:de fils de réparation, la réparation est facile à effectuer. Ensuite, du fait que la couche de ligne câblée de réparation est fotmée en'tant que couche intérieure, la fiabilité des lignes de féparation est notablement supérieure à celle des câblages
de réparation places à l1exterieur-du substrat.

Claims (15)

-REVENDICATIONS
1. Module comprenant: un substrat céramique inulticouche comprenant au moins deux couches isolantes, une couche de ligne de câblage de puissance intérieure et au moins une ligne dans un trou de communication perçant le substrat et,
une couche conductrice agencée de manière à recou-
vrir cette ligne dans ce trou de communication exposé à la surface du substrat; et une matrice de ligne de câblage multicouche formée
sur la surface du substrat et de la couche conductrice.
2. Module selon la revendication 1, caractérisé par le fait que ladite couche isolante est en verre céramique pouvant être cuit et fritté à une température inférieure à
1400 C dans l'air.
3. Module selon la revendication 1, caractérisé par le fait que ladite matrice de ligne de câblage multicouche
comprend une couche isolante en résine organique.
4. Module selon la revendication 3, caractérisé par
le fait que ladite résine organique comprend du polyimide.
5. Module selon la revendication 1, caractérisé par le fait que ladite matrice de ligne de câblage multicouche comprend un verre céramdque pouvant être cuit et frittéà une
température inférieure à 1400 C, dans l'air.
6. Module selon la revendication 5, caractérisé par le fait que ledit verre céramique est bbtenu à partir d'un
matériau isolant photosensible.
7; Module selon la revendication 1, caractérisé par
le fait que ladite matrice de ligne câblée multicouche com-
prend: une couche conductrice inférieure; une couche isolante comprenant au moins un trou de communication-formé sur ladite couche conductrice inférieure; une couche conductrice supérieure agencée de manière à connecter la couche conductrice supérieure avec la couche conductrice inférieure, ladite couche conductrice inférieure
étant formée en plaçant du métal dans ce trou de communication.
8. Procédé de fabrication d'un module, comprenant les opérations suivantes: formation d'un substrat céramique multicouche par frittaged'une pluralité de substrats en feuilles vertes feuilletés et d'une couché inclusede ligne de câblage de puissance intérieure, au moins un orifice traversant perçant ce substrat; remplissage 'de ce trou traversant avec une ligne de câblage; formation d'une couche conductrice de manière à recouvrir une partie de ladite ligne de câblage exposée c la surface du substrat céramique; et formation d'une couche isolante afin de recouvrir une partie choisie de la couche conductrice et une partie
choisie de la surface du subtrat céramique.
9. Procédé selon la revendication 8 caractérisé par le fait que ladite opération de formation d'une couche isolante comprend la formation d'une couche de précurseur de polyimide par application, exposition sélective et
développement d'un vernis précurseur de polyimide photo-
sensiblesuivi de la formation d'une couche de polyimide
par cuisson de la couche de précurseur de poly.imide.
10. Procédé selon la revenication 8, caractérisé par le fait que ladite opération de formation du substrat de verre céramique comprend lefrittage desdites feuilles
vertes à une température inférieure à 14000C, dans l'air.
11. Procédé selon la revendication 8, caractérisé par le fait que ladite opération de formation d'une couche isolante comprend la cuisson et le frittage d'un matériau
iosolant photosensible.
12. Procédé de fabrication d'un module ayant un substrat céramique multicouche,,une matrice de ligne de câblage multicouche avec une souscouche conductrice et une couche isolante formée sur la sous-couche conductrice, comprenant les opérations suivantes: formation d'un trou de communication dans.une partie de ladite couche isolante
correspondant à une partie désirée de la sous-couche conduc-
trice; remplissage dudit trou de communication par un métal par formation d'un revêtement en vue de la connexion 26. électrique aux sous-couches conductrices; et formation d'une couche métallique supérieure sur la couche isolante pour la connexion électrique avec le
métal remplissant ledit trou de communication.
13. Procédé selon la revendication 12, caracterisâ par le fait que ladite opération de remplissage est effectmie en utilisant la couche isolante en tant que résist pour
la formation du revêtement.
14. Procédé selon larrevendication 13, earac-téris-
par le fait que ladite opération de remplissage est effective en utilisant le trou de communication comme chemin d passge
de courant électrique.
15. Procédé de fabrication d-'un modul, comprenant les opérations suivantes:
formation d'une matrice de couche de ligre de câbia-
ge multicouche par assemblage alterné sous forme d'un ensemble feuilleté d'un nombre désiré de couches conductrices et d'un nombre désiré de couches isolantes; détection d'une ligne de câblage défectueuse par inspection de la matrice de ligne câblée multicouche ainsi formée; formation d'une couche d'une ligne de cblage de signal de réparation, en fonction de ladite opgrationn de détection,afin de remplir la même fonction que celle as.surée par une ligne de câblage non défectueuse.; et assemblage alternatif, sous forme d'un ense-ble feuilleté, d'un nombre désiré de couches conductrices d'un nombre désiré de couches isolantes sur la couche de ligne
de câblage--de signal de réparation.
FR8510574A 1984-07-10 1985-07-10 Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication Expired FR2567684B1 (fr)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP14302884A JPS6122693A (ja) 1984-07-10 1984-07-10 多層配線基板およびその製造方法
JP14302684A JPS6122691A (ja) 1984-07-10 1984-07-10 厚膜薄膜混成多層配線基板
JP14302784A JPS6122692A (ja) 1984-07-10 1984-07-10 多層配線基板およびその製造方法
JP16528284A JPS6142998A (ja) 1984-08-07 1984-08-07 高密度多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
FR2567684A1 true FR2567684A1 (fr) 1986-01-17
FR2567684B1 FR2567684B1 (fr) 1988-11-04

Family

ID=27472492

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8510574A Expired FR2567684B1 (fr) 1984-07-10 1985-07-10 Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication

Country Status (2)

Country Link
US (2) US4665468A (fr)
FR (1) FR2567684B1 (fr)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2588419A1 (fr) * 1985-10-08 1987-04-10 Nec Corp Structure de montage pour puce de circuits integres
EP0264134A2 (fr) * 1986-10-16 1988-04-20 International Business Machines Corporation Zirconium comme matériau adhésif dans un substrat de connexion à multicouche
EP0610631A1 (fr) * 1992-12-28 1994-08-17 AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL INC. Connecteur électrique
EP0644596A1 (fr) * 1993-09-21 1995-03-22 Fujitsu Limited Méthode de conception pour un circuit imprimé à couches multiples

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4874721A (en) * 1985-11-11 1989-10-17 Nec Corporation Method of manufacturing a multichip package with increased adhesive strength
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JP2573225B2 (ja) * 1987-02-10 1997-01-22 株式会社東芝 電子部品の製造方法
US4855871A (en) * 1987-03-05 1989-08-08 Optical Materials, Inc. Thin film semiconductor interconnect module
US4931144A (en) * 1987-07-31 1990-06-05 Texas Instruments Incorporated Self-aligned nonnested sloped via
US5066831A (en) * 1987-10-23 1991-11-19 Honeywell Inc. Universal semiconductor chip package
US4956749A (en) * 1987-11-20 1990-09-11 Hewlett-Packard Company Interconnect structure for integrated circuits
US4882454A (en) * 1988-02-12 1989-11-21 Texas Instruments Incorporated Thermal interface for a printed wiring board
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
US5039628A (en) * 1988-02-19 1991-08-13 Microelectronics & Computer Technology Corporation Flip substrate for chip mount
US5036431A (en) * 1988-03-03 1991-07-30 Ibiden Co., Ltd. Package for surface mounted components
US4943845A (en) * 1988-08-02 1990-07-24 Northern Telecom Limited Thick film packages with common wafer aperture placement
US5162240A (en) * 1989-06-16 1992-11-10 Hitachi, Ltd. Method and apparatus of fabricating electric circuit pattern on thick and thin film hybrid multilayer wiring substrate
JP3090453B2 (ja) * 1989-07-10 2000-09-18 株式会社日立製作所 厚膜薄膜積層基板およびそれを用いた電子回路装置
US5036163A (en) * 1989-10-13 1991-07-30 Honeywell Inc. Universal semiconductor chip package
US5030499A (en) * 1989-12-08 1991-07-09 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5123164A (en) * 1989-12-08 1992-06-23 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5157477A (en) * 1990-01-10 1992-10-20 International Business Machines Corporation Matched impedance vertical conductors in multilevel dielectric laminated wiring
CA2036771A1 (fr) * 1990-02-22 1991-09-30 Jun Inasaka Support ceramique multicouche pour filerie et broches de connexion
JP2767645B2 (ja) * 1990-03-07 1998-06-18 富士通株式会社 多層配線基板の製造方法
US5357403A (en) * 1990-06-29 1994-10-18 General Electric Company Adaptive lithography in a high density interconnect structure whose signal layers have fixed patterns
JP2551224B2 (ja) * 1990-10-17 1996-11-06 日本電気株式会社 多層配線基板および多層配線基板の製造方法
JP2816028B2 (ja) * 1991-02-18 1998-10-27 株式会社東芝 半導体装置の製造方法
US5519332A (en) * 1991-06-04 1996-05-21 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5146674A (en) * 1991-07-01 1992-09-15 International Business Machines Corporation Manufacturing process of a high density substrate design
EP0526133B1 (fr) * 1991-07-26 1997-03-19 Nec Corporation Plaquette de circuits multicouche en polyimide et son procédé de fabrication
JP3026465B2 (ja) * 1992-03-10 2000-03-27 株式会社日立製作所 セラミック薄膜混成配線基板および製造方法
EP0565033B1 (fr) * 1992-04-06 1995-09-20 Nec Corporation Méthode de fabrication d'un substrat en céramique multicouches
US5292624A (en) * 1992-09-14 1994-03-08 International Technology Research Institute Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate
US5349137A (en) * 1993-05-17 1994-09-20 W. L. Gore & Associates, Inc. Sterilizable cable assemblies
JP3260941B2 (ja) * 1993-06-18 2002-02-25 株式会社日立製作所 多層配線基板および多層配線基板の製造方法
EP0635870A1 (fr) * 1993-07-20 1995-01-25 Applied Materials, Inc. Un support électrostatique ayant une surface rayée
JP3094069B2 (ja) * 1993-12-24 2000-10-03 日本特殊陶業株式会社 セラミックパッケージ本体の製造方法
JPH08264956A (ja) * 1995-03-23 1996-10-11 Internatl Business Mach Corp <Ibm> 電気的接続構造
US5937515A (en) * 1995-04-25 1999-08-17 Johnson; Morgan T. Reconfigurable circuit fabrication method
KR0155877B1 (ko) * 1995-09-12 1998-12-15 이대원 다층 회로기판 및 그 제조방법
US5697825A (en) * 1995-09-29 1997-12-16 Micron Display Technology, Inc. Method for evacuating and sealing field emission displays
US5807154A (en) * 1995-12-21 1998-09-15 Micron Display Technology, Inc. Process for aligning and sealing field emission displays
WO1997028668A1 (fr) * 1996-01-31 1997-08-07 Cochlear Limited Technique de fabrication des couches minces pour electrodes implantables
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US6329715B1 (en) * 1996-09-20 2001-12-11 Tdk Corporation Passive electronic parts, IC parts, and wafer
WO1998020557A1 (fr) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Procede destine a reduire l'inductance de trous d'interconnexion dans un ensemble et un dispositif electroniques
US5798563A (en) * 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
US6255601B1 (en) 1997-04-01 2001-07-03 Applied Materials, Inc. Conductive feedthrough for a ceramic body and method of fabricating same
US6303879B1 (en) 1997-04-01 2001-10-16 Applied Materials, Inc. Laminated ceramic with multilayer electrodes and method of fabrication
US6016005A (en) * 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US6104596A (en) * 1998-04-21 2000-08-15 Applied Materials, Inc. Apparatus for retaining a subtrate in a semiconductor wafer processing system and a method of fabricating same
US6291777B1 (en) 1999-02-17 2001-09-18 Applied Materials, Inc. Conductive feed-through for creating a surface electrode connection within a dielectric body and method of fabricating same
JP3756041B2 (ja) * 1999-05-27 2006-03-15 Hoya株式会社 多層プリント配線板の製造方法
US6288344B1 (en) * 1999-08-20 2001-09-11 Cardiac Pacemakers, Inc. Integrated EMI shield utilizing a hybrid edge
US6353997B1 (en) * 1999-10-07 2002-03-12 Subtron Technology Co., Ltd. Layer build-up method for manufacturing multi-layer board
US6441313B1 (en) * 1999-11-23 2002-08-27 Sun Microsystems, Inc. Printed circuit board employing lossy power distribution network to reduce power plane resonances
GB2356737A (en) * 1999-11-26 2001-05-30 Nokia Mobile Phones Ltd Ground Plane for a Semiconductor Chip
US6586682B2 (en) * 2000-02-23 2003-07-01 Kulicke & Soffa Holdings, Inc. Printed wiring board with controlled line impedance
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
JP3877132B2 (ja) * 2000-11-20 2007-02-07 富士通株式会社 多層配線基板及び半導体装置
US6800815B1 (en) 2001-01-16 2004-10-05 National Semiconductor Corporation Materials and structure for a high reliability bga connection between LTCC and PB boards
JP2002261189A (ja) * 2001-03-05 2002-09-13 Murata Mfg Co Ltd 高周波用回路チップ及びその製造方法
WO2002097776A2 (fr) * 2001-05-25 2002-12-05 Itw Inc. Stratifie d'interface
JP4034046B2 (ja) * 2001-06-07 2008-01-16 日本碍子株式会社 高精度な貫通孔を有する多層板、及び、回路基板
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US6660945B2 (en) * 2001-10-16 2003-12-09 International Business Machines Corporation Interconnect structure and method of making same
TW550800B (en) * 2002-05-27 2003-09-01 Via Tech Inc Integrated circuit package without solder mask and method for the same
US7333346B2 (en) * 2003-08-27 2008-02-19 Denso Corporation Circuit board having test coupon and method for evaluating the circuit board
JP4584261B2 (ja) * 2003-11-25 2010-11-17 メディア ラリオ ソシエタ ア レスポンサビリタ リミタータ 電鋳による冷却および熱交換システムの製造
WO2005107350A1 (fr) * 2004-04-28 2005-11-10 Ibiden Co., Ltd. Carte a circuit imprime multicouche
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
WO2008029847A1 (fr) * 2006-09-06 2008-03-13 Tokuyama Corporation Procédé de fabrication de substrat céramique et substrat céramique
KR100811466B1 (ko) 2007-03-14 2008-03-07 (주)티에스이 스페이스 트랜스포머 제조 방법
US7759787B2 (en) * 2007-11-06 2010-07-20 International Business Machines Corporation Packaging substrate having pattern-matched metal layers
TW201023314A (en) * 2008-12-02 2010-06-16 Aflash Technology Co Ltd Semiconductor chip packaging structure
FR2947952B1 (fr) * 2009-07-07 2011-11-25 Commissariat Energie Atomique Dispositif photo-detecteur et procede de realisation de dispositif photo-detecteur
TWI436713B (zh) * 2010-07-26 2014-05-01 Via Tech Inc 線路基板、線路基板製程
US8969733B1 (en) * 2013-09-30 2015-03-03 Anaren, Inc. High power RF circuit
JP6330697B2 (ja) * 2015-02-27 2018-05-30 カシオ計算機株式会社 基板ユニット及び時計

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3726002A (en) * 1971-08-27 1973-04-10 Ibm Process for forming a multi-layer glass-metal module adaptable for integral mounting to a dissimilar refractory substrate
US3832192A (en) * 1969-09-05 1974-08-27 Ibm Ceramic dielectric porcelains
EP0008002A1 (fr) * 1978-07-31 1980-02-20 International Business Machines Corporation Assemblage de circuits électroniques et procédé d'essai d'un tel assemblage
EP0042943A1 (fr) * 1980-07-02 1982-01-06 International Business Machines Corporation Substrat à structure multicouche pour circuits intégrés et procédé de fabrication correspondant
JPS57193051A (en) * 1981-05-25 1982-11-27 Nec Corp Multilayer circuit board
FR2536209A1 (fr) * 1982-11-12 1984-05-18 Hitachi Ltd Substrat de cablage, procede de fabrication de ce substrat et dispositif a semi-conducteurs utilisant un tel substrat

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3277347A (en) * 1955-10-12 1966-10-04 Minnesota Mining & Mfg Electric circuit panelboard
US3205469A (en) * 1961-07-12 1965-09-07 Gen Precision Inc Pin board
GB1062800A (en) * 1964-01-02 1967-03-22 Bunker Ramo Improvements relating to magnetic memory matrices
US3372310A (en) * 1965-04-30 1968-03-05 Radiation Inc Universal modular packages for integrated circuits
US3408452A (en) * 1965-10-01 1968-10-29 Elco Corp Electrical interconnector formed of interconnected stacked matrices
US3522474A (en) * 1966-01-20 1970-08-04 David Piel Electric supply means
US3770529A (en) * 1970-08-25 1973-11-06 Ibm Method of fabricating multilayer circuits
US3725743A (en) * 1971-05-19 1973-04-03 Hitachi Ltd Multilayer wiring structure
US3922479A (en) * 1971-09-15 1975-11-25 Bunker Ramo Coaxial circuit construction and method of making
US3857877A (en) * 1973-01-12 1974-12-31 Karamchand Premchand Private 8-hydroxy quinoline derivatives
JPS5335960A (en) * 1976-09-16 1978-04-03 Fujitsu Ltd Method of producing multilayer ceramic substrate
JPS5820418B2 (ja) * 1977-11-14 1983-04-22 旭化成株式会社 乾式画像形成材料の製造方法
US4301324A (en) * 1978-02-06 1981-11-17 International Business Machines Corporation Glass-ceramic structures and sintered multilayer substrates thereof with circuit patterns of gold, silver or copper
US4251852A (en) * 1979-06-18 1981-02-17 International Business Machines Corporation Integrated circuit package
US4245273A (en) * 1979-06-29 1981-01-13 International Business Machines Corporation Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices
JPS608229B2 (ja) * 1980-06-30 1985-03-01 日本電気株式会社 多層セラミック基板
US4336088A (en) * 1980-06-30 1982-06-22 International Business Machines Corp. Method of fabricating an improved multi-layer ceramic substrate
US4499173A (en) * 1981-03-05 1985-02-12 Zlafop Pri Ban Photographic material for use in photolithography
JPS57184296A (en) * 1981-05-09 1982-11-12 Hitachi Ltd Ceramic circuit board
JPS58105151A (ja) * 1981-12-17 1983-06-22 Matsushita Electric Ind Co Ltd 感光性樹脂膜の形成方法
US4474465A (en) * 1982-09-07 1984-10-02 International Business Machines Corporation Method and apparatus for making a mask conforming to a ceramic substrate metallization pattern
US4526859A (en) * 1983-12-12 1985-07-02 International Business Machines Corporation Metallization of a ceramic substrate
US4645552A (en) * 1984-11-19 1987-02-24 Hughes Aircraft Company Process for fabricating dimensionally stable interconnect boards

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3832192A (en) * 1969-09-05 1974-08-27 Ibm Ceramic dielectric porcelains
US3726002A (en) * 1971-08-27 1973-04-10 Ibm Process for forming a multi-layer glass-metal module adaptable for integral mounting to a dissimilar refractory substrate
EP0008002A1 (fr) * 1978-07-31 1980-02-20 International Business Machines Corporation Assemblage de circuits électroniques et procédé d'essai d'un tel assemblage
EP0042943A1 (fr) * 1980-07-02 1982-01-06 International Business Machines Corporation Substrat à structure multicouche pour circuits intégrés et procédé de fabrication correspondant
JPS57193051A (en) * 1981-05-25 1982-11-27 Nec Corp Multilayer circuit board
FR2536209A1 (fr) * 1982-11-12 1984-05-18 Hitachi Ltd Substrat de cablage, procede de fabrication de ce substrat et dispositif a semi-conducteurs utilisant un tel substrat

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 21, no. 4, septembre 1978, page 1396, New York, US; D.R. TOMSA et al.: "Multilayer laminated chip carrier" *
PATENTS ABSTRACTS OF JAPAN, vol. 7, no. 40 (E-159)[1185], 17 février 1983; & JP-A-57 193 051 (NIPPON DENKI K.K.) 27-11-1982 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2588419A1 (fr) * 1985-10-08 1987-04-10 Nec Corp Structure de montage pour puce de circuits integres
EP0264134A2 (fr) * 1986-10-16 1988-04-20 International Business Machines Corporation Zirconium comme matériau adhésif dans un substrat de connexion à multicouche
EP0264134A3 (en) * 1986-10-16 1988-09-21 International Business Machines Corporation Zirconium as an adhesion material in a multi-layer wiring substrate
US5508938A (en) * 1992-08-13 1996-04-16 Fujitsu Limited Special interconnect layer employing offset trace layout for advanced multi-chip module packages
EP0610631A1 (fr) * 1992-12-28 1994-08-17 AT&amp;T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL INC. Connecteur électrique
EP0644596A1 (fr) * 1993-09-21 1995-03-22 Fujitsu Limited Méthode de conception pour un circuit imprimé à couches multiples

Also Published As

Publication number Publication date
US4665468A (en) 1987-05-12
FR2567684B1 (fr) 1988-11-04
US4736521A (en) 1988-04-12

Similar Documents

Publication Publication Date Title
FR2567684A1 (fr) Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication
FR2567709A1 (fr) Ensemble a paillette comprenant un substrat de cablage multi-couche
EP0540451A2 (fr) Structure d&#39;interconnexion à films minces et procédé associé
EP0800210B1 (fr) Module hyperfréquence compact
EP0325068B1 (fr) Structure microélectronique hybride modulaire à haute densité d&#39;intégration
EP0159208B1 (fr) Procédé de fabrication de circuits électroniques de puissance miniaturisés
FR2614168A1 (fr) Dispositif a circuits electroniques multicouches et son procede de fabrication
EP0751556B1 (fr) Procédé de réalisation d&#39;un substrat d&#39;interconnexion permettant de connecter une puce sur un substrat de réception
CN102017133A (zh) 芯片尺寸两面连接封装件及其制造方法
WO2004012226A2 (fr) Procede de fabrication de film polymere conducteur anisotrope sur tranche de semi-conducteur
EP0411985B1 (fr) Procédé de formation du réseau multicouche d&#39;une carte de connexion d&#39;au moins un circuit intégré de haute densité
US6458682B2 (en) Method of manufacturing a bump electrode semiconductor device using photosensitive resin
JP2001015654A (ja) インターポーザ及びその製造方法とそれを用いた回路モジュール
FR2502399A1 (fr) Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance
US5070037A (en) Integrated circuit interconnect having dual dielectric intermediate layer
FR2688628A1 (fr) Assemblage tridimensionnel de composants electroniques par microfils et galettes de soudure et procede de realisation de cet assemblage.
FR2588419A1 (fr) Structure de montage pour puce de circuits integres
EP0415806B1 (fr) Procédé de dépôt d&#39;une couche isolante sur une couche conductrice du réseau multicouche d&#39;une carte de connexion de circuit intégré de haute densité, et carte en résultant
EP0059206B1 (fr) Circuit imprime et son procede de fabrication
EP2920811A1 (fr) Interposeur en graphene et procede de fabrication d&#39;un tel interposeur
EP3042397B1 (fr) Procede de formation d&#39;une cellule photovoltaique
TWI282611B (en) Methods of manufacturing chip array resistor
WO2003081669A1 (fr) Module de circuits integres et procede de fabrication correspondant
FR2495835A1 (fr) Dispositif a circuits integres a reseau metallique d&#39;interconnexion, et procede de fabrication de ce dispositif
JPH09321411A (ja) セラミックス配線基板の製造方法

Legal Events

Date Code Title Description
ST Notification of lapse