FR2536209A1 - Substrat de cablage, procede de fabrication de ce substrat et dispositif a semi-conducteurs utilisant un tel substrat - Google Patents

Substrat de cablage, procede de fabrication de ce substrat et dispositif a semi-conducteurs utilisant un tel substrat Download PDF

Info

Publication number
FR2536209A1
FR2536209A1 FR8317781A FR8317781A FR2536209A1 FR 2536209 A1 FR2536209 A1 FR 2536209A1 FR 8317781 A FR8317781 A FR 8317781A FR 8317781 A FR8317781 A FR 8317781A FR 2536209 A1 FR2536209 A1 FR 2536209A1
Authority
FR
France
Prior art keywords
semiconductor device
substrate
layer
substrate structure
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR8317781A
Other languages
English (en)
Inventor
Kanji Otsuka
Tamotsu Usami
Kousuke Nakamura
Masatoshi Seki
Kunizo Sahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of FR2536209A1 publication Critical patent/FR2536209A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1028—Thin metal strips as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0235—Laminating followed by cutting or slicing perpendicular to plane of the laminate; Embedding wires in an object and cutting or slicing the object perpendicular to direction of the wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

L'INVENTION CONCERNE UN SUBSTRAT DE CABLAGE, UN PROCEDE DE FABRICATION DE CE SUBSTRAT ET UN DISPOSITIF A SEMI-CONDUCTEURS UTILISANT UN TEL SUBSTRAT. UN DISPOSITIF A SEMI-CONDUCTEURS EST CONSTITUE PAR UNE STRUCTURE DE SUBSTRAT4 FORMEE D'UNE PLAQUE FRITTEE FORMEE A CHAUD ET TRAVERSEE PAR DES CONDUCTEURS2 ET COMPORTE SUR AU MOINS L'UNE DE SES FACES PRINCIPALES UN CABLAGE5 AUQUEL EST FIXEE UNE PASTILLE SEMI-CONDUCTRICE12 ET QUI EST CONSTITUEE PAR DES COUCHES CONDUCTRICES6, 7, 8 SEPAREES PARTIELLEMENT PAR DES COUCHES ISOLANTES9, 10. APPLICATION NOTAMMENT AUX DISPOSITIFS A SEMI-CONDUCTEUR A HAUTE DENSITE D'INTEGRATION.

Description

La présente invention concerne un substrat
possédant des propriétés de conductivité thermique éle-
vée et d'isolation électrique élevée, un procédé de fa-
brication d'un tel substrat et un dispositif à semicon-
ducteurs utilisant ce substrat.
Un substrat, sur lequel une pastille semi-
conductrice doit être fixée, doit être constitué en un
matériau possédant d'excellentes qualités de rayonne-
ment thermique Le substrat, auquel on se référera ci-
après, constitue la base d'un module à laquelle une
pastille est fixée par matriçage, et l'invention con-
cerne tous les substrats auxquels sont fixées des pas-
tilles Les substrats en alumine utilisés dans l'art
antérieur possèdent une faible conductivité thermique.
Ceci rend impossible une dissipation suffisante de la quantité importante de chaleur produite à l'intérieur
des pastilles.
Les propriétés principales requises de la
part du substrat ou de son matériau sont les suivan-
tes: ( 1) propriété d'isolation électrique élevée; ( 2)
conductivité thermique élevée, ( 2) coefficient de di-
latation thermique proche de celui du silicium; et ( 4)
résistance mécanique élevée.
Une structure frittée de carbure de sili-
cium contenant une faible quantité de béryllium s'est avérée être un matériau de substrat qui satisfait bien à ces exigences La structure en carbure de silicium fritté possède une résistance mécanique de 55 107 Pa, mesurée en tant que résistance à la flexion en trois points Cette valeur est au moins égale au double de cel
le de l'alumine La structure en carbure de silicium frit-
té possède également de très bonnes propriétés ( 1) à ( 3) (voir cidessus) telles que répertoriées dans le tableau 1 indiqué ci-après par exemple La structure de substrat électriquement isolante,constituée en carbure de silicium
contenant un peu de béryllium, est décrite de façon dé-
taillée dans les demandes de brevetspubliées au Japon sous les N 66086/1981 et 2591/1982,toutes deux déposées
au nom du déposant de la présente demande.
TABLEAU i Caractéristiques Conductivité Coefficient de di Résistivité thermique latation thermique électrique (Cal/cm S c (x 10-7/ C) cm) S.C 0,65 37 4 x 1015 Alumine 0,05 67 à 75 1014 Aluminium 0,56 175 2,7 x 10-6
Silicium 0,30 35 à 40 -
Remarque: "S C " signifie "carbure de silicium contenant un peu de béryllium" Le carbure de silicium contenant un peu de béryllium est un composé chimique de carbone (C) et de
silicium (Si) possédant d'excellentes propriétés de liai-
son covalente C'est pourquoi, afin que le frittage à une densité élevée se trouve garanti, il faut utiliser un procédé de pressage ou de compression à chaud à une température très élevée et sous une pression élevée Par conséquent, l'art antérieur était apte à fournir au mieux uniquement une structure simple, comme par exemple une
plaque simple.
Toutefois il faut ménager des trous traver-
sant dansun substrat servant à réaliser un moulage avec un degré élevé d'intégration, de manière à accroître le
nombre des bornes de sortie Un exemple typique de ce ty-
pe est un module formé d'un réseau à grille de bornes de sortie Les trous traversantssont formés de manière à s'étendre perpendiculairement à une face principale du
substrat sur laquelle la pastille est fixée, et perpen-
diculairement à l'autre face principale parallèle à la première face Les trous traversantss'étendent à travers le substrat suivant la direction de l'épaisseur de ce
dernier La formation des trous traversantsdans un sub-
strat constitué par du carbure de silicium contenant un
peu de béryllium présente des difficultés très conséquen-
tes. Un but de la présente invention est de four- nir une structure de substrat possédant d'excellentes propriétés de conductivité thermique et d'isolation
électrique, etc, qui-permette un degré élevé d'intégra-
tion et dont le câblage soit formé intérieurement suivant
la direction de l'épaisseur dudit substrat.
Un autre but de la présente invention est
de fournir une structure de substrat de ce type consti-
tuée en carbure de silicium contenant un peu de béryllium.
Un autre but de la présente invention est d'in-
diquer un procédé de fabrication de la structure de'sub-
strat de ce type.
Un autre but de la présente invention est de fournir un dispositif à semiconducteurs utilisant
la structure de substrat de ce type.
On va indiquer brièvement ci-après les for-
mes de réalisation préférées de la présente invention.
La structure de substrat est constituée par une struc-
ture frittée formée de carbure de silicium contenant un
peu de béryllium et préparé au moyen d'un procédé de com-
pression à chaud Dans cette structure de substrat se trouvent ménagés une pluralité de conducteurs disposés de telle manière qu'ils s'étendent depuis une-face
principale, sur laquelle les pastilles doivent être fi-
xées, jusqu'à une autre face principale parallèle à
la première (c'est-à-dire suivant la direction de l'épais-
seur du substrat) Le substrat ainsi fabriqué peut possé-
der une résistance mécanique élevée, une conductivité thermique élevée, une isolation électrique élevée, et
un coefficient de dilatation thermique semblable à ce-
lui du silicium.
Les phases opératoires suivantes sont mises en oeuvre pour fabriquer la structure de substrat Des fils parallèles s'étendant suivant une direction sont formés à la surface d'une préforme constituée par une poudre de carbure de silicium contenant un peu d'oxyde de béryllium Un bloc formé par pressage à chaud ainsi
qu'une pile des préformes sont coupés en tranches, sui-
vant une direction perpendiculaire à celle suivant la-
quelles'étendent les fils,de manière à former les substrats.
La structure de substrat com-
porte une couche de câblage ménagée sur l'une ou l'autre desdites faces principales ou sur ces deux faces principales La couche de câble ainsi préparée
possède une structure de câblage stratifiée dans laquel-
le des couches isolantes et des couches métalliques sont disposées en alternance Les pastilles sont soudées à l'une des faces principales et des conducteurs sont installés sur l'autre face principale Le carbure de silicium contenant une faible quantité de béryllium, c'est-à-dire le bloc pressé à chaud,contient 0,1 à 3,5 % en poids de béryllium La matière première du carbure de silicium ne devrait contenir pas plus de 0,1 % en
poids d'aluminium et pas plus de 0,1 % en poids de bore.
Il est préférable que cette matière première ne contien-
ne ni aluminium ni bore Le carburede silicium brut ne devrait pas contenir plus de 0,4 % en poids de carbone en excès (ou carbone libre)- On ajoute le béryllium
dans le moule d'oxyde de béryllium au carbure de sili-
cium pulvérulent Le bloc pressé à chaud contient 0,1 à 3,5 % en poids de béryllium, si l'on ajoute 0,5 à 14 % en poids d'oxyde de béryllium L'opération de
pressage à chaud est effectuée à une température com-
prise entre 1850 et 25000 C Il en résulte que la struc-
ture frittée possède une densité égale au moins à 90 %
de la valeur théorique pour le carbure de silicium.
D'autres caractéristiques et avantages de la
présente invention ressortiront de la description donnée
ci-après, prise en référence aux dessins annexés, sur lesquels: la figure 1 à 6 sont des vues en perspecti- ve illustrant des phases opératoires successives de fa
brication de la structure de substrat conforme à la pré-
sente invention; la figure 7 est une vue en perspective d'un
autre exemple de mise en oeuvre d'un processus de fabri-
cation de la structure de substrat conforme à l'inven-
tion;
la figure 8 est une vue en coupe à plus gran-
de échelle d'un exemple d'une partie d'un substrat, dans
lequel des couches de câblage sont formées sur la struc-
ture de substrat; la figure 9 est une vue en coupe d'une forme de réalisation du dispositif à semiconducteurs utilisant la structure de substrat conforme à la présente invention; la figure 10 est une vue en coupe d'une autre
forme de réalisation du dispositif à semiconducteurs uti-
lisant la structure de substrat conforme à la présente invention; et la figure 11 est une vue en coupe d'une autre forme de réalisation du dispositif à semiconducteurs uti lisant la structure de substrat conforme à la présente invention.
On va décrire ci-après les formes de réali-
sation préférées de l'invention.
Les figures 1 à 6 sont des vues en perspec-
tive illustrant des phases opératoires de fabrication d'une forme de réalisation de la structure de substrat
conforme à la présente invention.
Tout d'abord, on mélange une faible quantité d'oxyde de béryllium pulvérulent (Be O) en tant qu'agent
favorisant le frittage, avec du carbure de silicium pulvé-
rulent (Si C) La composition du mélange de poudre est dé-
crite de façon détaillée dans la demande de brevet pu-
bliée au Japon sous le NO 2591/1982, mentionnée précédem-
ment Ce mélange de poudres est préformé au moyen d'une
presse utilisant un moule Cette phase opératoire de pré-
formage s'effectue sous une pression de 107 à 5 107 Pa
à la température ambiante Une préforme 1 résultante pos-
sède la forme d'une plaque représentée sur la figure 1.
Dans cet état, la préforme ne possède pas encore les dif-
férentes caractéristiques répertoriées dans le tableau 1. Lors de la phase opératoire suivante, comme représenté sur la figure 2, on imprime dans la surface de la préforme 1 le nombre désiré de fils métallisés (ou couches de câblage 2) sous la forme de bandes disposées
suivant une direction La technique bien connue d'impres-
sion au cadre est utilisée lors de cette phase opératoi-
re Chacun des fils 2 possède une largeur de 100 microns et une épaisseur de 10 microns par exemple Dans cette forme de réalisation, on utilise comme matériau pour les
fils 2, du borure de zirconium (Zr B 2), qui possède d'ex-
cellentes propriétés de liaison avec le carbure de sili-
-5
cium La résistance du Zr B 2 est égale à environ 10 fl cm.
Le Zr B 2 peut être remplacé par du borure de tantale (Ta B)
dont la résistance est égale à environ 104 n cm Ces: ma-
tériau ne se détériorent pas, même lorsqu'ils sont soumis
à l'opération de pressage à chaud que l'on va décrire ci-
après. Ensuite on dispose les uns au-dessus des
autres, comme représenté sur la figure 3, un nombre dé-
siré de préformes 1 possédant une forme identique et mu-
nies du câblage 2 Par exemple, il est possible de choisir le nombre des performes mises en superposition de telle sorte que la structure de substrat conforme à la présente invention puisse posséder une surface approximativement
carrée dans laquelle des pastilles sont fixées La struc-
tre stratifiée résultante est pressée à chaud à l'aide d'une presse à chaud à dépression, non représentée Les conditions de pressage à chaud sont une température de
25000 C sous une pression de 133,32 10-4 Pa,et une pres-
sion de 290 105 Pa par exemple On utilise de l'argon,
de l'hélium ou de l'azote comme gaz constituant l'atmo-
sphère Il en résulte que, comme représenté sur la figu-
re 4, on obtient un bloc-pressé à chaud 3 dans lequel le câblage 2 est logé sous la forme de fils internes s'étendant suivant une direction Parmi les préformes 1 stratifiées, dont le câblage 2 est tourné vers le haut, il est préférable que la préforme 1 supérieure utilisée ne comporte aucun câblage 2 Le bloc pressé à chaud 2 possède une construction dans laquelle les fils 2 sont mis à nu ou exposa;à l'extérieur uniquement sur leurs deux faces d'extrémité, tomme représenté sur la figure 4 Cette structure convient pour un traitement ultérieur Ce bloc pressé à chaud 3 peut posséder les
excellentes propriétés répertoriées dans le tableau 1.
Les conditions de préformage et de pressa-
ge à chaud utilisées peuvent être celles décrites dans la demande de brevet publiée au Japon sous le NO 2591/1982
(à une température de 1850 à 25000 C et une pression compri-
se entre 107 et 3 107 Pa) Cependant, on peut modifier les conditions de préformage dans certaines gammes qui
ne posent aucun problème lors du traitement Les condi-
tions de pressage à chaud sont de préférence celles dé-
crites dans la présente forme ce réalisation.
Ensuite, comme représenté sur la figure 5, on coupe en tranches (ou on découpe) le bloc 3 pressé à chaud, perpendiculairement par rapport au câblage 2 en utilisant une meule diamant ou analogue, mais ce à une épaisseur prédéterminée, par exemple comprise entre 0,5 et 2 mm Le dispositif de découpage sntranches utilisé
peut être un laser ou un faisceau électronique.
En répétant l'opération de découpage en tran-
ches,du bloc pressé à chaud 3, on obtient une pluralité de structures de substrat 4, dont l'une est représentée sur la figure 6 La structure de substrat 4 comporte deux faces principales qui s'étendent parallèlement l'une à l'autre et dans lesquelles les extrémités découpées des fils 2 sont exposées à l'extérieur L'une de ces faces principales fournit une surface permettant d-'y fixer
des pastilles, tandis que l'autre face fournit une surfa-
ce pour le raccordement de conducteurs (bornes) Les fils 2 s'étendent à travers la structure de substrat 4
suivant une direction reliant les deux faces principa-
les, à savoir suivant la direction de l'épaisseur de la
structure de substrat 4.
Afin de fabriquer la structure de substrat 4, il est possible d'utiliser le processus illustré sur la
figure 7 ou bien celui illustré sur la figure 3 Le pro-
cessus illustré sur la figure 7 est caractérisé par le fait que le câblage métallisé 2 est formé à la fois sur
l'une des faces principales de la préforme 1 et sur l'au-
tre face principale qui s'étend parallèlement à la premiè-
re Chacun des deux fils 2 possède une largeur de 50 mi-
crons et une épaisseur de 10 microns par exemple Lors-
que les préformes 1 sont disposés en superposition, les
fils correspondants 2 formés sur des faces latérales op-
posées sont réciproquement superposés A cet effet, des fils correspondants 2 sont formés respectivement avec une forme identique sur différentes préformes 1 On presse à
chaud les fils 2 ainsi disposés en superposition de maniè-
re à obtenir une structure intégrée de telle sorte que chacun-des fils stratifiés 2 possède une épaisseur de 20
microns Ceci permet une réduction efficace des résistan-
ces électriques des fils 2 s'étendant à travers la struc-
ture de substrat 4.
Cette structure de substrat 4 est constituée principalement par du carbure de silicium contenant une
faible quantité de béryllium de telle sorte qu'elle pos-
sède d'excellentes propriétés de rayonnement thermique et d'isolation électrique et possède un coefficient de dilatation thermique différant faiblement de celui du silicium, tout en possédant une résistance mécanique supérieure C'est pourquoi on peut mettre efficacement
à profit les propriétés indiquées ci-dessus si l'on uti-
lise la structure de substrat 4 en tant que substrat
électriquement isolant pour un dispositif à semiconduc-
teurs, comme par exemple un module de puissance à semi-
conducteursou un circuit intégré à haute densité d'inté-
gration En outre, la structure de substrat 4 est excel-
lente en tant que substrat sur lequel on peut réaliser une liaison, étant donné que le câblage 2 est intégré sous la forme d'un câblage interne à l'intérieur d'une structure frittée de carbure de silicium contenant une faible quantité de béryllium et ce grâce à la mise en
oeuvre d'une opération de pressage à chaud C'est pour-
quoi il est facile de fixer des pastillestde -taille im-
portante avec une haute densité d'intégration, en intro-
duisant en supplément la phase opératoire de dépôt d'un câblage fin sur les surfaces de coupe, en utilisant une
opération de photolithographie, et en y fixant les pas-
tilles et les conducteurs.
Etant donné que la présente forme de réalisa-
tion met en oeuvre une technique de pressage à chaud, le
formage à la presse peut être effectué moyennant un fai-
ble coût en utilisant un moule de compression de grandes
dimensions En outre, on peut fabriquer un certain nom-
bre de structures de substrat 4 en une seule opération.
En raison de l'utilisation de l'opération de-pressage à chaud, on intègre un câblage interne à l'intérieur de la
structure de substrat, et les bulles présentes à l'inté-
rieur de cette dernière sont éliminées Il en résulte que les faces ne passent pas à travers des bulles situées dans la structure du substrat, de sorte que seule une faible quantité de trous subsistent à cause des bulles et que la rugosité de surface des faces de coupe est
très faible On peut apposer un câblage fin par photoli-
thographie soit sur l'une des deux faces de coupe, soit sur les deux faces de coupe Etant donné que le câblage interne et la structure de substrat sont intégrés, aucun gaz ne peut s'échapper au niveau de leurs interfaces Il en résulte que la structure de substrat 4 présente une
excellente étanchéité.
On peut utiliser la structure de substrat 4
en tant que substrat électriquement isolant moyennant l'ap-
position d'un câblage par impression sur ses deux faces de
coupe ou sur l'une de ses faces, et par frittage.
La figure 8 représente une vue en coupe à
plus grande échelle d'une partie du substrat, dans la-
quelle une couche de câblage de plusieurs éléments est
réalisée par photolithographie sur la structure de sub-
strat 4 conforme à la présente invention Dans une cou-
che de câblage 5 de ce substrat, des couches de cuivre 6 sont fixées sur les faces d'extrémité des fils 2, qui
sont disposées de manière à s'étendre suivant la direc-
tion de l'épaisseur à travers la structure de substrat 4 A la partie supérieure des couches de cuivre 6 on
fixe successivement deux ensembles de couches de cui-
vre 7 et 8 On forme deux couches isolantes 9 et 10 en Si O 2 par-dessus la structure de substrat 4 On fixe une pastille 12 sur les couches de cuivre supérieures 8 au moyen d'électrodes en forme de tamponîl constituées par de la soudure en Pb-Sn On dépose les couches de
cuivre 6, 7 et 8 sur l'ensemble de la surface en utili-
sant par exemple une évaporation sous vide mettant en
oeuvre un faisceau électronique, et on obtient une confi-
guration désirée du câblage moyennant la mise en oeuvre de la photolithographie On dépose des couches de Si 2
9 et 10 sur l'ensemble de la surface en utilisant le dé-
pôt chimique en phase vapeur (CVD) et l'on forme ensuite des trous de contact désirés par photolithographie On forme la couche de câblage 5 en répétant ces deux phases
opératoires On peut former les couches de cuivre en uti-
lisant d'autres techniques, comme par exemple l'impres-
sion au cadre ou le dépôt en phase vapeur avec masquage.
On peut former les couches de Si O 2 en utilisant d'autres
techniques comme par exemple le dépôt plasmatique en pha-
se vapeur ou la pulvérisation plasmatique.
Avant de former les couches de cuivre 6, on peut polir la'face principale de la structure de substrat 4, sur laquelle la pastille doit être fixée, de manière à obtenir une surface réfléchissanteo il est possible de
recouvrir la face principale avec une mince couche de ver-
re Ceci peut faciliter la mise en oeuvre de la photoli-
thographie.
Dans le substrat représenté sur la figure 8, la chaleur produite à l'intérieur de la pastille 12 est
transférée par l'intermédiaire des électrodes 1 h en for-
me de tampon de soudure à la structure de substrat 4, prin-
cipalement à travers les couches de cuivre Etant donné
que le cuivre possède une excellente conductivité thermi-
que, la chaleur produite est transférée rapidement-à la structure de substrat 4 Il en résulte que la chaleur produite à l'intérieur de la pastille 12-est rayonnée
efficacement à partir de la surface de substrat 4.
Même si la pastille de silicium 12 et la structure de substrat 4 se dilatent sous l'effet de la chaleur,l'écàillage etc des électrodes formant tampon de soudure 11 peut être empêché Ceci est dû au fait
qu'elles possèdent des coefficients de dilatation ther-
mique essentiellement identiques, comme cela est indiqué
dans le tableau 1 Par conséquent, il est possible d'éli-
miner l'endommagement provoqué par la dilatation thermi-
que, qui est un problème essentiel dans la méthode de fixation utilisant des tampons de soudure conformément à
l'art antérieur Sur la figure 8, le cuivre peut être rem-
placé par un autre métal tel que l'aluminium, l'or, un
alliage d'argent et de palladium, ou le nickel Les cou-
ches de Si O 2 peuvent être remplacées par d'autres pelli-
* cules isolantes possédant un faible coefficient de dila-
tation thermique compris entre 3 et 3,5 10-6 /oc, comme par exemple des pellicules de verre au phosphosilicate -ou de verre au borosilicate La couche de câblage 5 peut être formée par une structure stratifiée contenant trois
ou un plus grand nombre de couches conductrices.
Si les conducteurs sont fixés sur les faces d'extrémité opposées des fils 2 (c'est-à-dire des faces d'extrémité inférieures sur la figure 8), qui sont situés sur la face de la structure de substrat 4 à l'opposé de la couche de câblage 5, alors il est possible d'utiliser
la structure de substrat 4 en tant que base pour un modu-
le d'un dispositif à semiconducteurs.
La figure 9 est une vue-en coupe d'une forme de réalisation du dispositif semiconducteur utilisant la
structure de substrat 4 que l'on vient de décrire.
Dans le dispositif à semiconducteurs conforme
à la présente invention, la face supérieure de la struc-
ture de substrat 4 comporte une couche de câblage 7 à un
élément constituée par des couches de cuivre 13 et 14 re-
liées électriquement aux extrémités supérieures des fils 2,-et une couche isolante 15 en Si O 2 Deux pastilles 18
sont fixées sur les couches de cuivre 14 par des électro-
des en forme de tampon de soudure 17 Cet exemple montre
un module à plaquettes multiples, à haute densité d'inté-
gratibn Un capot 19 constitué soit par du carbure de si-
licium contenant une faible quantité de béryllium telle
qu'il possède la même composition que celui de la struc-
ture de substrat 4, soit de la mullite, est fixé par-
dessus la structure de substrat 4 au moyen d'éléments d'étanchéité 20 en verre ou en résine époxy Les pastil-
les 18 sont enfermées de façon étanche par le capot 19.
Par-dessus la face intérieure de la structu-
re de substrat 4, on dispose une couche de câblage 26 à plusieurs éléments, qui est constituée par des couches de cuivre 21, 22 et 23 raccordées électriquement aux extrémités inférieures des fils 2, et par deux couches isolantes 24 et 25 en Si O 2 Des fils 27 sont fixés à la face inférieure des couches les plus extérieures 23 de ces couches de cuivre 21, 22 et 23, au moyen d'un
agent de liaison 28 Si l'on utilise de la soudure com-
me agent de liaison 28, les fils 27 (broches) sont cons-
titués en un matériau faisant partie du groupe du cuivre.
Si l'on utilise une soudure d'argent en tant qu'agent de liaison 28, les conducteurs 27 sont constitués par du cobalt Les conducteurs 27 relient électriquement les pastilles 18 à l'extérieur par l'intermédiaire de la
couche de câblage 16, des fils 2 et de -la couche de câ-
blage 26.
Une canalisation de refroidissement 29 est
disposée de manière à entourer les côtés de la structu-
re de substrat 4 La canalisation de refroidissement 29
est constituée en un matériau possédant un faible coef-
ficient de dilatation thermique, comme par exemple du
molybdène et un alliage de fer et de nickel La canali-
sation de refroidissement 29 est alimentée par un flui-
de de refroidissement tel que de l'eau, du fréon, de l'azote liquide ou de l'hélium liquide qui circule à
l'intérieur de cette canalisation La chaleur transfé-
rée depuis les pastilles 18 à travers la couche de câ-
blage 16 et la structure de substrat 4 est rayonnée plus
efficacement par suite de l'action d'une telle canalisa-
tion de refroidissement Pour réaliser le montage de la
canalisation de refroidissement 29, on donne à l'épais-
seur de la structure de substrat 4 une valeur aussi fai-
ble qu'environ 5 mm. Dans la forme de réalisation que l'on décrit, la chaleur produite à l'intérieur des pastilles 18 est
transférée à la structure de substrat 4 par l'intermé -
diaire des couches de cuivre qui possèdent une excellen-
te conductivité La couche de câblage 16 est particuliè-
rement apte à transférer de la chaleur étant donné qu'il
s'agit d'une couche unique En plus de cette caractéris-
tique, les électrodes en forme de tampon de soudure 17 sont disposées audessus des couches de cuivre 13 En d'autres termes, les électrodes en forme de tampon de soudure 17 sont logées dans des trous de contact de telle sorte qu'elle sont en contact avec la structure
de substrat 4 uniquement par l'intermédiaire des cou-
ches de cuivre 13 et 14 Il en résulte que la chaleur est beaucoup mieux transmise La chaleur transférée à la structure de substrat 4 est ensuite transmise aux faces latérales de ce dernier et rayonnée à force
sous l'effet de l'action de la canalisation de refroi-
dissement 29 Etant donné que la structure de substrat 4 possède une excellente conductivité thermique, la chaleur transférée à la structure de substrat 4 est suffisamment dissipée par l'action de refroidissement
intervenant uniquement au niveau de ses faces latéra-
les La chaleur est également évacuée hors du capot 19.
La couche de Si O 2 15 constituant la couche de câblage 16 et l'agent d'étanchéité 20 sont réalisés beaucoup plus minces que le capot 19 Bien que ces deux élément possèdent de faibles conductivités thermiques, de la chaleur est également transférée au capot 19 Ce capot
contribue également à assurerla dissipation de la cha-
leur étant donné qu'il est constitué en un matériau pos-
sédant une excellente conductivité thermique.
Conformément à la présente invention, la dissipation de la chaleurproduite à l'intérieur des pastilles 18 peut êtr réalisée efficacement Eventuel- lement, lorsqu'il n'existe aucun besoin particulier d'une dissipation de chaleur à partir des pastilles 18,
la couche de câblage 16 située sur la face supérieure -
de la structure de substrat 4 peut posséder une consti-
tution à couches multiples.
En outre, comme cela a été décrit précédem-
ment, les électrodes en forme de tampon de soudure doi-
vent être protégées de tout endommagement Etant donné que la structure de substrat 4 possède une résistance mécanique élevée, la résistance du module peut être
améliorée Etant donné que l'adhérence entre la struc-
ture de substrat 4 et le câblage 2 est excellente,
l'étanchéité à l'air du joint peut être en outre amé-
liorée. La figure 10 montre une couche d'une autre forme de réalisation du dispositif à semiconducteurs
utilisant la structure de substrat que l'on vient de dé-
crire. Cette forme de réalisation montre, à titre d'exemple, une structure à une seule microplaquette équipée uniquement d'une pastille 18 Un capot 19 a est équipé d'ailettesformant radiateur 30 La canalisation de refroidissement entourant la structure de substrat
4 peut être prévue, sans que cela soit représenté,com-
me dans la forme de réalisation de la figure 9 L'étan-
chéité du capot 19 a est réalisée'au moyen d'une structu-
re dans laquelle une couche métallique 33 est prise en
sandwich entre des couches métalliques 31 et 32 Les cou-
ches métalliques 31 et 32 sont-constituées par du Ti qui
*présente une excellente adhérence à la pellicule d'oxyde.
La couche métallique 33 est constituée par un alliage
d'or et d'étain servant à adhérer au Ti Des conduc-
teurs 27 sont fixés directement aux extrémités inférieu-
res des fils 2 au moyen de l'agent de liaison 28.
Dans la présente forme de réalisation, la chaleur produite à l'intérieur de la pastille 18 est rayonnée à partir de la structure de substrat 4 et des ailettes formant radiateur 30 Le transfert de chaleur
en direction de la structure de substrat 4 est identi-
que à celui de la forme de réalisation de la figure 9.
Le transfert de chaleur au capot 19 a et aux ailettes formant radiateur 30 est amélioré par rapport à celui de la forme de réalisation de la figure 9 Etant donné que des couches métalliques 31, 32 et 33 sont utilisées en tant que joint d'étanchéité à la place du verre et de la résine époxy de la forme de rélisation précédente, une plus grande quantité de chaleur est transférée au
capot 19 a Le capot 19 a et les ailettes formant radia-
teur 30 contribuent de façon importante à réaliser un
rayonnement de la chaleur étant donné qu'ils sont cons-
titués en un matériau qui possède une excellente conduc-
tivité thermique et possède la même composition que cel-
le de la structure de substrat 4.
Dans la présente forme de réalisation, comme
dans la forme de réalisation de la figure 9, il est pos-
sible d'empêcher un endommagement des électrodes en for-
me de tampon de soudure et d'améliorer la résistance du
module et l'étanchéité à l'air de ce dernier.
Le capot 19 a et les ailettes formant radia-
teur 30 sont fixés les uns aux autres au moyen d'un adhé-
sif, après que ces éléments aient été réalisés séparé-
ment Sinon, on peut traiter avec un laser la masse de
la structure frittée.
La figure 11 montre encore une autre forme
de réalisation du dispositif à semiconducteurs, dans le-
quel les plots de fixation ou de liaison (non représentés) de la pastille et les conducteurs aboutissant au câblage
de la structure de substrat sont raccordés par des fils.
Dans la partie centrale de la structure en forme de substrat 4 se trouve disposée une couche de cui- vre 13 a qui est formée en même temps que les couches de
cuivre 13 La pastille 18 est fixée par-dessus de la cou-
che de cuivre 13 a au moyen d'une couche d'un eutectique d'or ou de silicium 34 Des fils de liaison 35 réalisent les connexions entre les couches de cuivre 14 et les plots de liaison à la partie supérieure de la pastille 18 On
peut accroître le nombre des bornes de sortie étant don-
né que les couches de cuivre 14 peuvent être forméespar photolithographie Les fils de liaison 35 sont réalisés
en aluminium et sont soudés au moyen d'un procédé ultra-
sonique Le capot 19 a et la structure de substrat 4 sont reliés l'un à l'autre par des couches métalliques 13 b,
36 et 37 La couche métallique 13 b est une couche de cui-
vre formée en même temps que les couches de cuivre 13 La couche métallique 37 est constituée par un alliage d'or et d'étain et la couche métallique 36 est constituée par du cuivre Une canalisation de refroidissement peut être prévue comme dans le cas de l'exemple de réalisation de
la figure 9.
Dans la présente forme de réalisation, la cha-
leur produite à l'intérieur de la pastille 18 est dissipée principalement à partir de la structure de substrat 4 De la même manière que dans la forme de réalisation de la figure 10, de la chaleur est également dissipée à partir des ailettes formant radiateur 30 Etant donné que la
surface de la pastille 18, qui est en contact avoela struc-
ture de substrat 4,est étendue, le transfert de chaleur à
la structure de substrat 4 est excellent.
Dans la présente forme de réalisation, il est possible d'empêcher un endommagement tel que le pelage des pastilles Comme dans le cas de réalisation de la figure
9, il est possible d'améliorer la résistance et l'étanchéi-
té à l'air du module.
La présente invention n'est pas censée être li-
mitée aux formes de réalisation que l'on vient de décrire,
mais peut être modifiée de différentes manières Par exem-
ple le carbure de silicium (Si C) contenant une faible quantité de béryllium et constituant la structure de
substrat 4 peut être remplacé par un matériau électri-
quement isolant possédant une conductivité thermique ai-
sée, comme par exemple du nitrure de silicium (Si 3 N 4) ou
du nitrure de bore (BN) La forme (configuration ou struc-
ture) du câblage 2 sur la préforme 1 ou la direction de
coupe du bloc pressé à chaud 3 ne devrait pas être limi-
tées à celles des formes de réalisation indiquées ci-des-
sus Le câblage 2 peut également être constitué par du
tungstène, du molybdène, du tantale.
Par conséquent, conformément à la présente in-
vention, il est possible de fabriquer aisément une struc-
ture de substrat possédant une excellente propriété de rayonnement thermique et d'isolation électrique et qui est
munie d'un câblage interne.
Il faut comprendre que les dispositifs décrits ci-dessus sont donnés uniquement à titre d'illustration
de la mise en oeuvre des principes de la présente inven-
tion De nombreux autres agencements peuvent être aisé-
ment mis au point par les spécialistes de la technique, pour mettre en oeuvre les principes de l'invention et
font partie du cadre de cette dernière.

Claims (44)

REVENDICATIONS
1 Structure de substrat ( 4) caractérisée en ce qu'elle comporte une plaque ( 3) frittée et pressée
à chaud munie d'une première et d'une seconde faces prin-
cipales et que ladite face frittée contient plusieurs conducteurs ( 2) qui s'étendent entre les première et seconde faces principales de telle sorte que les deux
extrémités de chaque conducteur ( 2) sont exposées à l'ex-
térieur au niveau des première et secondes faces princi-
pales respectivement
2 Structure de substrat selon la revendica-
tion 1, caractérisée en ce que ladite plaquette ( 3) est constituée par du carbure de silicium contenant 0,1 à
3,5 % en poids de béryllium.
3 Structure de substrat selon la revendica-
tion 2, caractérisée en ce que lesdits fils ( 2) sont
constitués par du borure de zirconium.
4 Structure de substrat selon la revendica-
tion 3, caractérisée en ce que ledit borure de zirconium
est du Zr B 2.
Structure de substrat selon la revendica- tion 2, caractérisée en ce que lesdits fils ( 2) sont
constitués par du borure de tantale -
6 Structure de substrat selon la reyendica-
tion 5, caractérisée en ce que ledit borure de tantale est du Ta B.
7 Structure de substrat selon la revendica-
tion 2, caractérisée en ce qu'au moins l'une desdites première et seconde faces principale possède une surface
réfléchissante.
8 Structure de substrat selon la revendica-
tion 2, caractérisée en ce que lesdits première et se-
conde faces principales sont orientées parallèlement
l'une à l'autre et perpendiculaires auxdits fils( 2).
9 Structure de substrat selon la revendica-
tion 1, caractérisée en ce que ladite plaque frittée ( 3)
est constituée par du nitrure de silicium.
Structure de substrat selon la revendica-
tion 1, caractériséeen ce que ladite plaque frittée ( 3) est constituée par du nitrure de bore.
11 Procédé de fabrication d'un substrat, ca-
ractérisé en ce qu'il inclut les phases opératoires con-
sistant à: a) préparer une poudre d'un matériau pour réaliser un substrat fritté, b) mouler ladite poudre sous la forme d'une
pluralité de préformes ( 1) possédant une forme plate iden-
tique et comportant chacune deux surfaces, c) réaliser une impression sur les surfaces de la préforme sélectionnée parmi lesdites préformes ( 1) en y apposant un câblage ( 2) sous la forme de bandes, d) empiler les préformes ( 1) imprimées de
telle sorte que la majeure partie du câblage ( 2) appo-
sé par impression sur l'une desdites préformes est re-
couverte par l'autre préforme ( 1),
é) presser à chaud les préformes ( 1) empi-
lées pour former un bloc ( 3), et f) découper le bloc ( 3) pressé à chaud le
long d'un plan coupant l'ensemble du câblage ( 2) de ma-
nière à former une pluralité de structuresde substrat
( 4) comportant une première et une seconde faces prin-
cipales dans lesquelles sont disposées une pluralité de
fils ( 2) qui s'étendent entre lesdites première et se-
conde faces principales de telle sorte que deux extré-
mités de chacun desdits fils ( 2) sont exposés ou à nu à l'extérieur au niveau desdites première et seconde
faces principales respectivement.
12 Procédé de fabrication d'un substrat se-
lon la revendication 11, caractérisé en ce que ladite
poudre est constituée par du carbure de silicium conte-
nant 0,5 à 14 % en poids d'oxyde de béryllium, de telle
sorte que lesdites structures de substrat ( 4) sont cons-
tituées par du carbure de silicium contenant 0,1 à 3,5 %
en poids de béryllium.
13 Procédé de fabrication, d'un substrat se-
lon la revendication 12, caractérisé en ce que le décou-
page effectué à la phase opératoire (f) est réalisée le
long d'un plan perpendiculaire auxdits fils ( 2), de tel-
le sorte que lesdites structures de substrat ( 4) possè-
dent une épaisseur prédéterminée.
14 Procédé de fabrication d'un substrat se-
lon la revendication 12,caractérisé en ce que ledit câ-
blage ( 2) est constitué par du borure de zirconium.
Procédé de fabrication d'un substrat se-
lon la revendication 14, caractérisé en ce que ledit bo-
rure de zirconium est du Zr B 2.
16 Procédé de fabrication d'un substrat se-
lon la revendication 12, caractérisé en ce que ledit câ-
blage ( 2)-est constitué par du borure de tantale.
17 Procédé de fabrication d'un substrat se-
lon la revendication-16, caractérisé en ce que ledit bo-
rure de tantale est du Ta B.
18 f Irocédé de fabrication d'un substrat se-
lon la revendication 12, caractérisé en ce que la pha-
se opératoire c) inclut une phase intermédiaire (h) de formation du câblage ( 2) de forme identique à la fois sur une première surface d'une première préforme et sur une seconde surface d'une seconde préforme, qui sont choisies parmi lesdites préformes ( 1), et que la phase
opératoire d) inclut une phase intermédiaire i) cons-
tituant à mettre en vis-à-vis lesdites première et seconde surfaces et à intégrer ledit câblage ( 2) de
forme identique.
19 Procédé de fabrication d'un substrat
selon la revendication 12 ï caractérisé en ce qu'il in-
clut en outre une phase opératoire (j) consistant à po-
lir au moins l'une desdites première et seconde faces
principales de ladite structure de substrat ( 4) de ma-
nière à réaliser une surface réfléchissante.
20 Procédé de fabrication d'un substrat se- lon la revendication 11, caractérisé en ce que ladite poudre est du nitrure de silicium 21 Procédé de fabrication d'un substrat
selon la revendication 11, caractérisé en ce que ladi-
te poudre est du nitrure de bore.
22 Procédé de fabrication d'un substrat se-
lon la revendication 11, caractérisé en ce qu'il compor-
te en outre une phase opératoire (k) consistant à for-
mer par photolithographie, sur au moins l'une desdites
première et seconde faces principales,une couche de câ-
blage ( 5) qui est constituée par une pluralité de cou-
ches conductrices ( 6,7,8), dont la couche inférieure ( 6) est raccordée audit câblage ( 2), et une pluralité de
couches isolantes ( 9,10) chacune formée entre des cou-
ches conductrices voisines ( 6,7,8) et possédant une
pluralité de trous de contact servant à établir des con-
nexions entre les différentes couches conductrices ( 6,7,8).
23 Dispositif à semiconducteurs, caractérisé en ce qu'il comporte (a) une structure de substrat ( 4) constituée par une plaque ( 3) frittée et pressée à chaud munie d'une première et d'une seconde faces principales, b) une pluralité de fils ( 2) formés chacun dans ladite plaque frittée ( 3) de manière à s'étendre entre lesdites première et seconde plaques principales de telle sorte que les deux extrémités de ces fils sont
exposées ou mises à nu à l'extérieur au niveau desdites pre-
mière et seconde faces pÈincipales respectivement, c) une couche de câblage ( 5; 16) formée sur au moins ladite première face principale et constituée par une pluralité de couches conductrices ( 6,7,8; 13,14) dont la couche inférieure ( 6; 13) est raccordée auxdits fils ( 2) au niveau d'extrémités correspondantes de ces
derniers et dont la couche supérieure ( 8; 14) est raccor-
dée à une pastille à semiconducteurs ( 12; 18), au moins une couche isolante ( 9,10; 15) formée entre des couches
conductrices voisines ( 6,7,8; 13,14), lesdites couches-
conductrices étant raccordées les unes aux autres par l'intermédiaire d'une pluralité de trous de contacts formés dans ladite couche isolante ( 9,10; 15), lesdites couches conductrices ( 6,7,8; 13,14) et lesdites couches isolantes ( 9,10,15) étant disposées alternativement les unes sur les autres, et d) au moins une pastille à semiconducteurs ( 12; 18) fixée sur ladite première face principale et raccordée électriquement à ladite couche conductrice supérieure ( 8; 14) recouvrant lesdites premières couches principales.
24 Dispositif à semiconducteurs selon la re-
vendication 23, caractérisé en ce que ladite plaque frit-
tée ( 3) est constituée par du carbure de silicium conte-
nant 0,1 à 3,5 % en poids de béryllium.
Dispositif à semiconducteurs selon la re-
vendication 24, caractérisé en ce que lesdits fils ( 2)
sont constitués par du borure de zirconium.
26 Dispositif à semiconducteurs selon la re-
vendication 25, caractérisé en ce que ledit borure de zir-
conium est du Zr B 2.
27 Dispositif à semiconducteurs selon la re-
vendication 24, caractérisé en ce que lesdits fils ( 2)
sont constitués par du borure de tantale.
28 Dispositif à semiconducteurs selon la re-
vendication 27, caractérisé en ce que ledit borure de tan-
tale est du Ta B.
29 Dispositif à semiconducteurs selon la re-
vendication 24, caractérisé en ce que lesdites première et seconde faces principales sont orientées parallèlement
l'une à l'autre, perpendiculairement auxdits fils ( 2).
Dispositif à semiconducteurs selon la re-
vendication 24, caractérisé en ce qu'au moins ladite pre-
mière face principale possède une surface réfléchissante.
31 Dispositif à semiconducteurs selon la re-
vendication 24, caractérisé en ce que ladite pastille à semiconducteurs ( 12; 18) est raccordée électriquement à ladite couche conductrice supérieure ( 8; 14) recouvrant ladite première face principale,-au moyen d'électrodes
en forme de tampon ( 11; 17) constituées par de la soudure.
32 Dispositif à semiconducteurs selon la re-
vendication 31, caractérisé en ce que lesdites électrodes en forme de tampon ( 11) sont logées dans lesdits trous
de contact.
33 Dispositif à semiconducteursselon la re-
vendication 32, caractérisé en ce que ladite couche de
câblage ( 5; 16) comporte ladite couche conductrice infé-
rieure ( 5; 13)>,ladite couche conductrice supérieure ( 7,8; 14) et ladite couche isolante ( 9,15) prise en sandwich entre les deux couches précédentes, et que lesdits trous de contact sont disposés au-dessus des bornes desdites
extrémités desdits fils ( 2).
34 Dispositif à semiconducteurs selon la re-
vendication 24, caractérisé en ce que les connexions élec-
triques de ladite pastille à semiconducteurs ( 17) sont
réalisées par des fils de connexion ( 35).
Dispositif à semiconducteurs selon la re-
vendication 34, caractérisé en ce que lesdits fils ( 35) sont réalisés dans ladite première face principale, en dehors de la partie centrale de cette dernière, de sorte que leurs extrémités exposées au niveau de ladite première
face principale sont disposées sous la forme d'une matri-
ce, que ladite couche de câblage ( 16) est formée au-dessus
de ladite première face principale hormis au niveau de la-
dite partie centrale et que ladite pastille à semiconduc-
teurs ( 18) est fixée sur ladite partie centrale de ladi-
te première face principale au moyen d'une couche ( 34)
d'or et de silicium en des proportions eutectiques.
36 Dispositif à semiconducteurs selon la re- vendication 35, caractérisé en ce que ladite pastille à semiconducteurs ( 18) est fixée à une couche conductrice
( 13 a) formée au-dessus de ladite partie centrale de la-
dite première face principale en même temps que la for-
mation de ladite couche conductrice inférieure ( 13).
37 Dispositif à semiconducteurs selon la re-
vendication 24, caractérisé en ce qu'une couche de câbla-
ge ( 16,17) est formée au-dessus de chacune desdite pre-
mière et seconde facesprincipales.
38 Dispositif à semiconducteurs selon la re-
vendication 37, caractérisé en ce que ladite couche de
câblage ( 7) située sur ladite première face comporte la-
dite couche conductrice inférieure ( 13), ladite couche conductrice supérieure ( 14) et ladite couche isolante
( 15) intercalée entre les deux couches précédentes.
39 Dispositif à semiconducteurs-selon la re-
vendication 37, caractérisé en ce qu'il comporte en outre
une pluralité de conducteurs ( 27) montés par l'intermé-
diaire de couches ( 28) de métal de connexion des conduc-
teurs et traversant la couche conductrice supérieure ( 23) de ladite couche de câblage ( 26) de ladite seconde face principale.
Dispositif à semiconducteurs selon la re-
vendication 24, caractérisé en ce que ladite couche de
câblage ( 27) est formée sur ladite première face princi-
pale.
41 Dispositif à semiconducteurs selon la re-
vendication 40, caractérisé en ce que ladite bouche de câ-
blage ( 16) située sur ladite première face principale com-
porte ladite couche conductrice inférieure ( 13), ladite
couche conductrice supérieure ( 14) et ladite couche iso-
lante ( 15) prise en sandwich entre les couches précéden-
tes.
42 Dispositif à semiconducteurs selon la re-
vendication 40, caractérisé en ce qu'il comporte en outre
une pluralité de conducteurs ( 27) montéssur ladite secon-
de face principale de ladite structure de substrat ( 4) au
moyen de couches métalliques ( 28) de connexion des conduc-
teurs.
43 Dispositif à semiconducteurs selon la re-
vendication 42, caractérisé en ce que lesdits conducteurs
( 27) sont disposés sur des prolongements desdits fils ( 2).
44 Dispositif à semiconducteur selon la re-
vendication 24, caractérisé en ce qu'il comporte en outre un conduit de refroidissement ( 29) monté autour des faces principales de ladite structure de substrat ( 4) autres que lesdites première et seconde faces principales, et muni d'une cavité permettant la circulation d'un liquide en
son intérieur.
45 Dispositif à semiconducteurs selon la re-
vendication 24, caractérisé en ce qu'il comporte en outre un capot ( 19, 19 a) monté au-dessus de ladite première face principale au moyen d'un joint d'étanchéité ( 20,31-33; 36,
37,13 b), qui étanchéifie de façon hermétique ladite pas-
tille à semiconducteurs ( 18).
46 Dispositif à semiconducteurs selon la re-
vendication 45, caractérisé en ce que ledit joint d'étan-
chéité est constitué par une première couche de titane ( 31), une couche ( 33) d'alliage d'or et d'étain et une
seconde couche de titane ( 32), ces couches étant dispo-
sées successivement les unes au-dessus des autres et la-
dite première couche de titane étant formée au-dessus de
ladite couche isolante ( 15).
47 Dispositif à semiconducteurs selon la re-
vendication 45, caractérisé en ce que ledit joint d'étan-
chéité est constitué par une première couche de cuivre 13 b) par une couche ( 37) d'alliage d'or et d'étain, et
par une seconde de cuivre ( 37), ces couches étant dis-
posées successivement les unes au-dessus des autres et ladite première couche de cuivre ( 13 b) étant disposée
autour de ladite structure de substrat ( 4).
48 Dispositif à semiconducteus selon la revendication 45, caractérisé en ce que ledit capot
( 19; 19 a) est constitué en un matériau identique à ce-
lui de ladite structure de substrat ( 4).
49 Dispositif à semiconducteurs selon la revendication 45, caractérisé en ce qu'il comporte en outre une pluralité d'ailettes ( 30) formant radiateur
réalisées sur ledit capot ( 19 a).
50 Dispositif à semiconducteurs selon la
revendication 49, caractérisé en ce que lesdites ailet-
tes ( 30) formant radiateurs sont constituées en un ma-
tériau identique à celui de ladite structure de substrat
( 4) et dudit capot ( 19 a), et sont intégrés dans ce der-
nier.
51 Dispositif à semiconducteurs selon la revendication 23; caractérisé en ce que ladite plaque
frittée ( 3) est constituée par du nitrure de silicium.
52 Dispositif à semiconducteurs selon la revendication 23, caractérisé en ce que ladite plaque
frittée ( 3) est constituée par du nitrure de bore.
FR8317781A 1982-11-12 1983-11-09 Substrat de cablage, procede de fabrication de ce substrat et dispositif a semi-conducteurs utilisant un tel substrat Withdrawn FR2536209A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57197519A JPS5987893A (ja) 1982-11-12 1982-11-12 配線基板とその製造方法およびそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
FR2536209A1 true FR2536209A1 (fr) 1984-05-18

Family

ID=16375811

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8317781A Withdrawn FR2536209A1 (fr) 1982-11-12 1983-11-09 Substrat de cablage, procede de fabrication de ce substrat et dispositif a semi-conducteurs utilisant un tel substrat

Country Status (9)

Country Link
JP (1) JPS5987893A (fr)
KR (1) KR840006747A (fr)
DE (1) DE3340926A1 (fr)
FR (1) FR2536209A1 (fr)
GB (1) GB2132411B (fr)
HK (1) HK688A (fr)
IT (1) IT1166544B (fr)
MY (1) MY8700803A (fr)
SG (1) SG88987G (fr)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2561456A1 (fr) * 1984-03-16 1985-09-20 Thomson Csf Procede de fabrication de substrats avec plots de connexion electriques transversaux
FR2567684A1 (fr) * 1984-07-10 1986-01-17 Nec Corp Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication
FR2575331A1 (fr) * 1984-12-21 1986-06-27 Labo Electronique Physique Boitier pour composant electronique
EP0332559A2 (fr) * 1988-03-11 1989-09-13 International Business Machines Corporation Procédé de fabrication d'un substrat pour supporter et connecter électriquement des composants électroniques
FR2642255A1 (fr) * 1989-01-26 1990-07-27 Teradyne Inc Plaquette a circuits imprimes avec controle ameliore du flux de courant electrique

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
US4866507A (en) * 1986-05-19 1989-09-12 International Business Machines Corporation Module for packaging semiconductor integrated circuit chips on a base substrate
DE3630066C1 (de) * 1986-09-04 1988-02-04 Heraeus Gmbh W C Verfahren zur Herstellung von gesinterten metallisierten Aluminiumnitrid-Keramikkoerpern
GB2209867B (en) * 1987-09-16 1990-12-19 Advanced Semiconductor Package Method of forming an integrated circuit chip carrier
JP3442895B2 (ja) * 1994-07-04 2003-09-02 新光電気工業株式会社 基板製造用焼成体、基板およびその製造方法
JPH10308565A (ja) * 1997-05-02 1998-11-17 Shinko Electric Ind Co Ltd 配線基板
US6563210B2 (en) 2000-12-19 2003-05-13 Intel Corporation Parallel plane substrate
US7026223B2 (en) * 2002-03-28 2006-04-11 M/A-Com, Inc Hermetic electric component package
FR2976720A1 (fr) * 2011-06-15 2012-12-21 St Microelectronics Sa Procede de connexion electrique entre des elements d'une structure integree tridimensionnelle, et dispositif correspondant

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3128419A (en) * 1960-06-23 1964-04-07 Siemens Ag Semiconductor device with a thermal stress equalizing plate
US4109377A (en) * 1976-02-03 1978-08-29 International Business Machines Corporation Method for preparing a multilayer ceramic
US4256792A (en) * 1980-01-25 1981-03-17 Honeywell Inc. Composite electronic substrate of alumina uniformly needled through with aluminum nitride
EP0028802A1 (fr) * 1979-11-05 1981-05-20 Hitachi, Ltd. Substrat électriquement isolant et procédé pour la fabrication d'un tel substrat

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1163785A (en) * 1965-12-22 1969-09-10 Texas Instruments Inc Composite Header for a Semiconductor Device
US3566208A (en) * 1968-02-02 1971-02-23 Fairchild Camera Instr Co Pin socket
DE1764262A1 (de) * 1968-05-06 1971-07-01 Siemens Ag Halbleiteranordnung,die mit einer Unterlage fest verwachsen ist
US3577037A (en) * 1968-07-05 1971-05-04 Ibm Diffused electrical connector apparatus and method of making same
JPS5128829B1 (fr) * 1968-10-21 1976-08-21
US3872583A (en) * 1972-07-10 1975-03-25 Amdahl Corp LSI chip package and method
CA1079309A (fr) * 1976-11-26 1980-06-10 The Carborundum Company Poudre de carbure de silicium contenant du beryllium
US4123286A (en) * 1976-12-27 1978-10-31 The Carborundum Company Silicon carbide powder compositions
JPS55143042A (en) * 1979-04-25 1980-11-08 Hitachi Ltd Semiconductor device
JPS5651846A (en) * 1979-10-04 1981-05-09 Fujitsu Ltd Ic package
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3128419A (en) * 1960-06-23 1964-04-07 Siemens Ag Semiconductor device with a thermal stress equalizing plate
US4109377A (en) * 1976-02-03 1978-08-29 International Business Machines Corporation Method for preparing a multilayer ceramic
EP0028802A1 (fr) * 1979-11-05 1981-05-20 Hitachi, Ltd. Substrat électriquement isolant et procédé pour la fabrication d'un tel substrat
US4256792A (en) * 1980-01-25 1981-03-17 Honeywell Inc. Composite electronic substrate of alumina uniformly needled through with aluminum nitride

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2561456A1 (fr) * 1984-03-16 1985-09-20 Thomson Csf Procede de fabrication de substrats avec plots de connexion electriques transversaux
FR2567684A1 (fr) * 1984-07-10 1986-01-17 Nec Corp Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication
FR2575331A1 (fr) * 1984-12-21 1986-06-27 Labo Electronique Physique Boitier pour composant electronique
EP0188838A1 (fr) * 1984-12-21 1986-07-30 Laboratoires D'electronique Et De Physique Appliquee L.E.P. Boîtier pour composant électronique
EP0332559A2 (fr) * 1988-03-11 1989-09-13 International Business Machines Corporation Procédé de fabrication d'un substrat pour supporter et connecter électriquement des composants électroniques
EP0332559A3 (fr) * 1988-03-11 1990-12-19 International Business Machines Corporation Procédé de fabrication d'un substrat pour supporter et connecter électriquement des composants électroniques
FR2642255A1 (fr) * 1989-01-26 1990-07-27 Teradyne Inc Plaquette a circuits imprimes avec controle ameliore du flux de courant electrique

Also Published As

Publication number Publication date
IT1166544B (it) 1987-05-06
GB8329757D0 (en) 1983-12-14
DE3340926A1 (de) 1984-07-12
GB2132411B (en) 1986-08-20
HK688A (en) 1988-01-15
MY8700803A (en) 1987-12-31
KR840006747A (ko) 1984-12-01
GB2132411A (en) 1984-07-04
IT8323707A0 (it) 1983-11-14
JPS5987893A (ja) 1984-05-21
SG88987G (en) 1988-06-03

Similar Documents

Publication Publication Date Title
FR2536209A1 (fr) Substrat de cablage, procede de fabrication de ce substrat et dispositif a semi-conducteurs utilisant un tel substrat
FR3069101A1 (fr) Module céramique pour le conditionnement intégré de semi-conducteur de puissance et procédé de préparation associé
US5751552A (en) Semiconductor device balancing thermal expansion coefficient mismatch
EP3154082B1 (fr) Structure dbc amelioree dotee d'un support integrant un materiau a changement de phase
JP7373061B2 (ja) 熱伝導体、熱伝導性材料、及び半導体デバイスのパッケージ構造
JPH02146747A (ja) 半導体装置
JP2003124410A (ja) 多層ヒートシンクおよびその製造方法
CN110993570A (zh) 一种晶圆级封装结构及封装方法
JP6656439B2 (ja) 半導体装置、その製造方法および半導体モジュール
TW201816954A (zh) 半導體裝置
KR102328383B1 (ko) 광전자 반도체 칩을 제조하기 위한 방법, 및 광전자 반도체 칩
FR2511193A1 (fr) Support en materiau colamine pour le refroidissement et l'encapsulation d'un substrat de circuit electronique
JP2006060247A (ja) 放熱基体およびその製造方法
JP3493833B2 (ja) 半導体素子搭載用プラスチックパッケージおよびその製造方法
EP0165148A1 (fr) Procédé d'assemblage d'au moins deux pièces en céramique, présentant chacune au moins une surface plane
FR2976720A1 (fr) Procede de connexion electrique entre des elements d'une structure integree tridimensionnelle, et dispositif correspondant
FR2758935A1 (fr) Boitier micro-electronique multi-niveaux
JP3659306B2 (ja) 半導体素子収納用パッケージ
JP3554304B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2000183253A (ja) 半導体素子収納用パッケージ
CN210778555U (zh) 一种晶圆级封装结构
JP3659297B2 (ja) 半導体素子収納用パッケージ
JP3659298B2 (ja) 半導体素子収納用パッケージ
JP3659300B2 (ja) 半導体素子収納用パッケージ
JPS6115352A (ja) 半導体装置

Legal Events

Date Code Title Description
ST Notification of lapse