FR3069101A1 - Module céramique pour le conditionnement intégré de semi-conducteur de puissance et procédé de préparation associé - Google Patents

Module céramique pour le conditionnement intégré de semi-conducteur de puissance et procédé de préparation associé Download PDF

Info

Publication number
FR3069101A1
FR3069101A1 FR1870829A FR1870829A FR3069101A1 FR 3069101 A1 FR3069101 A1 FR 3069101A1 FR 1870829 A FR1870829 A FR 1870829A FR 1870829 A FR1870829 A FR 1870829A FR 3069101 A1 FR3069101 A1 FR 3069101A1
Authority
FR
France
Prior art keywords
layer
ceramic substrate
ceramic
heat dissipation
metal retaining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1870829A
Other languages
English (en)
Other versions
FR3069101B1 (fr
Inventor
Zhaohui Wu
Wei Kang
Xiaoquan Guo
Jun Zhang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Baixin Chuangda Electronic Technology Co Cn
Original Assignee
Dongguan China Advanced Ceramic Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan China Advanced Ceramic Tech Co Ltd filed Critical Dongguan China Advanced Ceramic Tech Co Ltd
Publication of FR3069101A1 publication Critical patent/FR3069101A1/fr
Application granted granted Critical
Publication of FR3069101B1 publication Critical patent/FR3069101B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

La présente invention concerne un module en céramique pour le conditionnement intégré de semi-conducteur de puissance et un procédé de préparation associé. Le module en céramique comprend un substrat en céramique (10) et une couche de retenue métallique intégrée (20). L'utilisation de la couche de retenue métallique intégrée (20) sur la surface supérieure du substrat en céramique (10) et la formation de cavités (21) autour des zones de fixation de puces (40) permettent de sceller hermétiquement la puce semi-conductrice. L'utilisation d'une couche de dissipation thermique (33) sur la surface inférieure du substrat en céramique (10) permet d'acheminer rapidement la chaleur générée par la puce semi-conductrice vers l'extérieur. Le produit présente un procédé de fabrication simple et une cohérence de produit élevée.

Description

Description
Titre de l’invention : MODULE CÉRAMIQUE POUR LE CONDITIONNEMENT INTÉGRÉ DE SEMI CONDUCTEUR DE PUISSANCE ET PROCÉDÉ DE PRÉPARATION ASSOCIÉ CADRE DE L’INVENTION Domaine technique [0001] La présente invention concerne le domaine de la technologie de conditionnement de semi-conducteur de puissance, et en particulier un module en céramique pour le conditionnement intégré de semi-conducteur de puissance et un procédé de préparation associé.
Technique antérieure [0002] Dans les circuits intégrés et les applications d'électronique de puissance, les dispositifs de puissance à semi-conducteur pour la conversion photoélectrique et la conversion de puissance ont été largement utilisés dans divers domaines tels que les diodes électroluminescentes de haute puissance, les lasers, le contrôle des moteurs, la production d'énergie éolienne, et les dispositifs ASI. Ces dernières années, la miniaturisation des modules de semi-conducteur de puissance est devenue une tendance en réponse aux exigences d'espace et de poids des systèmes électroniques de puissance.
[0003] Il est nécessaire, dans le processus de conditionnement des modules à semiconducteur de puissance, pour résoudre le problème de faible puissance, d'intégration faible et de fonctionnalité insuffisante d'une seule puce, de conditionner plusieurs puces hautement intégrées, à haute performance et à haute fiabilité dans un module via une connexion série et parallèle pour obtenir un conditionnement intégré multi-puces.
[0004] Le conditionnement intégré multi-puces augmentera la densité de courant circulant dans le module, et la consommation d'énergie de la puce augmentera également. Il est, par conséquent, nécessaire d'accroître la conductivité thermique du module. De plus, à mesure que la tension de fonctionnement augmente, les performances d'isolation du module doivent être améliorées. Il est, dès lors, nécessaire de choisir un matériau conducteur de câblage à faible résistivité et un matériau isolant à faible constante diélectrique et à conductivité thermique élevée comme support de conditionnement. Un module en céramique correspond bien aux exigences.
[0005] Dans le conditionnement d'un semi-conducteur de puissance, un module en céramique (ou une base céramique) est un substrat de support important pour les puces semi-conductrices et autres dispositifs microélectroniques, assurant les fonctions de former une chambre étanche, une protection de support mécanique, une interconnexion électrique (isolation), une conduction thermique, une dissipation thermique, et une lumière auxiliaire. Les modules en céramique utilisés pour le conditionnement de semi-conducteurs de puissance comprennent des substrats de céramique HTCC/LTCC et DBC.
[0006] HTCC est également appelé céramique multicouche co-cuite à haute température. Le LTCC est également appelé céramique multicouche co-cuite à basse température. Cette technologie utilise une technologie d'impression à film épais pour compléter la fabrication des circuits. Par conséquent, la surface du circuit est dépolie (Ra d'environ 1 à 3 um), et l'alignement n'est pas précis. Par ailleurs, les stratifiés céramiques multicouches, le frittage à haute température et d'autres procédés font que les modules céramiques sont de taille imprécise et à forte courbure. De plus, le matériau céramique utilisé dans ce procédé présente une formulation complexe et une faible conductivité thermique, il nécessite également une matrice de moulage spéciale, un cycle de fabrication long et a un coût élevé.
[0007] Un substrat en céramique DBC est également appelé substrat en céramique à liaison directe. Cette technologie utilise une liaison à haute température pour fritter la feuille de cuivre sur les surfaces supérieure et inférieure de la céramique. Le circuit est formé par gravure selon la conception du circuit. Ce procédé rend le substrat en céramique DBC incapable d'obtenir une chambre étanche concave sur sa surface, de sorte qu'il ne peut pas réaliser de conditionnement hermétique sous vide et ne peut pas préparer de trous d'interconnexion verticaux pour réaliser l'interconnexion des circuits supérieurs et inférieurs. Ainsi, la connexion série et parallèle et le câblage multi-puces sont difficiles. Les problèmes ci-dessus ont considérablement restreint l'application de tels substrats en céramique dans des conditionnements de semi-conducteurs de puissance.
DESCRIPTION DE L’INVENTION [0008] Au vu des défauts de l'état de la technique, l'objet principal de la présente invention est de fournir un module en céramique pour le conditionnement intégré de semiconducteur de puissance et un procédé de préparation associé, capable de résoudre efficacement les problèmes de taille imprécise, forte courbure, mauvaise dissipation thermique, absence de cavité hermétique évidée et autres inconvénients pour l'intégration multi-puces du substrat en céramique conventionnel.
[0009] Afin de réaliser l'objet précité, la présente invention adopte les solutions techniques suivantes:
[0010] Un aspect de la présente invention concerne un module en céramique pour le conditionnement intégré de semi-conducteur de puissance. Le module en céramique comprend un substrat en céramique et une couche de retenue métallique intégrée. Une surface inférieure du substrat en céramique comporte une couche de circuit conducteur, une couche isolante et une couche de dissipation thermique. La couche isolante recouvre complètement la couche de circuit conducteur. La couche de dissipation thermique est située sur une zone à l'extérieur de la couche de circuit conducteur et espacée de la couche de circuit conducteur. La couche de dissipation thermique présente une épaisseur non inférieure à une épaisseur totale de la couche de circuit conducteur et de la couche isolante. Une surface supérieure du substrat en céramique comporte un plot d'électrode positive, un plot d'électrode négative, et une pluralité de zones de fixation de puces. Les zones de fixation de puces présentent chacune une couche de connexion et une couche de fixation de puces. La couche de connexion et la couche de fixation de puces sont espacées l'une de l'autre. Le substrat en céramique comporte des trous d'interconnexion verticaux. Les trous d'interconnexion verticaux sont électriquement raccordés entre les zones de fixation de puces et la couche de circuit conducteur et entre la couche de circuit conducteur et le plot d'électrode positive et le plot d'électrode négative, respectivement. La couche de retenue métallique intégrée est disposée sur la surface supérieure du substrat en céramique. La couche de retenue métallique intégrée entoure une périphérie d'une seule ou de la pluralité des zones de fixation de puces et est espacée des zones de fixation de puces. La couche de retenue métallique intégrée présente une épaisseur supérieure à celle des zones de fixation de puces.
[0011] Un autre aspect de la présente invention concerne un procédé de préparation d'un module en céramique pour le conditionnement intégré de semi-conducteur de puissance. Le procédé de préparation comprend les étapes suivantes:
(1) fournir un substrat en céramique et perforer le substrat en céramique;
(2) métalliser les surfaces supérieures et inférieures du substrat en céramique;
(3) coller un film sec, exposer, développer et galvaniser le substrat en céramique avec les surfaces supérieures et inférieures métallisées pour former un plot d'électrode positive, un plot d'électrode négative, une couche de connexion, une couche de fixation de puces, une couche inférieure de retenue intégrée en métal, une couche de circuit conducteur, une couche inférieure de dissipation thermique, et des trous d'interconnexion verticaux;
(4) coller un film sec, exposer, développer et galvaniser les surfaces supérieures et inférieures du substrat en céramique de nouveau, de sorte que la couche inférieure de retenue intégrée en métal et la couche inférieure de dissipation thermique sont chacune galvanisées et épaissies pour obtenir une couche de retenue métallique intégrée et une couche de dissipation thermique;
(5) retirer les films et graver le substrat en céramique; et (6) appliquer un matériau isolant sur la surface inférieure du substrat en céramique pour former une couche isolante.
[0012] Un aspect supplémentaire de la présente invention concerne un procédé de préparation d'un module en céramique pour le conditionnement intégré de semi4 conducteur de puissance. Le procédé de préparation comprend les étapes suivantes:
(1) fournir un substrat en céramique et perforer le substrat en céramique;
(2) métalliser les surfaces supérieures et inférieures du substrat en céramique;
(3) coller un film sec, exposer, développer et galvaniser le substrat en céramique avec les surfaces supérieures et inférieures métallisées pour former un plot d'électrode positive, un plot d'électrode négative, une couche de connexion, une couche de fixation de puces, une couche inférieure de retenue intégrée en métal, une couche de circuit conducteur, une couche inférieure de dissipation thermique, et des trous d'interconnexion verticaux;
(4) coller un film sec, exposer, développer et galvaniser les surfaces supérieures et inférieures du substrat en céramique de nouveau, de sorte que la couche inférieure de retenue intégrée en métal et la couche inférieure de dissipation thermique sont chacune galvanisées et épaissies pour obtenir une couche de retenue métallique intégrée et une couche de dissipation thermique;
(5) coller un film sec, exposer, développer et galvaniser la surface supérieure du substrat en céramique de nouveau, de sorte qu'une partie de la couche de retenue métallique intégrée est galvanisée et épaissie pour obtenir une surface en escalier et une couche en escalier;
(6) retirer les films et graver le substrat en céramique; et (7) appliquer un matériau isolant sur la surface inférieure du substrat en céramique pour former une couche isolante.
[0013] Comparée avec l'état de la technique, la présente invention présente des avantages évidents et des effets bénéfiques. Ceux-ci peuvent être déterminés plus précisément à partir des solutions techniques ci-dessus:
[0014] L'utilisation de la couche de retenue métallique intégrée sur la surface supérieure du substrat en céramique et la formation de cavités autour des zones de fixation de puces permettent de sceller hermétiquement la puce semi-conductrice. L'utilisation de la couche de dissipation thermique sur la surface inférieure du substrat en céramique permet d'acheminer rapidement la chaleur générée par la puce semi-conductrice vers l'extérieur pour améliorer les performances de dissipation thermique. L'utilisation de la couche de circuit conducteur et de trous d'interconnexion verticaux permet de réaliser une connexion série et parallèle multi-puces sur la surface inférieure du substrat en céramique. La présente invention permet de réaliser un conditionnement intégré multipuces de semi-conducteurs de puissance présentant les avantages d'une bonne séparation thermoélectrique, d'une étanchéité élevée à l'air, d'une faible résistance thermique, d'une structure compacte, etc. Le procédé de fabrication est simple et la cohérence du produit est élevée.
Brève description des dessins [0015] [fig. 1] : vue en perspective selon un mode de réalisation préféré de la présente invention;
[0016] [fig.2] : vue de dessous selon le mode de réalisation préféré de la présente invention; et [0017] [fig.3] : vue en coupe partielle selon le mode de réalisation préféré de la présente invention.
[0018] DESCRIPTION DÉTAILLÉE DE MODES DE RÉALISATION DE L’INVENTION [0019] Veuillez vous référer à Figures 1 à 3, illustrant une structure spécifique d'un mode de réalisation préféré de la présente invention, comprenant un substrat en céramique 10 et une couche de retenue métallique intégrée 20.
[0020] La surface inférieure du substrat en céramique 10 comporte une couche de circuit conducteur 31, une couche isolante 32, et une couche de dissipation thermique 33. La couche isolante 32 recouvre complètement la couche de circuit conducteur 31. La couche de dissipation thermique 32 est située sur la zone à l'extérieur de la couche de circuit conducteur 31 et espacée de la couche de circuit conducteur 31. L'épaisseur de la couche de dissipation thermique 33 n'est pas inférieure à l'épaisseur totale de la couche de circuit conducteur 31 et de la couche isolante 32. Dans ce mode de réalisation, à la fois la couche de circuit conducteur 31 et la couche de dissipation thermique 33 sont faites d'un matériau en cuivre galvanisé. L'épaisseur de la couche de dissipation thermique 33 est supérieure à l'épaisseur de la couche de circuit conducteur 31. La couche isolante 32 est faite d'encre blanche ou verte. L'épaisseur de la couche isolante 32 est inférieure à l'épaisseur de la couche de dissipation thermique 33.
[0021] La surface supérieure du substrat en céramique 10 comporte un plot d'électrode positive 34, un plot d'électrode négative 35, et une pluralité de zones de fixation de puces 40. Chacune des zones de fixation de puces 40 présente une couche de connexion 41 et une couche de fixation de puces 42. La couche de connexion 41 et la couche de fixation de puces 42 sont espacées l'une de l'autre. Dans ce mode de réalisation, le plot d'électrode positive 34 et le plot d'électrode négative 35 sont situés sur la périphérie de la surface supérieure du substrat en céramique 10, et sont espacés de la couche de retenue métallique intégrée 20. La pluralité de zones de fixation de puces 40 sont disposées dans un ensemble.
[0022] Le substrat en céramique 10 comporte des trous d'interconnexion verticaux 36. Les trous d'interconnexion verticaux 36 sont électriquement raccordés entre les zones de fixation de puces 40 et la couche de circuit conducteur 31 et entre la couche de circuit conducteur 31 et le plot d'électrode positive 34 et le plot d'électrode négative 35, respectivement. Autrement dit, les couches de connexion 41 et les couches de fixation de puces 42 sont électriquement raccordées à la couche de circuit conducteur 31 à travers les trous d'interconnexion verticaux 36 correspondants, respectivement; et le plot d'électrode positive 34 et le plot d'électrode négative 35 sont respectivement reliés à la couche de circuit conducteur 31 à travers les trous d'interconnexion verticaux 36 correspondants, constituant ainsi une structure de circuit en série et en parallèle. Dans ce mode de réalisation, les trous d'interconnexion verticaux 36 sont remplis de métal ou de cuivre galvanisé externe. En outre, le substrat en céramique 10 est fait en céramique d'oxyde d'aluminium (A12O3), céramique au nitrure d'aluminium (AIN), céramique au nitrure de silicium (Si3N4) ou céramique en carbure de silicium (SiC), mais sans s'y limiter. La céramique d'oxyde d'aluminium est bon marché. La céramique au nitrure d'aluminium présente un bon effet de dissipation thermique. La céramique au nitrure de silicium présente une résistance élevée. La céramique en carbure de silicium a un prix modéré, avec une bonne dissipation thermique.
[0023] La couche de retenue métallique intégrée 20 est disposée sur la surface supérieure du substrat en céramique 10. La couche de retenue métallique intégrée 20 entoure la périphérie d'une seule ou de la pluralité des zones de fixation de puces 40 et est espacée des zones de fixation de puces 40. L'épaisseur de la couche de retenue métallique intégrée 20 est supérieure à l'épaisseur des zones de fixation de puces 40. Dans ce mode de réalisation, la couche de retenue métallique intégrée 20 est faite d'un matériau en cuivre galvanisé. De plus, la couche de retenue métallique intégrée 20 présente une pluralité de cavités 21, et la pluralité de cavités 21 sont également disposées dans un ensemble. Les zones de fixation de puces 40 sont situées dans les cavités correspondantes 21, respectivement. En d'autres mots, le rebord périphérique de la cavité 21 est en retrait pour former une surface en escalier 202.
[0024] La présente invention concerne également un procédé de préparation d'un module en céramique pour le conditionnement intégré de semi-conducteur de puissance, comprenant les étapes suivantes:
(1) fournir un substrat en céramique 10 et perforer le substrat en céramique 10;
(2) métalliser les surfaces supérieures et inférieures du substrat en céramique 10;
(3) coller un film sec, exposer, développer et galvaniser le substrat en céramique 10 avec les surfaces supérieures et inférieures métallisées pour former un plot d'électrode positive 34, un plot d'électrode négative 35, une couche de connexion 41, une couche de fixation de puces 42, une couche inférieure de retenue intégrée en métal 201, une couche de circuit conducteur 31, une couche inférieure de dissipation thermique 301, et des trous d'interconnexion verticaux 36;
(4) coller un film sec, exposer, développer et galvaniser les surfaces supérieures et inférieures du substrat en céramique 10 de nouveau, de sorte que la couche inférieure de retenue intégrée en métal 201 et la couche inférieure de dissipation thermique 301 sont chacune galvanisées et épaissies pour obtenir une couche de retenue métallique intégrée 20 et une couche de dissipation thermique 33;
(5) retirer les films et graver le substrat en céramique (10); et (6) appliquer un matériau isolant sur la surface inférieure du substrat en céramique 10 pour former une couche isolante 32.
[0025] Le procédé comprend en outre l'étape (7) : placage d'or/d'argent (non illustré) sur la surface de chaque couche métallique du substrat en céramique (10), à savoir, les surfaces du plot d'électrode positive 34, le plot d'électrode négative 35, la couche de connexion 41, la couche de fixation de puces 42, la couche de retenue métallique intégrée 20 et la couche de dissipation thermique 33 sont plaqués avec de l'or/de l'argent.
[0026] La présente invention concerne en outre un autre procédé de préparation d'un module en céramique pour le conditionnement intégré de semi-conducteur de puissance, comprenant les étapes suivantes:
(1) fournir un substrat en céramique 10 et perforer le substrat en céramique 10;
(2) métalliser les surfaces supérieures et inférieures du substrat en céramique 10;
(3) coller un film sec, exposer, développer et galvaniser le substrat en céramique 10 avec les surfaces supérieures et inférieures métallisées pour former un plot d'électrode positive 34, un plot d'électrode négative 35, une couche de connexion 41, une couche de fixation de puces 42, une couche inférieure de retenue intégrée en métal 201, une couche de circuit conducteur 31, une couche inférieure de dissipation thermique 301, et des trous d'interconnexion verticaux 36;
(4) coller un film sec, exposer, développer et galvaniser les surfaces supérieures et inférieures du substrat en céramique 10 de nouveau, de sorte que la couche inférieure de retenue intégrée en métal 201 et la couche inférieure de dissipation thermique 301 sont chacune galvanisées et épaissies pour obtenir une couche de retenue métallique intégrée 20 et une couche de dissipation thermique 33;
(5) coller un film sec, exposer, développer et galvaniser la surface supérieure du substrat en céramique 10 de nouveau, de sorte qu'une partie de la couche de retenue métallique intégrée 20 est galvanisée et épaissie pour obtenir une surface en escalier 202 et une couche en escalier 203;
(6) retirer les films et graver le substrat en céramique (10); et (7) appliquer un matériau isolant sur la surface inférieure du substrat en céramique 10 pour former une couche isolante 32.
[0027] Le procédé comprend en outre l'étape (8): placage d'or/d'argent (non illustré) sur la surface de chaque couche métallique du substrat en céramique (10), à savoir, les surfaces du plot d'électrode positive 34, le plot d'électrode négative 35, la couche de connexion 41, la couche de fixation de puces 42, la couche de retenue métallique intégrée 20 et la couche de dissipation thermique 33 sont plaqués avec de l'or/de l'argent.
DESCRIPTION D'ÉLÉMENTS DANS LES DESSINS [0028] 10 substrat en céramique couche de retenue métallique intégrée cavité
201 couche inférieure de retenue intégrée en métal
202 surface en escalier
203 couche en escalier couche de circuit conducteur couche isolante couche de dissipation thermique plot d'électrode positive plot d'électrode négative trou d'interconnexion vertical
301 couche inférieure de dissipation thermique zones de fixation de puces couche de connexion couche de fixation de puces

Claims (6)

  1. [Revendication 1] [Revendication 2] [Revendication 3]
    Revendications
    Module en céramique pour le conditionnement intégré de semiconducteur de puissance, caractérisé par le fait qu'il comprend un substrat en céramique (10) et une couche de retenue métallique intégrée (20); une surface inférieure du substrat en céramique (10) comportant une couche de circuit conducteur (31), une couche isolante (32) et une couche de dissipation thermique (33), la couche isolante (32) recouvrant complètement la couche de circuit conducteur (31), la couche de dissipation thermique (32) étant située sur une zone à l'extérieur de la couche de circuit conducteur (31) et espacée de la couche de circuit conducteur (31), la couche de dissipation thermique (33) présentant une épaisseur non inférieure à une épaisseur totale de la couche de circuit conducteur (31) et de la couche isolante (32); une surface supérieure du substrat en céramique (10) comportant un plot d'électrode positive (34), un plot d'électrode négative (35) et une pluralité de zones de fixation de puces (40), les zones de fixation de puces (40) présentant chacune une couche de connexion (41) et une couche de fixation de puces (42), la couche de connexion (41) et la couche de fixation de puces (42) étant espacées l'une de l'autre; le substrat en céramique (10) comportant des trous d'interconnexion verticaux (36), les trous d'interconnexion verticaux (36) étant électriquement raccordés entre les zones de fixation de puces (40) et la couche de circuit conducteur (31) et entre la couche de circuit conducteur (31) et le plot d'électrode positive (34) et le plot d'électrode négative (35) respectivement; la couche de retenue métallique intégrée (20) étant disposée sur la surface supérieure du substrat en céramique (10), la couche de retenue métallique intégrée (20) entourant une périphérie d'une seule ou de la pluralité des zones de fixation de puces (40) et étant espacée des zones de fixation de puces (40), la couche de retenue métallique intégrée (20) présentant une épaisseur supérieure à celle des zones de fixation de puces (40).
    Module en céramique selon la revendication 1, caractérisé par le fait que le substrat en céramique (10) est fait en céramique d'oxyde d'aluminium, céramique au nitrure d'aluminium, céramique au nitrure de silicium, ou céramique en carbure de silicium.
    Module en céramique selon la revendication 1, caractérisé par le fait qu'à la fois la couche de circuit conducteur (31) et la couche de dissipation thermique (33) sont faites d'un matériau en cuivre galvanisé, et [Revendication 4] [Revendication 5] [Revendication 6] [Revendication 7] [Revendication 8] l'épaisseur de la couche de dissipation thermique (33) est supérieure à l'épaisseur de la couche de circuit conducteur (31).
    Module en céramique selon la revendication 1, caractérisé par le fait que la couche de retenue métallique intégrée (20) est faite d'un matériau en cuivre galvanisé.
    Module en céramique selon la revendication 1, caractérisé par le fait que le plot d'électrode positive (34) et le plot d'électrode négative (35) sont situés sur une périphérie de la surface supérieure du substrat en céramique (10) et sont espacés de la couche de retenue métallique intégrée (20).
    Module en céramique selon la revendication 1, caractérisé par le fait que les trous d'interconnexion verticaux (36) sont remplis de métal ou de cuivre galvanisé externe.
    Procédé de préparation du module en céramique selon la revendication
    1, caractérisé par le fait qu'il comprend les étapes suivantes:
    (1) fournir le substrat en céramique (10) et perforer le substrat en céramique (10);
  2. (2) métalliser les surfaces supérieures et inférieures du substrat en céramique (10);
  3. (3) coller un film sec, exposer, développer et galvaniser le substrat en céramique (10) avec les surfaces supérieures et inférieures métallisées pour former le plot d'électrode positive (34), le plot d'électrode négative (35), la couche de connexion (41), la couche de fixation de puces (42), une couche inférieure de retenue intégrée en métal (201), la couche de circuit conducteur (31), une couche inférieure de dissipation thermique (301), et les trous d'interconnexion verticaux (36);
  4. (4) coller un film sec, exposer, développer et galvaniser les surfaces supérieures et inférieures du substrat en céramique (10) de nouveau, de sorte que la couche inférieure de retenue intégrée en métal (201) et la couche inférieure de dissipation thermique (301) sont chacune galvanisées et épaissies pour obtenir la couche de retenue métallique intégrée (20) et la couche de dissipation thermique (33);
  5. (5) retirer les films et graver le substrat en céramique (10); et (6) appliquer un matériau isolant sur la surface inférieure du substrat en céramique (10) pour former la couche isolante (32).
    Procédé de préparation selon la revendication 7, caractérisé par le fait qu'il comprend en outre l'étape (7): placage d'or/d'argent sur les surfaces respectives du plot d'électrode positive (34), le plot d'électrode négative [Revendication 9] [Revendication 10] (35), la couche de connexion (41), la couche de fixation de puces (42), la couche de retenue métallique intégrée (20) et la couche de dissipation thermique (33).
    Procédé de préparation du module en céramique selon la revendication
    1, caractérisé par le fait qu'il comprend les étapes suivantes:
    (1) fournir le substrat en céramique (10) et perforer le substrat en céramique (10);
    (2) métalliser les surfaces supérieures et inférieures du substrat en céramique (10);
    (3) coller un film sec, exposer, développer et galvaniser le substrat en céramique (10) avec les surfaces supérieures et inférieures métallisées pour former le plot d'électrode positive (34), le plot d'électrode négative (35), la couche de connexion (41), la couche de fixation de puces (42), une couche inférieure de retenue intégrée en métal (201), la couche de circuit conducteur (31), une couche inférieure de dissipation thermique (301), et les trous d'interconnexion verticaux (36);
    (4) coller un film sec, exposer, développer et galvaniser les surfaces supérieures et inférieures du substrat en céramique (10) de nouveau, de sorte que la couche inférieure de retenue intégrée en métal (201) et la couche inférieure de dissipation thermique (301) sont chacune galvanisées et épaissies pour obtenir la couche de retenue métallique intégrée (20) et la couche de dissipation thermique (33);
    (5) coller un film sec, exposer, développer et galvaniser la surface supérieure du substrat en céramique (10) de nouveau, de sorte qu'une partie de la couche de retenue métallique intégrée (20) est galvanisée et épaissie pour obtenir une surface en escalier (202) et une couche en escalier (203);
  6. (6) retirer les films et graver le substrat en céramique (10); et (7) appliquer un matériau isolant sur la surface inférieure du substrat en céramique (10) pour former la couche isolante (32).
    Procédé de préparation selon la revendication 9, caractérisé par le fait qu'il comprend en outre l'étape (8): placage d'or/d'argent sur les surfaces respectives du plot d'électrode positive (34), le plot d'électrode négative (35), la couche de connexion (41), la couche de fixation de puces (42), la couche de retenue métallique intégrée (20) et la couche de dissipation thermique (33).
FR1870829A 2017-07-13 2018-07-12 Module céramique pour le conditionnement intégré de semi-conducteur de puissance et procédé de préparation associé Active FR3069101B1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710571008.7A CN107369741A (zh) 2017-07-13 2017-07-13 带一体式金属围坝的led支架模组及其制备方法
CN1710571008 2017-07-13
CN201711176148.0A CN108109986B (zh) 2017-07-13 2017-11-22 一种功率半导体集成式封装用陶瓷模块及其制备方法

Publications (2)

Publication Number Publication Date
FR3069101A1 true FR3069101A1 (fr) 2019-01-18
FR3069101B1 FR3069101B1 (fr) 2022-10-07

Family

ID=60306882

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1870829A Active FR3069101B1 (fr) 2017-07-13 2018-07-12 Module céramique pour le conditionnement intégré de semi-conducteur de puissance et procédé de préparation associé

Country Status (9)

Country Link
US (2) US10461016B2 (fr)
JP (1) JP6549763B2 (fr)
KR (1) KR102107901B1 (fr)
CN (2) CN107369741A (fr)
DE (1) DE102018116847B4 (fr)
FR (1) FR3069101B1 (fr)
GB (1) GB2565227B (fr)
TW (1) TWI729301B (fr)
WO (1) WO2019011198A1 (fr)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019504179A (ja) * 2016-12-07 2019-02-14 東莞市國瓷新材料科技有限公司 銅メッキボックスダムを有するセラミック封入基板の調製方法
CN107369741A (zh) * 2017-07-13 2017-11-21 东莞市凯昶德电子科技股份有限公司 带一体式金属围坝的led支架模组及其制备方法
US20210083148A1 (en) * 2018-07-13 2021-03-18 Shenzhen Biue Spectrum Rick Technology Co., Ltd High power led chip back electrode integrated package module with stand
CN109411586A (zh) * 2018-10-09 2019-03-01 中山市瑞宝电子科技有限公司 一种通过电镀选镀不同材质的表面处理方法
CN109461720A (zh) * 2018-12-12 2019-03-12 湖北方晶电子科技有限责任公司 一种功率半导体贴片封装结构
CN110098170B (zh) * 2019-04-12 2020-01-14 潮州三环（集团）股份有限公司 一种提高电解镀均一性的陶瓷封装基板组合板
CN110034089A (zh) * 2019-04-17 2019-07-19 武汉利之达科技股份有限公司 一种低应力三维陶瓷基板及其制备方法
US11158566B2 (en) 2019-05-24 2021-10-26 Google Llc Integrated circuit with a ring-shaped hot spot area and multidirectional cooling
WO2021022150A1 (fr) * 2019-07-31 2021-02-04 Nootens Stephen P Interposeur de module de puissance multicouche au nitrure d'aluminium et procédé
CN110429009B (zh) * 2019-08-30 2024-03-29 桂林航天电子有限公司 一种错层结构的2类固体继电器
CN110923797A (zh) * 2019-11-08 2020-03-27 东莞市国瓷新材料科技有限公司 利用电解清洗、清洁改善dpc电镀填孔均匀性的工艺
CN111969096A (zh) * 2020-08-31 2020-11-20 福建天电光电有限公司 芯片封装结构
CN112687637B (zh) * 2020-12-24 2022-08-16 中国电子科技集团公司第十三研究所 一种立式金属陶瓷封装外壳、器件及制备方法
CN112864024A (zh) * 2021-01-08 2021-05-28 池州昀冢电子科技有限公司 陶瓷线路板及其制作方法
CN112968110B (zh) * 2021-02-03 2022-02-11 华引芯（武汉）科技有限公司 一种全无机封装大功率led器件及其制作方法
CN113571506B (zh) * 2021-09-24 2021-11-30 至芯半导体(杭州)有限公司 一种紫外发光二极管封装模组结构
CN114400223A (zh) * 2022-01-13 2022-04-26 西安交通大学 一种高集成的单陶瓷基板双面散热封装结构
CN116456609B (zh) * 2023-03-29 2024-03-26 南通威斯派尔半导体技术有限公司 预填充陶瓷覆铜陶瓷绝缘体线路板、功率器件及制备方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033264A (ja) * 1989-05-30 1991-01-09 Mitsubishi Electric Corp 半導体装置
US5463250A (en) * 1994-04-29 1995-10-31 Westinghouse Electric Corp. Semiconductor component package
JPH1067586A (ja) * 1996-08-27 1998-03-10 Dowa Mining Co Ltd パワーモジュール用回路基板およびその製造方法
JP3864282B2 (ja) * 1998-09-22 2006-12-27 三菱マテリアル株式会社 パワーモジュール用基板及びその製造方法並びにこの基板を用いた半導体装置
KR100439402B1 (ko) * 2001-12-24 2004-07-09 삼성전기주식회사 발광다이오드 패키지
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
KR20030080642A (ko) * 2002-04-10 2003-10-17 삼성전기주식회사 세라믹칩 패키지 제조방법
JP2004259958A (ja) * 2003-02-26 2004-09-16 Kyocera Corp 発光素子収納用パッケージおよび発光装置
TWI245430B (en) * 2004-02-04 2005-12-11 Siliconware Precision Industries Co Ltd Fabrication method of semiconductor package with photosensitive chip
JP2007027279A (ja) * 2005-07-13 2007-02-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2007201354A (ja) 2006-01-30 2007-08-09 Matsushita Electric Ind Co Ltd 発光モジュール
US7808013B2 (en) 2006-10-31 2010-10-05 Cree, Inc. Integrated heat spreaders for light emitting devices (LEDs) and related assemblies
JP2007142476A (ja) * 2007-02-27 2007-06-07 Kyocera Corp 発光装置
KR101064024B1 (ko) * 2007-05-18 2011-09-08 가부시키가이샤 산샤덴키세이사쿠쇼 전력용 반도체모듈
CN201307606Y (zh) * 2008-12-10 2009-09-09 潮州三环（集团）股份有限公司 一种新型陶瓷封装基座
JP5637992B2 (ja) * 2009-09-15 2014-12-10 株式会社東芝 セラミックス回路基板の製造方法
CN102576697B (zh) * 2009-10-22 2014-11-12 三菱综合材料株式会社 功率模块用基板、带散热器的功率模块用基板、功率模块、功率模块用基板的制造方法及带散热器的功率模块用基板的制造方法
JP5346272B2 (ja) * 2009-12-01 2013-11-20 三ツ星ベルト株式会社 素子搭載基板及び発光装置
JP6005440B2 (ja) * 2011-08-22 2016-10-12 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びこれを含むライトユニット
JP2015144147A (ja) * 2012-05-11 2015-08-06 シチズンホールディングス株式会社 Ｌｅｄモジュール
EP2892074B1 (fr) * 2012-08-31 2018-01-03 Mitsubishi Materials Corporation Substrat de module de puissance et module de puissance
KR20140047750A (ko) * 2012-10-09 2014-04-23 엘지이노텍 주식회사 발광 장치
US9497861B2 (en) * 2012-12-06 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
JP6332439B2 (ja) * 2014-03-31 2018-05-30 富士電機株式会社 電力変換装置
US9502429B2 (en) * 2014-11-26 2016-11-22 Sandisk Technologies Llc Set of stepped surfaces formation for a multilevel interconnect structure
CN204289432U (zh) * 2014-12-15 2015-04-22 贵州振华风光半导体有限公司 无引线平面表贴式微波薄膜混合集成电路
CN104465956A (zh) * 2014-12-31 2015-03-25 深圳市晶台股份有限公司 一种一体化led的封装结构
EP3203509B1 (fr) * 2016-02-04 2021-01-20 Services Pétroliers Schlumberger Module multipuce hermétique double face
CN106783755B (zh) * 2016-11-11 2019-12-13 东莞市国瓷新材料科技有限公司 一种带镀铜围坝的陶瓷封装基板制备方法
CN106531703A (zh) * 2016-12-20 2017-03-22 广州硅能照明有限公司 高性能倒装cob封装结构及其制作方法
CN107369741A (zh) * 2017-07-13 2017-11-21 东莞市凯昶德电子科技股份有限公司 带一体式金属围坝的led支架模组及其制备方法
CN208240668U (zh) * 2017-11-22 2018-12-14 东莞市国瓷新材料科技有限公司 一种功率半导体集成式封装用陶瓷模块

Also Published As

Publication number Publication date
CN108109986A (zh) 2018-06-01
GB201811180D0 (en) 2018-08-29
KR102107901B1 (ko) 2020-05-07
TWI729301B (zh) 2021-06-01
FR3069101B1 (fr) 2022-10-07
US10461016B2 (en) 2019-10-29
US20190019740A1 (en) 2019-01-17
JP2019021921A (ja) 2019-02-07
JP6549763B2 (ja) 2019-07-24
KR20190008132A (ko) 2019-01-23
WO2019011198A1 (fr) 2019-01-17
TW201909346A (zh) 2019-03-01
DE102018116847B4 (de) 2021-07-01
CN107369741A (zh) 2017-11-21
CN108109986B (zh) 2024-04-23
GB2565227A (en) 2019-02-06
US11011450B2 (en) 2021-05-18
US20190103336A1 (en) 2019-04-04
DE102018116847A1 (de) 2019-01-17
GB2565227B (en) 2020-07-15

Similar Documents

Publication Publication Date Title
FR3069101A1 (fr) Module céramique pour le conditionnement intégré de semi-conducteur de puissance et procédé de préparation associé
US10186477B2 (en) Power overlay structure and method of making same
RU2750688C2 (ru) Способ изготовления электронного силового модуля посредством аддитивной технологии и соответственные подложка и модуль
US6377461B1 (en) Power electronic module packaging
RU2185042C2 (ru) Термоэлектрический модуль с улучшенным теплообменом и способ его изготовления
US9433100B2 (en) Low-stress TSV design using conductive particles
TW201830590A (zh) 功率覆蓋結構及其製造方法
FR2625042A1 (fr) Structure microelectronique hybride modulaire a haute densite d'integration
FR3038534A1 (fr) Assemblage d'un element avec un substrat isole electriquement et a faible resistance thermique notamment pour des applications haute temperature, ensemble comprenant ledit assemblage et un drain thermique et procede de fabrication
FR2536209A1 (fr) Substrat de cablage, procede de fabrication de ce substrat et dispositif a semi-conducteurs utilisant un tel substrat
US20100089620A1 (en) Electronic Component Module and Method for the Production Thereof
EP3966850B1 (fr) Procede de fabrication d'un module electronique de puissance
EP4062447B1 (fr) Cadre metallique conducteur pour module électronique de puissance et procede de fabrication associe
FR3084522A1 (fr) Procede de fabrication d'un module electronique de puissance
US20230335459A1 (en) Thermal mismatch reduction in semiconductor device modules
WO2023152343A1 (fr) Module de puissance moulé et ensemble module de puissance

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 3

TP Transmission of property

Owner name: XI'AN BAIXIN CHUANGDA ELECTRONIC TECHNOLOGY CO, CN

Effective date: 20210218

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6