KR20190008132A - 전력 반도체 집성식 패키징용 세라믹 모듈 및 그 제조 방법 - Google Patents

전력 반도체 집성식 패키징용 세라믹 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20190008132A
KR20190008132A KR1020180081120A KR20180081120A KR20190008132A KR 20190008132 A KR20190008132 A KR 20190008132A KR 1020180081120 A KR1020180081120 A KR 1020180081120A KR 20180081120 A KR20180081120 A KR 20180081120A KR 20190008132 A KR20190008132 A KR 20190008132A
Authority
KR
South Korea
Prior art keywords
layer
ceramic substrate
ceramic
cooling
die bonding
Prior art date
Application number
KR1020180081120A
Other languages
English (en)
Other versions
KR102107901B1 (ko
Inventor
자오후이 우
웨이 캉
시아오취안 구오
준 장
Original Assignee
동관 차이나 어드밴스드 세라믹 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동관 차이나 어드밴스드 세라믹 테크놀로지 컴퍼니 리미티드 filed Critical 동관 차이나 어드밴스드 세라믹 테크놀로지 컴퍼니 리미티드
Publication of KR20190008132A publication Critical patent/KR20190008132A/ko
Application granted granted Critical
Publication of KR102107901B1 publication Critical patent/KR102107901B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 전력 반도체 집성식 패키징용 세라믹 모듈 및 그 제조 방법에 관한 것으로서, 더욱 자세하게는 세라믹 모듈은 세라믹 기판과 일체형 금속 댐 층을 포함하고 있고, 세라믹 기판 상표면에 일체형 금속 댐을 설치함으로써 다이 본딩 구역과 둘러싼 형태로 오목형 챔버를 형성하여 반도체 집적회로의 기밀성 패키징을 완성하며, 세라믹 기판의 하표면에 냉각층을 설치함으로써 반도체 집적회로에서 생성되는 열을 빠른 속도로 외부로 방출시킬 수 있게 되며, 이러한 구조의 본 발명은 그 생산 과정이 간단하고 제품의 일치성이 높아지는 효과를 얻을 수 있게 된다.

Description

전력 반도체 집성식 패키징용 세라믹 모듈 및 그 제조 방법{CERAMIC MODULE FOR POWER SEMICONDUCTOR INTEGRATED PACKAGING AND PREPARATION METHOD THEREOF}
본 발명은 전력 반도체 패키징 기술 영역에 관한 것으로서, 특히 전력 반도체 집성식 패키징용 세라믹 모듈 및 그 제조 방법을 말한다.
전자회로, 전력전자 집성 과정에서 광전 전환, 전력 변환에 사용되는 반도체 전력 전자기기는 이미 고전력 LED, 레이저, 전기 제어, 풍력 발전, UPS 등과 같은 각종 영역에 광범위하게 사용되고 있다. 최근 들어, 전력 전자 시스템의 공간 및 무게와 같은 필요성에 대응하기 위해 전력 반도체 모듈의 소형화가 이미 발전 추세로 자리 잡고 있다.
전력 반도체 모듈 패키징 과정 중, 단일 집적회로의 전력이 작고, 집성도가 낮으며 기능이 완벽하지 못한 문제를 해결하기 위해 여러 개의 고집성도, 고성능, 고신뢰성의 집적회로를 직병렬 연결 방식으로 하나의 모듈 내에 패키징을 할 필요가 있으며, 이를 통해 다수 개 집적회로가 집성된 집성식 패키징을 실현할 수 있다.
다수 개 직접 회로로 집성식 패키징을 진행하면 모듈을 흐르게 되는 전류 밀도가 증가하게 되고, 집적회로 동력 소비량도 증가하게 된다. 그러므로 모듈의 열전도 성능을 향상시킬 필요가 있다. 또한 작업 전압이 올라감에 따라 모듈의 절연 성능 역시 향상시킬 필요가 있다. 이에 저전기저항률의 낮은 배선 도체 재료를 선택하여 사용할 필요가 있고, 소수성의 저유전율, 고열전도율의 절연 재료를 사용해야만 했으며, 세라믹 모듈이 바로 이러한 필요 조건에 부합되는 재료가 되고 있다.
전력 반도체 패키징 과정 중, 세라믹 모듈（혹은 세라믹 베이스라 칭함)은 반도체 집적회로 및 기타 마이크로 전자 기기에 매우 중요한 탑재 기판이며, 그 주요 용도는 밀봉 챔버, 기계 지탱 보호, 전기 상호 연결(절연), 열전도 및 열냉각, 보조 출광 등에 사용이 된다. 현 단계에서 전력 반도체 패키징에 사용되는 세라믹 모듈은 HTCC/LTCC 및 DBC세라믹 기판 등이 있다.
HTCC는 고온 공동 소성 멀티 레이어 세라믹이라고도 불리며, LTCC는 저온 공동 소성 멀티 레이어 세라믹이라고도 불린다. 이 기술은 모두 후막 프린팅 기술을 채용하여 전자회로를 제작하는 것이며, 그로 인해 전자회로 표면이 비교적 거칠어(Ra가 약 1～3um)지고 위치 조준이 정확하지 못한 문제점이 있다. 또한 멀티 레이어 세라믹 적층, 고온 소결 공업 기술 등은 세라믹 모듈의 사이즈가 정확하지 못한 문제점과 굴곡지고 위로 치켜 올려지는 문제점이 있다. 또한 상기 공업 기술에 사용되는 세라믹 재료는 그 제조방법이 복잡하고 열전도율이 낮으며 전용 성형 몰드가 필요할 뿐만 아니라 제조 주기도 길고 제조 단가 역시 높다는 문제점이 있다. DBC세라믹 기판은 직접 접합 세라믹 기판이라고도 하며, 이 기술은 고온 접합 방식으로 동박을 세라믹 상하표면에 소결시킨 후, 다시 전자회로를 설계하여 에칭 방식으로 전자회로를 완성하는 것이다. 상기 공업 기술은 DBC세라믹 기판이 그 표면에 오목형 밀봉 챔버를 형성할 수 없기 때문에 진공 기체밀봉 패키징을 실현할 수가 없을 뿐만 아니라, 수직 전도구멍이 상하 전자회로를 서로 연결시켜 주지 못하여 다수 개의 집적회로를 직병렬 연결 배선하는 데 있어 비교적 어려움이 있다. 전술된 문제점들은 이미 세라믹 기판을 전력 반도체에 패키징하는 과정에서 상당한 제약이 되고 있다.
본 발명은 전술한 문제점을 해결하는 것을 목적으로 한다.
본 발명에 따른 전력 반도체 집성식 패키징용 세라믹 모듈에 관한 것으로, 상기 세라믹 모듈은 세라믹 기판 및 일체형 금속 댐 층을 포함하고 있고; 상기 세라믹 기판의 하표면에는 전도 전기회로층, 절연층, 냉각층이 설치되고, 상기 절연층은 전도 전기회로층을 완전히 덮는 형태로 설치되며, 상기 냉각층은 비전도 전기회로층의 구역 상에 위치하며 전도 전기회로층과는 서로 간격을 두고 분리되어 있으며, 냉각층의 두께는 전도 전기회로층 및 절연층의 총두께보다 작지 않고; 상기 세라믹 기판의 상표면에는 양극 패드, 음극 패드, 다수 개의 다이 본딩 구역이 설치되고, 각 다이 본딩 구역 상에는 모두 연결층과 다이 본딩층을 갖추고 있으며, 상기 연결층과 다이 본딩층은 서로 간격을 두고 분리되어 있고; 세라믹 기판 상에는 또한 수직 전도구멍이 설치되며，수직 전도구멍은 다이 본딩 구역과 전도 전기회로층 사이 및 전도 전기회로층과 양극 패드, 음극 패드 사이에 전기적 연결이 되고; 상기 일체형 금속 댐 층은 세라믹 기판의 상표면 상에 설치되고, 일체형 금속 댐 층은 단일 혹은 다수 개의 다이 본딩 구역의 주위를 감싸면서 다이 본딩 구역과 서로 간격을 두고 분리되어 있고; 일체형 금속 댐 층의 두께는 다이 본딩 구역의 두께보다 큰 것을 특징으로 한다.
본 발명은 전술된 내용과 같은 기술 방안을 사용하기 때문에 아래와 같은 뚜렷한 장점과 유익한 효과를 얻을 수 있게 된다.
세라믹 기판 상표면에 일체형 금속 댐을 설치하여 다이 본딩 구역과 함께 감싸면서 오목형 챔버를 형성함으로써 반도체 집적회로의 기밀성 패키징을 형성할 수 있다. 또한 세라믹 기판의 하표면에 냉각층을 형성함으로써 반도체 집적회로에서 집적회로에서 생성되는 열을 빠른 속도로 외부로 방출시킬 수 있게 되며, 전도 전기회로층 및 수직 전도구멍을 설치함으로써 세라믹 기판의 하표면에 다수 개 집적회로를 직병렬 연결을 구현할 수 있게 된다. 본 발명은 전력 반도체의 다수 개 집적회로 집성식 패키징을 구현할 수 있어 초전기 분리가 뛰어나고, 기밀성이 높으며, 열저항력이 낮고 구조가 촘촘해 질 수 있는 장점을 얻을 수 있을 뿐만 아니라 생산 공정이 간잔해지고 제품의 일치성이 높아질 수 있게 된다.
도1은 본 발명의 비교적 우수한 실시예의 입체 사시도이다.
도2는 본 발명의 비교적 우수한 실시예의 저면도이다.
도3은 본 발명의 비교적 우수한 실시예의 국부 단면도이다.
이러한 점을 고려하여, 본 발명의 주요 목적은 기존 기술이 가진 단점을 해결하기 위해 전력 반도체 집성식 패키징용 세라믹 모듈 및 그 제조 방법을 제공하는 데 있으며, 이를 통해 효과적으로 기존의 기술이 가진 세라믹 기판 사이즈가 정확하지 못한 문제점, 굴곡지고 위로 치켜 올려지는 문제점, 냉각 효과가 낮은 문제점, 오목형 밀봉 챔버가 형성되지 못하는 문제점, 다수 개 집적회로의 집성 작업이 불편한 문제점 등을 해결하고자 한다.
전술된 목적을 실현하기 위해 본 발명에서는 다음과 같은 기술 방안을 채용하였다.：
전력 반도체 집성식 패키징용 세라믹 모듈에 관한 것으로서, 상기 세라믹 모듈은 세라믹 기판 및 일체형 금속 댐 층을 포함하고 있고, 상기 세라믹 기판의 하표면에는 전도 전기회로층, 절연층, 냉각층이 설치되고, 상기 절연층은 전도 전기회로층을 완전히 덮는 형태로 설치되며, 상기 냉각층은 비전도 전기회로층의 구역 상에 위치하며 전도 전기회로층과는 서로 간격을 두고 분리되어 있으며, 냉각층의 두께는 전도 전기회로층 및 절연층의 총두께보다 작지 않다. 상기 세라믹 기판의 상표면에는 양극 패드, 음극 패드, 다수 개의 다이 본딩 구역이 설치되고, 각 다이 본딩 구역 상에는 모두 연결층과 다이 본딩층을 갖추고 있다. 상기 연결층과 다이 본딩층은 서로 간격을 두고 분리되어 있다. 세라믹 기판 상에는 또한 수직 전도구멍이 설치되며，수직 전도구멍은 다이 본딩 구역과 전도 전기회로층 사이 및 전도 전기회로층과 양극 패드, 음극 패드 사이에 전기적 연결이 된다. 상기 일체형 금속 댐 층은 세라믹 기판의 상표면 상에 설치되고, 일체형 금속 댐 층은 단일 혹은 다수 개의 다이 본딩 구역의 주위를 감싸면서 다이 본딩 구역과 서로 간격을 두고 분리되어 있으며, 일체형 금속 댐 층의 두께는 다이 본딩 구역의 두께보다 크다.
전력 반도체 집성식 패키징용 세라믹 모듈의 제조 방법은 다음과 같은 단계를 포함하고 있다.：
（1）세라믹 기판을 취하여, 세라믹 기판 상에 관통구멍을 형성한다.
（2）세라믹 기판의 상하표면에 금속화를 진행한다.
（3）상하표면의 금속화가 진행된 세라믹 기판에 드라이 필름 부착, 노출, 현상, 전기도금 작업을 진행하고, 이를 통해 양극 패드, 음극 패드, 연결층, 다이 본딩층, 일체형 금속 댐 바닥층, 전도 전기회로층, 냉각바닥층, 수직 전도구멍을 형성한다.
（4）세라믹 기판의 상하표면에 다시 한번 드라이 필름 부착, 노출, 현상과 전기도금 작업을 진행하여 일체형 금속 댐 바닥층 및 냉각바닥층이 각자 전기도금 두께가 더 두꺼워질 수 있게 함으로써 일체형 금속 댐 층 및 냉각층을 얻는다.
（5）세라믹 모듈에 대해 필름 제거 작업 및 에칭 작업을 진행한다.
（6）세라믹 기판의 하표면에 절연 재질을 도포하여 절연층을 형성한다.
전력 반도체 집성식 패키징용 세라믹 모듈의 제조 방법은 다음과 같은 단계를 포함한다.：
（1）세라믹 기판을 취하여, 세라믹 기판 상에 관통구멍을 형성한다.
（2）세라믹 기판의 상하표면에 금속화를 진행한다.
（3）상하표면의 금속화가 진행된 세라믹 기판에 드라이 필름 부착, 노출, 현상, 전기도금 작업을 진행하고, 이를 통해 양극 패드, 음극 패드, 연결층, 다이 본딩층, 일체형 금속 댐 바닥층, 전도 전기회로층, 냉각바닥층, 수직 전도구멍을 형성한다
（4）세라믹 기판의 상하표면에 다시 한번 드라이 필름 부착, 노출, 현상과 전기도금 작업을 진행하여 일체형 금속 댐 바닥층 및 냉각바닥층이 각자 전기도금 두께가 더 두꺼워질 수 있게 함으로써 일체형 금속 댐 층 및 냉각층을 얻는다
（5）세라믹 기판의 상하표면에 다시 한번 드라이 필름 부착, 노출, 현상과 전기도금 작업을 진행하여 일체형 금속 댐층 부분 구역의 전기도금 두께가 더 두꺼워질 수 있게 함으로써 위치 제한용 계단면 및 계단층을 얻는다.
（6）세라믹 모듈에 대해 필름 제거 작업 및 에칭 작업을 진행한다.
（7）세라믹 기판의 하표면에 절연 재질을 도포하여 절연층을 형성한다.
[실시방식]
본 발명의 목적, 효과 및 구조적 특징을 더욱 명확하게 설명하기 위해, 비교적 우수한 실시예와 도면을 예로 들어 설명하면 다음과 같다.
도1에서 도3의 내용을 참조해 보면, 상기 도면은 본 발명의 비교적 우수한 실시예의 구체적인 구조로서, 세라믹 기판(10) 및 일체형 금속 댐 층(20)을 포함하고 있고, 상기 세라믹 기판(10)의 하표면에는 전도 전기회로층(31), 절연층(32), 냉각층(33)이 설치되고, 상기 절연층(32)은 전도 전기회로층(31)을 완전히 덮는 형태로 설치되며, 상기 냉각층(33)은 비전도 전기회로층의 구역 상에 위치하며 전도 전기회로층(31)과는 서로 간격을 두고 분리되어 있으며, 냉각층(33)의 두께는 전도 전기회로층(31) 및 절연층(32)의 총두께보다 작지 않다. 본 실시예 중에 서술된 전도 전기회로층(31)과 냉각층(33)은 모두 전기도금된 동 재질을 사용하였으며, 냉각층(33)의 두께는 전도 전기회로층(31)의 두께보다 크고, 서술된 절연층(32)은 흰색 혹은 녹색 잉크 재질을 사용하고, 절연층(32)의 두께는 냉각층(33)의 두께보다 작다.
상기 세라믹 기판(10)의 상표면에는 양극 패드(34), 음극 패드(35), 다수 개의 다이 본딩 구역(40)이 설치되고, 각 다이 본딩 구역(40) 상에는 모두 연결층(41)과 다이 본딩층(42)을 갖추고 있다. 상기 연결층(41)과 다이 본딩층(42)은 서로 간격을 두고 분리되어 있다. 본 실시예 중에 서술된 양극 패드(34), 음극 패드(35)는 세라믹 기판(10) 상표면 주변에 설치되고, 일체형 금속 댐 층(20)과 서로 간격을 두고 분리되어 있으며, 서술된 다수 개의 다이 본딩 구역(40)는 진열식 배치로 형성된다.
세라믹 기판(10) 상에는 또한 수직 전도구멍(36)이 설치되며，수직 전도구멍(36)은 다이 본딩 구역(40)과 전도 전기회로층(31) 사이 및 전도 전기회로층(31)과 양극 패드(34), 음극 패드(35) 사이에 전기적 연결이 된다. 즉 상기 연결층(41)과 다이 본딩층(42)은 대응되는 수직 전도구멍(36)을 통해 각각 전도 전기회로층(31)과 서로 전기적 도통 연결이 되며, 전술된 양극 패드(34)와 음극 패드(35)는 대응되는 수직 전도구멍(36)을 통해 각각 전도 전기회로층(31)과 전기적 도통 연결이 되어 직병렬 회로 구조를 완성하게 된다. 본 실시예 중에 서술된 수직 전도구멍(36)은 외부 금속을 채우거나 혹은 전기도금 동을 채워서 완성하였고, 서술된 세라믹 기판(10)은 산화알루미늄(Al2O3) 세라믹, 질화알루미늄(AlN) 세라믹, 질화규소(Si3N4) 세라믹, 탄화규소(SiC) 세라믹을 사용할 수 있으며, 산화알루미늄 세라믹은 가격이 저렴한 편이고, 질화알루미늄 세라믹은 냉각 효과가 뛰어나며, 질화규소 세라믹은 강도가 뛰어나고, 탄화규소 세라믹은 가격이 중간 정도이며 냉각 효과가 우수한 편이다. 그러나 이러한 재료에 국한되지는 않는다.
상기 일체형 금속 댐 층(20)은 세라믹 기판(10)의 상표면 상에 설치되고, 일체형 금속 댐 층(20)은 단일 혹은 다수 개의 다이 본딩 구역(40)의 주위를 감싸면서 다이 본딩 구역과 서로 간격을 두고 분리되어 있으며, 일체형 금속 댐 층(20)의 두께는 다이 본딩 구역(40)의 두께보다 크다. 본 실시예 중에 서술된 일체형 금속 댐 층(20)은 전기도금 동 재질을 사용하였다. 또한 일체형 금속 댐 층(20) 상에는 다수 개의 오목형 챔버(21)를 갖추고 있고, 상기 다수 개의 오목형 챔버(21) 역시 진열식 배치로 형성되어 있으며. 전술된 다수 개의 다이 본딩 구역(40)는 서로 대응되는 오목형 챔버(21) 내에 위치하게 되며, 서술된 오목형 챔버(21)의 주변 테두리는 아래로 함몰되면서 계단면(202)을 형성하게 된다.
본 발명은 또한 전력 반도체 집성식 패키징용 세라믹 모듈의 제조 방법을 게시하며, 그 내용은 아래와 같은 단계를 포함한다.：
（1）세라믹 기판(10)을 취하여, 세라믹 기판(10) 상에 관통구멍을 형성한다.
（2）세라믹 기판(10)의 상하표면에 금속화를 진행한다.
（3）상하표면의 금속화가 진행된 세라믹 기판(10)에 드라이 필름 부착, 노출, 현상, 전기도금 작업을 진행하고, 이를 통해 양극 패드(34), 음극 패드(35), 연결층(41), 다이 본딩층(42), 일체형 금속 댐 바닥층(201), 전도 전기회로층(31), 냉각바닥층(301), 수직 전도구멍(36)을 형성한다.
（4）세라믹 기판(10)의 상하표면에 다시 한번 드라이 필름 부착, 노출, 현상과 전기도금 작업을 진행하여 일체형 금속 댐 바닥층(201) 및 냉각바닥층(301)이 각자 전기도금 두께가 더 두꺼워질 수 있게 함으로써 일체형 금속 댐 층(20) 및 냉각층(33)을 얻는다.
（5）세라믹 모듈에 대해 필름 제거 작업 및 에칭 작업을 진행한다.
（6）세라믹 기판(10)의 하표면에 절연 재질을 도포하여 절연층(32)을 형성한다.
더 나아가 단계 (7)을 포함하며: 세라믹 모듈의 각 금속층 표면 상에 금/은 도금(도면에는 미표시)을 진행한다. 즉 양극 패드(34), 음극 패드(35), 연결층(41), 다이 본딩층(42), 일체형 금속 댐 층(20), 냉각층(33)의 표면에 금/은도금을 진행한다.
본 발명은 또한 전력 반도체 집성식 패키징용 세라믹 모듈의 제조 방법을 게시하며, 그 내용은 아래와 같은 단계를 포함한다.：
（1）세라믹 기판(10)을 취하여, 세라믹 기판(10) 상에 관통구멍을 형성한다.
（2）세라믹 기판(10)의 상하표면에 금속화를 진행한다.
（3）상하표면의 금속화가 진행된 세라믹 기판(10)에 드라이 필름 부착, 노출, 현상, 전기도금 작업을 진행하고, 이를 통해 양극 패드(34), 음극 패드(35), 연결층(41), 다이 본딩층(42), 일체형 금속 댐 바닥층(201), 전도 전기회로층(31), 냉각바닥층(301), 수직 전도구멍(36)을 형성한다.
（4）세라믹 기판(10)의 상하표면에 다시 한번 드라이 필름 부착, 노출, 현상과 전기도금 작업을 진행하여 일체형 금속 댐 바닥층(201) 및 냉각바닥층(301)이 각자 전기도금 두께가 더 두꺼워질 수 있게 함으로써 일체형 금속 댐 층(20) 및 냉각층(33)을 얻는다.
（5）세라믹 기판(10)의 상하표면에 다시 한번 드라이 필름 부착, 노출, 현상과 전기도금 작업을 진행하여 일체형 금속 댐층(20) 부분 구역의 전기도금 두께가 더 두꺼워질 수 있게 함으로써 위치 제한용 계단면(202) 및 계단층(203)을 얻는다.
（6）세라믹 모듈에 대해 필름 제거 작업 및 에칭 작업을 진행한다.
（7）세라믹 기판(10)의 하표면에 절연 재질을 도포하여 절연층(32)을 형성한다.
더 나아가 단계 (8)을 포함하며: 세라믹 모듈의 각 금속층 표면 상에 금/은 도금(도면에는 미표시)을 진행한다. 즉 양극 패드(34), 음극 패드(35), 연결층(41), 다이 본딩층(42), 일체형 금속 댐 층(20), 냉각층(33)의 표면에 금/은도금을 진행한다.
전술한 내용은 또한 본 발명의 구체적인 실시예로 결코 이에 본 발명의 범위를 제한하는 것은 아니다. 본 발명의 신청범위 내에서 가한 어떠한 첨가나 수정도 본 발명의 범위에 속함을 밝혀둔다.
10 : 세라믹 기판
20 : 일체형 금속 댐 층
21 : 오목형 챔버
201 : 일체형 금속 댐 바닥층
202 : 계단면
203 : 계단층
31 : 전도 전기회로층
32 : 절연층
33 : 냉각층
34 : 양극 패드
35 : 음극 패드
36 : 수직 전도구멍
301 : 냉각바닥층
40 : 다이 본딩 구역
41 : 연결층
42 : 다이 본딩층

Claims (10)

  1. 전력 반도체 집성식 패키징용 세라믹 모듈에 관한 것으로서, 상기 세라믹 모듈은 세라믹 기판 및 일체형 금속 댐 층을 포함하고 있고; 상기 세라믹 기판의 하표면에는 전도 전기회로층, 절연층, 냉각층이 설치되고, 상기 절연층은 전도 전기회로층을 완전히 덮는 형태로 설치되며, 상기 냉각층은 비전도 전기회로층의 구역 상에 위치하며 전도 전기회로층과는 서로 간격을 두고 분리되어 있으며, 냉각층의 두께는 전도 전기회로층 및 절연층의 총두께보다 작지 않고; 상기 세라믹 기판의 상표면에는 양극 패드, 음극 패드, 다수 개의 다이 본딩 구역이 설치되고, 각 다이 본딩 구역 상에는 모두 연결층과 다이 본딩층을 갖추고 있으며, 상기 연결층과 다이 본딩층은 서로 간격을 두고 분리되어 있고; 세라믹 기판 상에는 또한 수직 전도구멍이 설치되며，수직 전도구멍은 다이 본딩 구역과 전도 전기회로층 사이 및 전도 전기회로층과 양극 패드, 음극 패드 사이에 전기적 연결이 되고; 상기 일체형 금속 댐 층은 세라믹 기판의 상표면 상에 설치되고, 일체형 금속 댐 층은 단일 혹은 다수 개의 다이 본딩 구역의 주위를 감싸면서 다이 본딩 구역과 서로 간격을 두고 분리되어 있고; 일체형 금속 댐 층의 두께는 다이 본딩 구역의 두께보다 큰 것을 특징으로 하는 전력 반도체 집성식 패키징용 세라믹 모듈.
  2. 청구항 1에 있어서,
    상기 세라믹 기판은 산화알루미늄 세라믹, 질화알루미늄 세라믹, 질화규소 세라믹, 탄화규소 세라믹을 사용할 수 있는 것을 특징으로 하는 전력 반도체 집성식 패키징용 세라믹 모듈.
  3. 청구항 1에 있어서,
    상기 전도 전기회로층과 냉각층은 모두 전기도금 동 재질을 사용하였고, 냉각층의 두께가 전도 전기회로층의 두께보다 큰 것을 특징으로 하는 전력 반도체 집성식 패키징용 세라믹 모듈.
  4. 청구항 1에 있어서,
    상기 일체형 금속 댐층은 전기도금 동 재질을 사용하는 것을 특징으로 하는 전력 반도체 집성식 패키징용 세라믹 모듈.
  5. 청구항 1에 있어서,
    상기 양극 패드, 음극 패드는 세라믹 기판 상표면 주변에 위치하고 일체형 금속 댐 층과 간격을 두고 분리되어 설치되는 것을 특징으로 하는 전력 반도체 집성식 패키징용 세라믹 모듈.
  6. 청구항 1에 있어서,
    상기 수직 전도구멍은 외부 금속을 채우거나 혹은 전기도금 동을 채워서 완성하는 것을 특징으로 하는 전력 반도체 집성식 패키징용 세라믹 모듈.
  7. 청구항 1에 있어서,
    전력 반도체 집성식 패키징용 세라믹 모듈의 제조 방법은
    （1）세라믹 기판을 취하여, 세라믹 기판 상에 관통구멍을 형성하고;
    （2）세라믹 기판의 상하표면에 금속화를 진행하고;
    （3）상하표면의 금속화가 진행된 세라믹 기판에 드라이 필름 부착, 노출, 현상, 전기도금 작업을 진행하고, 이를 통해 양극 패드, 음극 패드, 연결층, 다이 본딩층, 일체형 금속 댐 바닥층, 전도 전기회로층, 냉각바닥층, 수직 전도구멍을 형성하고;
    （4）세라믹 기판의 상하표면에 다시 한번 드라이 필름 부착, 노출, 현상과 전기도금 작업을 진행하여 일체형 금속 댐 바닥층 및 냉각바닥층이 각자 전기도금 두께가 더 두꺼워질 수 있게 함으로써 일체형 금속 댐 층 및 냉각층을 얻고;
    （5）세라믹 모듈에 대해 필름 제거 작업 및 에칭 작업을 진행하고;
    （6）세라믹 기판의 하표면에 절연 재질을 도포하여 절연층을 형성하는 단계를 포함하는 것을 특징으로 하는 전력 반도체 집성식 패키징용 세라믹 모듈의 제조 방법.
  8. 청구항 7에 있어서,
    단계 (7)을 더 포함하며: 양극 패드, 음극 패드, 연결층, 다이 본딩층, 일체형 금속 댐 층, 냉각층(33)의 표면에 금/은도금을 진행하는 것을 특징으로 하는 전력 반도체 집성식 패키징용 세라믹 모듈의 제조 방법.
  9. 청구항 1에 있어서,
    전력 반도체 집성식 패키징용 세라믹 모듈의 제조 방법은
    （1）세라믹 기판을 취하여, 세라믹 기판 상에 관통구멍을 형성하고;
    （2）세라믹 기판의 상하표면에 금속화를 진행하고;
    （3）상하표면의 금속화가 진행된 세라믹 기판에 드라이 필름 부착, 노출, 현상, 전기도금 작업을 진행하고, 이를 통해 양극 패드, 음극 패드, 연결층, 다이 본딩층, 일체형 금속 댐 바닥층, 전도 전기회로층, 냉각바닥층, 수직 전도구멍을 형성하고;
    （4）세라믹 기판의 상하표면에 다시 한번 드라이 필름 부착, 노출, 현상과 전기도금 작업을 진행하여 일체형 금속 댐 바닥층 및 냉각바닥층이 각자 전기도금 두께가 더 두꺼워질 수 있게 함으로써 일체형 금속 댐 층 및 냉각층을 얻고;
    （5）세라믹 기판의 상하표면에 다시 한번 드라이 필름 부착, 노출, 현상과 전기도금 작업을 진행하여 일체형 금속 댐층 부분 구역의 전기도금 두께가 더 두꺼워질 수 있게 함으로써 위치 제한용 계단면 및 계단층을 얻고;
    （6）세라믹 모듈에 대해 필름 제거 작업 및 에칭 작업을 진행하고;
    （7）세라믹 기판의 하표면에 절연 재질을 도포하여 절연층을 형성하는 단계를 포함하는 것을 특징으로 하는 전력 반도체 집성식 패키징용 세라믹 모듈의 제조 방법.
  10. 청구항 9에 있어서,
    단계 (8)을 더 포함하며: 양극 패드, 음극 패드, 연결층, 다이 본딩층, 일체형 금속 댐 층, 냉각층(33)의 표면에 금/은도금을 진행하는 것을 특징으로 하는 전력 반도체 집성식 패키징용 세라믹 모듈의 제조 방법.
KR1020180081120A 2017-07-13 2018-07-12 전력 반도체 집성식 패키징용 세라믹 모듈 및 그 제조 방법 KR102107901B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201710571008.7A CN107369741A (zh) 2017-07-13 2017-07-13 带一体式金属围坝的led支架模组及其制备方法
CN201710571008.7 2017-07-13
CN201711176148.0A CN108109986B (zh) 2017-07-13 2017-11-22 一种功率半导体集成式封装用陶瓷模块及其制备方法
CN201711176148.0 2017-11-22

Publications (2)

Publication Number Publication Date
KR20190008132A true KR20190008132A (ko) 2019-01-23
KR102107901B1 KR102107901B1 (ko) 2020-05-07

Family

ID=60306882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180081120A KR102107901B1 (ko) 2017-07-13 2018-07-12 전력 반도체 집성식 패키징용 세라믹 모듈 및 그 제조 방법

Country Status (9)

Country Link
US (2) US10461016B2 (ko)
JP (1) JP6549763B2 (ko)
KR (1) KR102107901B1 (ko)
CN (2) CN107369741A (ko)
DE (1) DE102018116847B4 (ko)
FR (1) FR3069101B1 (ko)
GB (1) GB2565227B (ko)
TW (1) TWI729301B (ko)
WO (1) WO2019011198A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019504179A (ja) * 2016-12-07 2019-02-14 東莞市國瓷新材料科技有限公司 銅メッキボックスダムを有するセラミック封入基板の調製方法
CN107369741A (zh) * 2017-07-13 2017-11-21 东莞市凯昶德电子科技股份有限公司 带一体式金属围坝的led支架模组及其制备方法
US20210083148A1 (en) * 2018-07-13 2021-03-18 Shenzhen Biue Spectrum Rick Technology Co., Ltd High power led chip back electrode integrated package module with stand
CN109411586A (zh) * 2018-10-09 2019-03-01 中山市瑞宝电子科技有限公司 一种通过电镀选镀不同材质的表面处理方法
CN109461720A (zh) * 2018-12-12 2019-03-12 湖北方晶电子科技有限责任公司 一种功率半导体贴片封装结构
CN110098170B (zh) * 2019-04-12 2020-01-14 潮州三环（集团）股份有限公司 一种提高电解镀均一性的陶瓷封装基板组合板
CN110034089A (zh) * 2019-04-17 2019-07-19 武汉利之达科技股份有限公司 一种低应力三维陶瓷基板及其制备方法
US11158566B2 (en) 2019-05-24 2021-10-26 Google Llc Integrated circuit with a ring-shaped hot spot area and multidirectional cooling
WO2021022150A1 (en) * 2019-07-31 2021-02-04 Nootens Stephen P Aluminum nitride multilayer power module interposer and method
CN110429009B (zh) * 2019-08-30 2024-03-29 桂林航天电子有限公司 一种错层结构的2类固体继电器
CN110923797A (zh) * 2019-11-08 2020-03-27 东莞市国瓷新材料科技有限公司 利用电解清洗、清洁改善dpc电镀填孔均匀性的工艺
CN111969096A (zh) * 2020-08-31 2020-11-20 福建天电光电有限公司 芯片封装结构
CN112687637B (zh) * 2020-12-24 2022-08-16 中国电子科技集团公司第十三研究所 一种立式金属陶瓷封装外壳、器件及制备方法
CN112864024A (zh) * 2021-01-08 2021-05-28 池州昀冢电子科技有限公司 陶瓷线路板及其制作方法
CN112968110B (zh) * 2021-02-03 2022-02-11 华引芯（武汉）科技有限公司 一种全无机封装大功率led器件及其制作方法
CN113571506B (zh) * 2021-09-24 2021-11-30 至芯半导体(杭州)有限公司 一种紫外发光二极管封装模组结构
CN114400223A (zh) * 2022-01-13 2022-04-26 西安交通大学 一种高集成的单陶瓷基板双面散热封装结构
CN116456609B (zh) * 2023-03-29 2024-03-26 南通威斯派尔半导体技术有限公司 预填充陶瓷覆铜陶瓷绝缘体线路板、功率器件及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201354A (ja) * 2006-01-30 2007-08-09 Matsushita Electric Ind Co Ltd 発光モジュール
JP2010508655A (ja) * 2006-10-31 2010-03-18 クリー インコーポレイテッド Ｌｅｄおよび関連アセンブリの一体化熱拡散器
US20140160688A1 (en) * 2012-12-06 2014-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Package with Interposers
US20150124455A1 (en) * 2012-05-11 2015-05-07 Citizen Holdings Co., Ltd. Led module
US20160190034A1 (en) * 2014-03-31 2016-06-30 Fuji Electric Co., Ltd. Power conversion device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033264A (ja) * 1989-05-30 1991-01-09 Mitsubishi Electric Corp 半導体装置
US5463250A (en) * 1994-04-29 1995-10-31 Westinghouse Electric Corp. Semiconductor component package
JPH1067586A (ja) * 1996-08-27 1998-03-10 Dowa Mining Co Ltd パワーモジュール用回路基板およびその製造方法
JP3864282B2 (ja) * 1998-09-22 2006-12-27 三菱マテリアル株式会社 パワーモジュール用基板及びその製造方法並びにこの基板を用いた半導体装置
KR100439402B1 (ko) * 2001-12-24 2004-07-09 삼성전기주식회사 발광다이오드 패키지
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
KR20030080642A (ko) * 2002-04-10 2003-10-17 삼성전기주식회사 세라믹칩 패키지 제조방법
JP2004259958A (ja) * 2003-02-26 2004-09-16 Kyocera Corp 発光素子収納用パッケージおよび発光装置
TWI245430B (en) * 2004-02-04 2005-12-11 Siliconware Precision Industries Co Ltd Fabrication method of semiconductor package with photosensitive chip
JP2007027279A (ja) * 2005-07-13 2007-02-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2007142476A (ja) * 2007-02-27 2007-06-07 Kyocera Corp 発光装置
WO2008142760A1 (ja) * 2007-05-18 2008-11-27 Sansha Electric Manufacturing Co., Ltd. 電力用半導体モジュール
CN201307606Y (zh) * 2008-12-10 2009-09-09 潮州三环（集团）股份有限公司 一种新型陶瓷封装基座
JP5637992B2 (ja) * 2009-09-15 2014-12-10 株式会社東芝 セラミックス回路基板の製造方法
CN102576697B (zh) * 2009-10-22 2014-11-12 三菱综合材料株式会社 功率模块用基板、带散热器的功率模块用基板、功率模块、功率模块用基板的制造方法及带散热器的功率模块用基板的制造方法
JP5346272B2 (ja) * 2009-12-01 2013-11-20 三ツ星ベルト株式会社 素子搭載基板及び発光装置
JP6005440B2 (ja) * 2011-08-22 2016-10-12 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びこれを含むライトユニット
EP2892074B1 (en) * 2012-08-31 2018-01-03 Mitsubishi Materials Corporation Power module substrate and power module
KR20140047750A (ko) * 2012-10-09 2014-04-23 엘지이노텍 주식회사 발광 장치
US9502429B2 (en) * 2014-11-26 2016-11-22 Sandisk Technologies Llc Set of stepped surfaces formation for a multilevel interconnect structure
CN204289432U (zh) * 2014-12-15 2015-04-22 贵州振华风光半导体有限公司 无引线平面表贴式微波薄膜混合集成电路
CN104465956A (zh) * 2014-12-31 2015-03-25 深圳市晶台股份有限公司 一种一体化led的封装结构
EP3203509B1 (en) * 2016-02-04 2021-01-20 Services Pétroliers Schlumberger Double-sided hermetic multichip module
CN106783755B (zh) * 2016-11-11 2019-12-13 东莞市国瓷新材料科技有限公司 一种带镀铜围坝的陶瓷封装基板制备方法
CN106531703A (zh) * 2016-12-20 2017-03-22 广州硅能照明有限公司 高性能倒装cob封装结构及其制作方法
CN107369741A (zh) * 2017-07-13 2017-11-21 东莞市凯昶德电子科技股份有限公司 带一体式金属围坝的led支架模组及其制备方法
CN208240668U (zh) * 2017-11-22 2018-12-14 东莞市国瓷新材料科技有限公司 一种功率半导体集成式封装用陶瓷模块

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201354A (ja) * 2006-01-30 2007-08-09 Matsushita Electric Ind Co Ltd 発光モジュール
JP2010508655A (ja) * 2006-10-31 2010-03-18 クリー インコーポレイテッド Ｌｅｄおよび関連アセンブリの一体化熱拡散器
US20150124455A1 (en) * 2012-05-11 2015-05-07 Citizen Holdings Co., Ltd. Led module
US20140160688A1 (en) * 2012-12-06 2014-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Package with Interposers
US20160190034A1 (en) * 2014-03-31 2016-06-30 Fuji Electric Co., Ltd. Power conversion device

Also Published As

Publication number Publication date
GB2565227A (en) 2019-02-06
JP6549763B2 (ja) 2019-07-24
WO2019011198A1 (zh) 2019-01-17
US11011450B2 (en) 2021-05-18
KR102107901B1 (ko) 2020-05-07
JP2019021921A (ja) 2019-02-07
US10461016B2 (en) 2019-10-29
DE102018116847B4 (de) 2021-07-01
GB201811180D0 (en) 2018-08-29
TW201909346A (zh) 2019-03-01
GB2565227B (en) 2020-07-15
US20190019740A1 (en) 2019-01-17
US20190103336A1 (en) 2019-04-04
FR3069101B1 (fr) 2022-10-07
DE102018116847A1 (de) 2019-01-17
CN108109986B (zh) 2024-04-23
CN108109986A (zh) 2018-06-01
CN107369741A (zh) 2017-11-21
TWI729301B (zh) 2021-06-01
FR3069101A1 (fr) 2019-01-18

Similar Documents

Publication Publication Date Title
KR102107901B1 (ko) 전력 반도체 집성식 패키징용 세라믹 모듈 및 그 제조 방법
US5386339A (en) Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink
CN108133915B (zh) 功率器件内置且双面散热的功率模组及其制备方法
US6165820A (en) Package for electronic devices
US5504372A (en) Adhesively sealed metal electronic package incorporating a multi-chip module
KR970005707B1 (ko) 다층 배선 기판, 이 기판을 이용한 반도체 장치 및 다층 배선 기판의 제조방법
KR20140113451A (ko) 전력 오버레이 구조 및 그 제조 방법
KR20140113473A (ko) 전력 오버레이 구조 및 그 제조 방법
US11908760B2 (en) Package with encapsulated electronic component between laminate and thermally conductive carrier
US20210143103A1 (en) Power module and method for manufacturing power module
US20180247924A1 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
CN208240668U (zh) 一种功率半导体集成式封装用陶瓷模块
WO2020159031A1 (ko) 전력 반도체 모듈 패키지 및 이의 제조방법
TW200849518A (en) Electronic component module and method of manufacturing the same
CN217387149U (zh) 耐用型封装用氧化铝陶瓷基板
CN114730752B (zh) 功率电子模块用导电金属框架及相关制造方法
US20220377901A1 (en) Electronic device with castellated board
US11791254B2 (en) Electrically power assembly with thick electrically conductive layers
US20240194546A1 (en) Half bridge ceramic hermetic package structure
KR20180005389A (ko) 후막인쇄기법을 이용한 절연기판
EP3223306B1 (en) Semiconductor package
CN117594540A (zh) 一种高功率密度集成电路模块封装方法及其封装结构
EP0896367A2 (en) Packaging power semiconductors
TWM586454U (zh) 一種具有高散熱效能配線基板封裝之半導體模組

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant