CN110034089A - 一种低应力三维陶瓷基板及其制备方法 - Google Patents

一种低应力三维陶瓷基板及其制备方法 Download PDF

Info

Publication number
CN110034089A
CN110034089A CN201910308743.8A CN201910308743A CN110034089A CN 110034089 A CN110034089 A CN 110034089A CN 201910308743 A CN201910308743 A CN 201910308743A CN 110034089 A CN110034089 A CN 110034089A
Authority
CN
China
Prior art keywords
ceramic substrate
low stress
box dam
dimensional
dimensional ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910308743.8A
Other languages
English (en)
Inventor
刘松坡
黄卫军
刘学昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polytron Technologies Inc Of Wuhan
Original Assignee
Polytron Technologies Inc Of Wuhan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Polytron Technologies Inc Of Wuhan filed Critical Polytron Technologies Inc Of Wuhan
Priority to CN201910308743.8A priority Critical patent/CN110034089A/zh
Publication of CN110034089A publication Critical patent/CN110034089A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894Materials of the insulating layers or coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明公开了一种低应力三维陶瓷基板制备方法,所述三维陶瓷基板包括平面陶瓷基板及其上部金属围坝,所述上部金属围坝通过复合电镀技术直接生长在平面陶瓷基板上,其中所述复合电镀技术,具体在金属电镀液中添加陶瓷颗粒,通过电镀得到含陶瓷颗粒的复合电镀层,所述复合电镀技术可以大幅降低所述金属围坝结构内部应力,从而有效降低三维陶瓷基板翘曲风险,提高器件封装质量与生产效率。

Description

一种低应力三维陶瓷基板及其制备方法
技术领域
本发明属于电子制造领域,尤其涉及一种封装基板制备技术。
背景技术
陶瓷基板以其耐热并且导热性好、机械强度高、耐腐蚀等性能优势成为一种重要的封装基板材料。随着对电子器件封装气密性要求的日益提高,含围坝结构的三维陶瓷基板受到业内广泛关注。电镀以及焊接技术制备围坝是目前制作三维陶瓷基板围坝结构的主流技术。
例如,专利文献CN105826458A公开了一种含金属围坝的陶瓷基板制备方法,但是采用焊接技术将金属围坝焊接于平面陶瓷基板上,通过上述工艺,金属围坝和平面陶瓷基板构成三维陶瓷基板。
此外,专利文献CN106783755A公开了一种带金属围坝的三维陶瓷基板制备方法,其中金属围坝采用电镀工艺进行制备,但在电镀生长制备金属围坝过程中,由于金属围坝厚度较大,金属围坝内部应力过大,易导致三维陶瓷基板翘曲,从而影响器件的封装质量和生产效率。
发明内容
针对现有技术不足或改进需求,本发明提供了一种采用复合电镀技术制备含金属围坝的三维陶瓷基板方法。其中,本发明专利的目的在于优化目前三维陶瓷基板制备工艺,降低围坝结构内部应力和基板翘曲,提高器件封装质量与生产效率。
为实现上述目的,按照本发明的一个方面,提供了一种低应力三维陶瓷基板,具体包括平面陶瓷基板以及位于所述平面陶瓷基板上的金属围坝结构,其中所述金属围坝结构中含有陶瓷颗粒,通过复合电镀技术制备。
进一步,所述金属围坝结构中陶瓷颗粒均匀分布;
进一步,所述陶瓷颗粒材料为氧化铝、二氧化硅、碳化硅、氮化硅等;
进一步,金属围坝结构为封闭环形,具体可为圆形环、方形环或其他闭合环形;
进一步,所述陶瓷颗粒平均直径为0.1-100μm。
为实现上述目的,按照本发明的一个方面,本发明一种低应力三维陶瓷基板制备方法,其特征在于,具有以下工艺步骤:
步骤一,通过激光打孔、溅射种子层、曝光显影,图形电镀等工艺,制备具有图案化的平面电镀陶瓷基板;
步骤二,通过向金属电镀液中添加陶瓷颗粒以及分散剂,配制复合电镀液;
步骤三,通过在所述平面电镀陶瓷基板上贴覆干膜,然后通过多次曝光、显影、复合电镀等工艺,制备出具有金属复合电镀围坝的三维陶瓷基板。
进一步,所述步骤二中,配制复合电镀液时,在金属电镀液中添加10%-30%重量比陶瓷颗粒和0.5-3.0%分散剂。
进一步,所述步骤二中,复合电镀中金属电镀液为硫酸铜溶液;
进一步,所述步骤二中,分散剂为氯化铵,硫酸铵,硝酸铵等一种或者几种组合;
进一步,所述步骤二中,所述陶瓷颗粒材料为氧化铝、二氧化硅、碳化硅、氮化硅等一种或者几种组合;
进一步,所述步骤二中,所述陶瓷颗粒平均直径为0.1-10μm;
本发明的有益效果为:提出了一种电子封装用三维陶瓷基板制备技术,通过复合电镀制备具有一定厚度的金属围坝结构,降低围坝内部应力,从而有效降低三维陶瓷基板翘曲,提高器件封装质量与效率。
附图说明
图1是本发明专利制备的三维陶瓷基板结构示意图。
图2是本发明专利制备的三维陶瓷基板截面示意图。
图3是本发明专利制备的三维陶瓷基板制备流程图。
附图标识说明:平面陶瓷基板1,金属线路层2,金属复合电镀围坝3。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用于解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明一种低应力三维陶瓷基板,具体包括平面陶瓷基板1以及位于所述平面陶瓷基板1上围坝结构3,其中平面陶瓷基板1上具有线路层2,上述线路层2为围坝内芯片提供电信号或者电力供应。其中金属复合电镀围坝3中陶瓷颗粒4均匀分布。通过复合电镀制备具有一定厚度的金属围坝结构,降低围坝内部应力,从而有效降低三维陶瓷基板翘曲,提高器件封装质量与效率。一般的,陶瓷颗粒材料为氧化铝、二氧化硅、碳化硅、氮化硅等,金属围坝结构为封闭环形,具体可为圆形环、方形环或其他闭合环形。
实施例1
本实施例提供一种低应力三维陶瓷基板及其制备方法,具体包括以下步骤:
步骤一:采用激光打孔、溅射金属种子层(TiCu)、曝光显影,图形电镀等工艺,制备表面含金属线路层的电镀陶瓷基板,得到平面电镀陶瓷基板;
步骤二:在硫酸铜电镀液中添加重量比10%、平均直径为1μm的氧化铝颗粒和重量比1.0%硫酸铵,配制得到复合电镀液;
步骤三:在平面陶瓷基板上贴覆0.075mm厚干膜,然后通过曝光、显影和复合电镀,制备出含有氧化铝颗粒的复合电镀层,其中复合电镀层中氧化铝颗粒均匀分布;
步骤四:重复步骤三,通过多次曝光、显影和复合电镀,制备出厚度为0.7mm的金属复合电镀围坝;
步骤五:去掉干膜和金属种子层,得到含金属复合围坝的三维陶瓷基板。
实施例2
本实施例提供一种低应力三维陶瓷基板以及制备方法,具体包括以下步骤:
步骤一:采用激光打孔、溅射金属种子层、曝光显影,图形电镀等工艺,制备表面含金属线路层的电镀陶瓷基板,得到平面电镀陶瓷基板;
步骤二:在硫酸铜电镀液中添加重量比15%、平均直径为10μm的碳化硅颗粒和重量比3.0%氯化铵,配制得到复合电镀液;
步骤三:在平面陶瓷基板上贴覆0.075mm厚干膜,然后通过曝光、显影和复合电镀,制备出含有碳化硅颗粒的复合电镀层,其中复合电镀层中碳化硅颗粒均匀分布;
步骤四:重复步骤三,通过多次曝光、显影和复合电镀,制备出厚度为1.0mm的金属复合电镀围坝;
步骤五:去掉干膜和金属种子层,得到含金属复合围坝的三维陶瓷基板。
本领域技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种低应力三维陶瓷基板,由平面陶瓷基板及其上部金属围坝组成,其特征在于,所述金属围坝通过复合电镀技术直接生长在所述平面陶瓷基板上。
2.根据权利要求1所述的一种低应力三维陶瓷基板,其特征在于所述金属围坝结构中含有均匀分布的陶瓷颗粒。
3.根据权利要求2所述的一种低应力三维陶瓷基板,其特征在于,所述陶瓷颗粒材料为氧化铝、二氧化硅、碳化硅、氮化硅中一种或者几种组合。
4.根据权利要求2所述的一种低应力三维陶瓷基板,其特征在于,所述陶瓷颗粒平均直径为0.1-100μm,其中优选平均直径为0.1-10μm。
5.根据权利要求1所述的一种低应力三维陶瓷基板,其特征在于所述金属围坝厚度为0.3-3.0mm,其中优选厚度为0.5-1.0mm。
6.根据权利要求1所述的一种低应力三维陶瓷基板,其特征在于所述金属围坝结构为封闭环形,具体可为圆形环、方形环或其他闭合环形。
7.一种低应力三维陶瓷基板制备方法,其特征在于,具有以下工艺步骤:
步骤一,通过激光打孔、溅射种子层、曝光显影,图形电镀等工艺,制备具有图案化的平面电镀陶瓷基板;
步骤二,通过向金属电镀液中添加陶瓷颗粒以及分散剂,配制得到复合电镀液;
步骤三,通过在所述平面电镀陶瓷基板上贴覆干膜,然后通过多次曝光、显影、复合电镀等工艺,制备出具有金属复合围坝的三维陶瓷基板。
8.根据权利要求7所述的一种低应力三维陶瓷基板制备方法,其特征在于,所述步骤二中配制所述复合电镀液时,在所述金属电镀液中添加10%-30%重量比陶瓷颗粒。
9.根据权利要求8所述的一种低应力三维陶瓷基板制备方法,其特征在于,所述步骤二中配制复合电镀液时,在所述金属电镀液中添加0.5-3.0%重量比分散剂。
CN201910308743.8A 2019-04-17 2019-04-17 一种低应力三维陶瓷基板及其制备方法 Pending CN110034089A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910308743.8A CN110034089A (zh) 2019-04-17 2019-04-17 一种低应力三维陶瓷基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910308743.8A CN110034089A (zh) 2019-04-17 2019-04-17 一种低应力三维陶瓷基板及其制备方法

Publications (1)

Publication Number Publication Date
CN110034089A true CN110034089A (zh) 2019-07-19

Family

ID=67238804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910308743.8A Pending CN110034089A (zh) 2019-04-17 2019-04-17 一种低应力三维陶瓷基板及其制备方法

Country Status (1)

Country Link
CN (1) CN110034089A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202712257U (zh) * 2012-07-05 2013-01-30 深圳市格天光电有限公司 陶瓷基材led光源模组支架
CN103968345A (zh) * 2013-01-31 2014-08-06 襄阳新瑞源科技信息有限公司 多质点陶瓷/金属复合材料散热基板及制备方法
CN104752599A (zh) * 2013-12-27 2015-07-01 财团法人工业技术研究院 导电散热基板
CN108109986A (zh) * 2017-07-13 2018-06-01 东莞市国瓷新材料科技有限公司 一种功率半导体集成式封装用陶瓷模块及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202712257U (zh) * 2012-07-05 2013-01-30 深圳市格天光电有限公司 陶瓷基材led光源模组支架
CN103968345A (zh) * 2013-01-31 2014-08-06 襄阳新瑞源科技信息有限公司 多质点陶瓷/金属复合材料散热基板及制备方法
CN104752599A (zh) * 2013-12-27 2015-07-01 财团法人工业技术研究院 导电散热基板
CN108109986A (zh) * 2017-07-13 2018-06-01 东莞市国瓷新材料科技有限公司 一种功率半导体集成式封装用陶瓷模块及其制备方法

Similar Documents

Publication Publication Date Title
Sullivan et al. Electroless nickel plating for making ohmic contacts to silicon
WO2011078010A1 (ja) 絶縁基板、絶縁基板の製造方法、配線の形成方法、配線基板および発光素子
WO2016088395A1 (ja) ニッケルめっき液、固体微粒子付着ワイヤーの製造方法及びその固体微粒子付着ワイヤー
TW201923155A (zh) 銅合金多孔吸液芯及其製備方法
CN109023459A (zh) 一种双层多尺度强化沸腾的表面结构及其制备方法
KR20130004171A (ko) 금속 옥살레이트로부터 생성된 브레이즈를 포함하는 디바이스를 제조하기 위한 프로세스
JP5266088B2 (ja) 電磁シールド用めっき膜、電磁シールド基板及びその製造方法
CN110854066A (zh) 一种半导体电镀方法
CN104752599B (zh) 导电散热基板
CN110034089A (zh) 一种低应力三维陶瓷基板及其制备方法
JP2007005709A (ja) Led照明装置用の低熱抵抗配線基板およびled照明装置
CN109087902B (zh) 一种走线结构及其制备方法、显示装置
WO2018120432A1 (zh) 一种具有渗透性的太阳能电池用背场铝浆及其制备方法和应用
JPS5933665B2 (ja) 応力のないニツケル層を与える方法
CN114086179B (zh) 一种铜基体表面金刚石耐磨涂层的制备方法
US5073240A (en) Anhydrous electrophoretic silver coating technique
CN110819991B (zh) 蚀刻液及使用其的封装基板的制造方法
Luo et al. Epitaxial Electrodeposition of Wide Bandgap Cuprous Bromide on Silver via a Silver Bromide Buffer Layer
Jun et al. Fabrication of electroplate Sn-Ag bumps without a lithography process for 3D packaging
CN109243984B (zh) 一种igbt铝碳化硅散热基板的阻焊方法
JP2011073113A (ja) 二重被覆ダイヤモンド研磨材粒子及びその製造方法
RU2561240C2 (ru) Способ изготовления корпуса микросхемы
US3859176A (en) Method for making thin film tungsten-thorium alloy
KR100645641B1 (ko) Ptfe를 이용한 인쇄회로기판용 임프린트 몰드 및 그제조방법
CN112877560B (zh) 一种金刚石/铜复合材料及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190719

RJ01 Rejection of invention patent application after publication