DE102018116847A1 - Keramik-Modul für eine leistungshalbleiter-integrierte Verpackung und dessen Präparationsverfahren - Google Patents

Keramik-Modul für eine leistungshalbleiter-integrierte Verpackung und dessen Präparationsverfahren Download PDF

Info

Publication number
DE102018116847A1
DE102018116847A1 DE102018116847.0A DE102018116847A DE102018116847A1 DE 102018116847 A1 DE102018116847 A1 DE 102018116847A1 DE 102018116847 A DE102018116847 A DE 102018116847A DE 102018116847 A1 DE102018116847 A1 DE 102018116847A1
Authority
DE
Germany
Prior art keywords
layer
ceramic substrate
die
electrode block
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018116847.0A
Other languages
English (en)
Other versions
DE102018116847B4 (de
Inventor
Zhaohui Wu
Wei Kang
Xiaoquan Guo
Jun Zhang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Baixin Chuangda Electronic Technology Co Cn
Original Assignee
Dongguan China Advanced Ceramic Tech Co Ltd
Dongguan China Advanced Ceramic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan China Advanced Ceramic Tech Co Ltd, Dongguan China Advanced Ceramic Technology Co Ltd filed Critical Dongguan China Advanced Ceramic Tech Co Ltd
Publication of DE102018116847A1 publication Critical patent/DE102018116847A1/de
Application granted granted Critical
Publication of DE102018116847B4 publication Critical patent/DE102018116847B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Keramikmodul für die leistungshalbleiter-integrierte Verpackung und dessen Präparationsverfahren. Das Keramikmodul besteht aus einem Keramiksubstrat (10) und aus einer integrierten Metalldämmschicht (20). Durch Auftragen einer integrierten Metalldämmschicht (20) auf die obere Oberfläche des Keramiksubstrats (10) und durch Bilden von Kammern (21) um die Die-Bonding-Flächen (40) kann der Halbleiterchip hermetisch abgedichtet werden. Durch Auftragen einer wärmeableitenden Schicht (33) auf die untere Oberfläche des Keramiksubstrats (10) kann die vom Halbleiterchip erzeugte Abwärme schnell nach außen abgeleitet werden. Das Produkt ist einfach herzustellen und weist eine hohe Produktekonsistenz auf.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft das Gebiet der Leistungshalbleiter-Verpackungstechnologie, insbesondere ein Keramikmodul für eine leistungshalbleiter-integrierte Verpackung und dessen Präparationsverfahren.
  • Stand der Technik
  • Bei integrierten Schaltungen und Anwendungen der Leistungselektronik wurden Halbleiter-Bauelemente für die photoelektronische Umwandlung und Leistungsumwandlung weitverbreitet auf verschiedenen Gebieten angewendet, wie beispielsweise für leistungsstarke Leuchtdioden, Laser, Motorsteuerungen, bei der Windenergiegewinnung und bei UPS. In den letzten Jahren wurde die Miniaturisierung der Leistungselektronikmodule als Reaktion auf die Anforderungen an die Größe und an das Gewicht der Leistungselektronik-Systeme zu einem Trend.
  • Um das Problem einer geringen Leistung, geringen Integration und einer unzureichenden Funktionalität eines einzelnen Chips während des Verpackungsprozesses mit dem Leistungselektronikmodul zu lösen, müssen mehrere hochintegrierte und leistungsstarke Chips mit einer hohen Zuverlässigkeit über eine Serien- und Parallelschaltung in ein Modul eingebaut sein, um ein integriertes Paket mit mehreren Chips zu schaffen.
  • Ein integriertes Paket mit mehreren Chips wird die Dichte des Stroms, der durch das Modul fließt, erhöhen, wobei die Stromaufnahme des Chips ebenfalls höher ist. Daher muss die Wärmeleitfähigkeit des Moduls erhöht werden. Da zusätzlich die Betriebsspannung größer ist, muss auch die Dämmleistung des Moduls verbessert werden. Daher müssen ein Material des Verdrahtungsleiters mit einem niedrigen Widerstand und ein Isoliermaterial mit einer niedrigen Dielektrizitätskonstante und mit einer hohen Wärmeleitfähigkeit als ein Paketträger gewählt werden. Mit einem Keramikmodul werden eben diese Anforderungen erfüllt.
  • Bei einem Leistungshalbleiterpaket ist ein Keramikmodul (oder ein Keramiksockel) ein wichtiges Trägersubstrat für Halbleiterchips und andere mikroelektronische Geräte, die die Funktionen der Bildung einer abgedichteten Kammer, eines mechanischen Schutzes der Unterstützung, einer elektrischen Verschaltung (Isolation), einer Wärmeleitung, einer Wärmeableitung und eines Hilfslichts ermöglichen. Zu den Keramikmodulen, die mit Leistungshalbleiterpaketen verwendet werden, gehören HTCC-/LTCC- und DBC-Keramiksubstrate.
  • HTCC (High Temperature Cofired Ceramics) wird ebenfalls als eine mehrschichtige Cofired-Keramik mit hoher Temperatur bezeichnet, während LTCC (Low Temperature Cofired Ceramics) ebenfalls als eine mehrschichtige Cofired-Keramik mit niedriger Temperatur bezeichnet wird. Bei dieser Technologie wird für die komplette Herstellung der Schalter eine Dickschichtdrucktechnik angewendet. Daher ist die Schaltungsoberfläche rau (Ra beträgt ungefähr 1 bis 3 µm), wobei die Ausrichtung ungenau ist. Weiter weisen die Keramikmodule durch mehrschichtige Keramiklaminate, Hochtemperatursinterung und durch weitere Verfahren eine ungenaue Größe und eine starke Krümmung auf. Weiter weist das in diesem Verfahren verwendete Keramikmaterial eine komplexe Formulierung und eine niedrige Wärmeleitfähigkeit auf und muss mit einer speziellen Gesenkpresse behandelt werden, so dass die Herstellung zeitaufwendig und mit hohen Kosten verbunden ist.
  • Ein DBC-Keramiksubstrat (Direct Bonded Copper) wird ebenfalls als ein direktgebundenes Keramiksubstrat bezeichnet. Diese Technologie wendet zum Sintern der Kupferfolie auf den oberen und unteren Oberflächen der Keramik ein Hochtemperatur-Bonding-Verfahren an. Die Schaltung wird durch Ätzen nach dem Design der Schaltung gebildet. Dieses Verfahren führt dazu, dass auf der Oberfläche des DBC-Keramiksubstrats keine abgedichtete konkave Kammer gebildet wird, so dass ein Bilden einer hermetischen Vakuumverpackung und ein Bilden der vertikalen durchgehenden Löcher nicht möglich sind, um die Verschaltung der oberen und unteren Schaltungen herzustellen. Daher sind Serien- und Parallelschaltungen mit mehreren Chips und die Verdrahtung schwierig. Die obengenannten Nachteile haben die Anwendbarkeit solcher Keramiksubstrate in Leistungshalbleiterpaketen stark beeinträchtigt.
  • Aufgabe der Erfindung
  • Angesichts der Nachteile des Standes der Technik besteht das Hauptziel der vorliegenden Erfindung in der Schaffung eines Keramikmoduls für eine leistungshalbleiter-integrierte Verpackung und dessen Präparationsmethode, mit dem die Nachteile der ungenauen Größe, der starken Krümmungen, einer unzureichenden Wärmeableitung, keiner vertieften abgedichteten Kammern und der unpraktischen Anwendbarkeit für die Integration mehrerer Chips des Keramiksubstrats nach dem Stand der Technik umgangen werden können.
  • Technische Lösung
  • Zum Erreichen des obengenannten Ziels wendet die vorliegende Erfindung die folgenden technischen Lösungen an.
  • Nach einem Aspekt der vorliegenden Erfindung wird ein Keramikmodul für eine leistungshalbleiter-integrierte Verpackung geschaffen. Das Keramikmodul umfasst ein Keramiksubstrat und eine integrierte Metalldämmschicht. Auf eine untere Oberfläche des Keramiksubstrats sind eine leitfähige integrierte Schaltung, eine Isolationsschicht und eine wärmeableitende Schicht aufgetragen. Mit der Isolationsschicht wird die leitfähige integrierte Schaltung vollständig beschichtet. Die wärmeableitende Schicht ist auf eine Fläche außerhalb der leitfähigen integrierten Schaltung und in einem Abstand zur leitfähigen integrierten Schaltung aufgetragen. Die wärmeableitende Schicht weist eine Dicke auf, die nicht geringer als eine Gesamtdicke der leitfähigen integrierten Schaltung und der Isolationsschicht ist. Auf eine obere Oberfläche des Keramiksubstrats sind ein positiver Elektrodenblock, ein negativer Elektrodenblock und mehrere Die-Bonding-Flächen aufgetragen. Auf den Die-Bonding-Flächen sind je eine Verbindungsschicht und eine Die-Bonding-Schicht aufgetragen. Dabei sind die Verbindungsschicht und die Die-Bonding-Schicht in einem Abstand zueinander aufgetragen. Das Keramiksubstrat weist vertikale durchgehende Löcher auf. Die vertikalen durchgehenden Löcher sind elektrisch zwischen den Die-Bonding-Flächen und der leitfähigen integrierten Schaltung bzw. zwischen der leitfähigen integrierten Schaltung und dem positiven Elektrodenblock und dem negativen Elektrodenblock verbunden. Die integrierte Metalldämmschicht ist auf der oberen Oberfläche des Keramiksubstrats aufgetragen. Die integrierte Metalldämmschicht umschließt eine Peripherie einer einzelnen Die-Bonding-Fläche oder mehrerer Die-Bonding-Flächen und ist in einem Abstand zu den Die-Bonding-Flächen aufgetragen. Die integrierte Metalldämmschicht weist eine Dicke auf, die größer als jene der Die-Bonding-Flächen ist.
  • Nach einem weiteren Aspekt der vorliegenden Erfindung wird ein Präparationsverfahren eines Keramikmoduls für eine leistungshalbleiter-integrierte Verpackung geschaffen. Dieses Präparationsverfahren umfasst die folgenden Schritte:
    1. (1) Auftragen eines Keramiksubstrats und Perforieren des Keramiksubstrats;
    2. (2) Metallisieren der oberen und unteren Oberflächen des Keramiksubstrats;
    3. (3) Anhaften eines Trockenfilms, Freilegen, Entwickeln und Galvanisieren des Keramiksubstrats mit den metallisierten oberen und unteren Oberflächen, um einen positiven Elektrodenblock, einen negativen Elektrodenblock, eine Verbindungsschicht, eine Die-Bonding-Schicht, eine integrierte untere Metalldämmschicht, eine leitfähige integrierte Schaltung, eine wärmeableitende untere Schicht und vertikale durchgehende Löcher zu bilden;
    4. (4) Anhaften eines Trockenfilms, erneutes Freilegen, Entwickeln und Galvanisieren der oberen und unteren Oberflächen des Keramiksubstrats, um die integrierte untere Metalldämmschicht und die wärmeableitende untere Schicht jeweils zu galvanisieren und zu verdicken, um eine integrierte Metalldämmschicht und eine wärmeableitende Schicht zu bilden;
    5. (5) Entfernen der Filme und Ätzen des Keramiksubstrats; und
    6. (6) Auftragen eines Isoliermaterials auf die untere Oberfläche des Keramiksubstrats, um eine Isolationsschicht zu bilden.
  • Nach einem weiteren Aspekt der vorliegenden Erfindung wird ein Präparationsverfahren eines Keramikmoduls für eine leistungshalbleiter-integrierte Verpackung geschaffen. Dieses Präparationsverfahren umfasst die folgenden Schritte:
    1. (1) Auftragen eines Keramiksubstrats nach Perforieren des Keramiksubstrats;
    2. (2) Metallisieren der oberen und unteren Oberflächen des Keramiksubstrats;
    3. (3) Anhaften eines Trockenfilms, Freilegen, Entwickeln und Galvanisieren des Keramiksubstrats mit den metallisierten oberen und unteren Oberflächen, um einen positiven Elektrodenblock, einen negativen Elektrodenblock, eine Verbindungsschicht, eine Die-Bonding-Schicht, eine integrierte untere Metalldämmschicht, eine leitfähige integrierte Schaltung, eine wärmeableitende untere Schicht und vertikale durchgehende Löcher zu bilden;
    4. (4) Anhaften eines Trockenfilms, erneutes Freilegen, Entwickeln und Galvanisieren der oberen und unteren Oberflächen des Keramiksubstrats, um die integrierte untere Metalldämmschicht und die wärmeableitende untere Schicht jeweils zu galvanisieren und zu verdicken, um eine integrierte Metalldämmschicht und eine wärmeableitende Schicht zu bilden;
    5. (5) Anhaften eines Trockenfilms, erneutes Freilegen, Entwickeln und Galvanisieren der oberen Oberfläche des Keramiksubstrats, um einen Teil der integrierten Metalldämmschicht zu galvanisieren und zu verdicken, um eine gestufte Oberfläche und eine gestufte Schicht zu bilden;
    6. (6) Entfernen der Filme und Ätzen des Keramiksubstrats; und
    7. (7) Auftragen eines Isoliermaterials auf die untere Oberfläche des Keramiksubstrats, um eine Isolationsschicht zu bilden.
  • Im Vergleich mit dem Stand der Technik weist die vorliegende Erfindung offensichtliche Vorteile und vorteilhafte Effekte auf, was sich insbesondere aus den obengenannten technischen Lösungen ergibt:
  • Durch Auftragen der integrierten Metalldämmschicht auf die obere Oberfläche des Keramiksubstrats sowie durch Bilden der Kammern um die Die-Bonding-Flächen kann der Halbleiterchip hermetisch abgedichtet werden. Durch Auftragen der wärmeableitenden Schicht auf die untere Oberfläche des Keramiksubstrats wird die vom Halbleiterchip erzeugte Abwärme schnell nach außen abgeleitet, um die Leistung der Wärmeableitung zu verbessern. Durch Bilden der leitfähigen integrierten Schaltung und der vertikalen durchgehenden Löcher kann eine Serie mit mehreren Chips und eine Parallelschaltung auf der unteren Oberfläche des Keramiksubstrats geschaffen werden. Mit der vorliegenden Erfindung kann die mit mehreren Chips integrierte Verpackung der Leistungshalbleiter mit den Vorteilen der guten thermoelektrischen Trennung, der hohen Luftdichtheit, des geringen Wärmewiderstands, der kompakten Struktur usw. geschaffen werden. Der Herstellungsprozess ist einfach und die Produktekonsistenz ist hoch.
  • Figurenliste
    • 1 zeigt eine perspektivische Ansicht eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung,
    • 2 zeigt eine Unteransicht des bevorzugten Ausführungsbeispiels der vorliegenden Erfindung und
    • 3 zeigt eine Teilquerschnittansicht des bevorzugten Ausführungsbeispiels der vorliegenden Erfindung.
  • Detaillierte Beschreibung bevorzugter Ausführungsbeispiele
  • Die 1 bis 3 stellen eine spezifische Struktur eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung, die ein Keramiksubstrat 10 und eine integrierte Metalldämmschicht 20 umfasst, dar.
  • Auf der unteren Oberfläche des Keramiksubstrats 10 sind eine leitfähige integrierte Schaltung 31, eine Isolationsschicht 32 und eine wärmeableitende Schicht 33 aufgetragen. Mit der Isolationsschicht 32 wird die leitfähige integrierte Schaltung 31 vollständig beschichtet. Die wärmeableitende Schicht 32 ist auf eine Fläche außerhalb der leitfähigen integrierten Schaltung 31 und in einem Abstand zur leitfähigen integrierten Schaltung 31 aufgetragen. Die Dicke der wärmeableitenden Schicht 33 ist nicht geringer als die Gesamtdicke der leitfähigen integrierten Schaltung 31 und der Isolationsschicht 32. Bei diesem Ausführungsbeispiel sind sowohl die leitfähige integrierte Schaltung 31 als auch die wärmeableitende Schicht 33 aus einem galvanisierten Kupfermaterial hergestellt. Die Dicke der wärmeableitenden Schicht 33 ist größer als die Dicke der leitfähigen integrierten Schaltung 31. Die Isolationsschicht 32 besteht aus einer weißen oder grünen Tinte. Die Dicke der Isolationsschicht 32 ist dabei geringer als die Dicke der wärmeableitenden Schicht 33.
  • Auf die obere Oberfläche des Keramiksubstrats 10 sind ein positiver Elektrodenblock 34, ein negativer Elektrodenblock 35 und mehrere Die-Bonding-Flächen 40 aufgetragen. Jede der Die-Bonding-Flächen 40 weist eine Verbindungsschicht 41 und eine Die-Bonding-Schicht 42 auf. Die Verbindungsschicht 41 und die Die-Bonding-Schicht 42 sind in einem Abstand zueinander aufgetragen. Bei diesem Ausführungsbeispiel sind der positive Elektrodenblock 34 und der negative Elektrodenblock 35 an der Peripherie der oberen Oberfläche des Keramiksubstrats 10 und in einem Abstand zur integrierten Metalldämmschicht 20 angeordnet. Die mehreren Die-Bonding-Flächen 40 sind in einer Reihe angeordnet.
  • Das Keramiksubstrat 10 weist vertikale durchgehende Löcher 36 auf. Die vertikalen durchgehenden Löcher 36 sind elektrisch zwischen den Die-Bonding-Flächen 40 und der leitfähigen integrierten Schaltung 31 bzw. zwischen der leitfähigen integrierten Schaltung 31 und dem positiven Elektrodenblock 34 und dem negativen Elektrodenblock 35 verbunden, d.h. die Verbindungsschicht 41 bzw. die Die-Bonding-Schicht 42 sind elektrisch über die entsprechenden vertikalen durchgehenden Löcher 36 mit der leitfähigen integrierten Schaltung 31 verbunden. Der positive Elektrodenblock 34 bzw. der negative Elektrodenblock 35 sind über die entsprechenden vertikalen durchgehenden Löcher 36 mit der leitfähigen integrierten Schaltung 31 verbunden, um so eine Struktur aus einer Schaltung mit einer Serien- und Parallelschaltung zu bilden. Bei diesem Ausführungsbeispiel sind die vertikalen durchgehenden Löcher 36 mit einem äußeren Metall oder mit einem galvanisierten Kupfer gefüllt. Das Keramiksubstrat 10 ist weiter aus Aluminiumoxidkeramik (Al2O3), Aluminiumnitrid-Keramik (AlN), Siliziumnitridkeramik (Si3N4) oder Siliziumkarbid-Keramik (SiC) hergestellt, worauf das Keramiksubstrat 10 jedoch nicht beschränkt ist. Eine Aluminiumoxidkeramik ist kostengünstig. Die Aluminiumnitrid-Keramik hat eine gute Wärmeableitung. Eine Siliziumnitridkeramik weist eine hohe Festigkeit auf, während eine Siliziumkarbid-Keramik preisgünstig ist und eine gute Wärmeableitung aufweist.
  • Die integrierte Metalldämmschicht 20 ist auf die obere Oberfläche des Keramiksubstrats 10 aufgetragen. Die integrierte Metalldämmschicht 20 umschließt eine Peripherie einer einzelnen Die-Bonding-Fläche oder mehrerer Die-Bonding-Flächen 40 und ist in einem Abstand zu den Die-Bonding-Flächen 40 aufgetragen. Die Dicke der integrierten Metalldämmschicht 20 ist größer als die Dicke der Die-Bonding-Flächen 40. In diesem Ausführungsbeispiel ist die integrierte Metalldämmschicht 20 aus einem galvanisierten Kupfermaterial hergestellt. Weiter weist die integrierte Metalldämmschicht 20 mehrere Kammern 21 auf, wobei die mehreren Kammern 21 ebenfalls in einer Reihe angeordnet sind. Die Die-Bonding-Flächen 40 sind jeweils in den entsprechenden Kammern 21 aufgetragen, d.h. die Peripheriekante der Kammer 21 ist vertieft, um eine gestufte Oberfläche 202 zu bilden.
  • Wie bereits erwähnt, betrifft die vorliegende Erfindung ferner ein Präparationsverfahren eines Keramikmoduls für die leistungshalbleiter-integrierte Verpackung, das die folgenden Schritte umfasst:
    1. (1) Auftragen eines Keramiksubstrats 10 und Perforieren des Keramiksubstrats 10;
    2. (2) Metallisieren der oberen und unteren Oberflächen des Keramiksubstrats 10;
    3. (3) Anhaften eines Trockenfilms, Freilegen, Entwickeln und Galvanisieren des Keramiksubstrats 10 mit den metallisierten oberen und unteren Oberflächen, um einen positiven Elektrodenblock 34, einen negativen Elektrodenblock 35, eine Verbindungsschicht 41, eine Die-Bonding-Schicht 42, eine integrierte untere Metalldämmschicht 201, eine leitfähige integrierte Schaltung 31, eine wärmeableitende untere Schicht 301 und vertikale durchgehende Löcher 36 zu bilden;
    4. (4) Anhaften eines Trockenfilms, erneutes Freilegen, Entwickeln und Galvanisieren der oberen und unteren Oberflächen des Keramiksubstrats 10, um die integrierte untere Metalldämmschicht 201 und die wärmeableitende untere Schicht 301 jeweils zu galvanisieren und zu verdicken, um eine integrierte Metalldämmschicht 20 und eine wärmeableitende Schicht 33 zu bilden;
    5. (5) Entfernen der Filme und Ätzen des Keramiksubstrats (10); und
    6. (6) Auftragen eines Isoliermaterials auf die untere Oberfläche des Keramiksubstrats 10, um eine Isolationsschicht 32 zu bilden.
  • Das Verfahren umfasst weiter den Schritt (7): Vergolden/Versilbern (nicht gezeigt) der Oberfläche einer jeden Metallschicht des Keramiksubstrats (10), d.h. die Oberflächen des positiven Elektrodenblocks 34, des negativen Elektrodenblocks 35, der Verbindungsschicht 41, der Die-Bonding-Schicht 42, der integrierten Metalldämmschicht 20 und der wärmeableitenden Schicht 33 werden vergoldet/versilbert.
  • Die vorliegende Erfindung betrifft ferner ein weiteres Präparationsverfahren eines Keramikmoduls für die leistungshalbleiter-integrierte Verpackung, die die folgenden Schritte umfasst:
    1. (1) Auftragen eines Keramiksubstrats 10 und Perforieren des Keramiksubstrats 10;
    2. (2) Metallisieren der oberen und unteren Oberfläche des Keramiksubstrats 10;
    3. (3) Anhaften eines Trockenfilms, Freilegen, Entwickeln und Galvanisieren des Keramiksubstrats 10 mit den metallisierten oberen und unteren Oberflächen, um einen positiven Elektrodenblock 34, einen negativen Elektrodenblock 35, eine Verbindungsschicht 41, eine Die-Bonding-Schicht 42, eine integrierte untere Metalldämmschicht 201, eine leitfähige integrierte Schaltung 31, eine wärmeableitende untere Schicht 301 und vertikale durchgehende Löcher 36 zu bilden;
    4. (4) Anhaften eines Trockenfilms, erneutes Freilegen, Entwickeln und Galvanisieren der oberen und unteren Oberflächen des Keramiksubstrats 10, um die integrierte untere Metalldämmschicht 201 und die wärmeableitende untere Schicht 301 jeweils zu galvanisieren und zu verdicken, um eine integrierte Metalldämmschicht 20 und eine wärmeableitende Schicht 33 zu bilden;
    5. (5) Anhaften eines Trockenfilms, erneutes Freilegen, Entwickeln und Galvanisieren der oberen Oberfläche des Keramiksubstrats 10, um einen Teil der integrierten Metalldämmschicht 20 zu galvanisieren und zu verdicken, um eine gestufte Oberfläche 202 und eine gestufte Schicht 203 zu bilden;
    6. (6) Entfernen der Filme und Ätzen des Keramiksubstrats (10); und
    7. (7) Auftragen eines Isoliermaterials auf die untere Oberfläche 10, um eine Isolationsschicht 32 zu bilden.
  • Das Verfahren umfasst weiter den Schritt (8): Vergolden/Versilbern (nicht gezeigt) der Oberfläche einer jeden Metallschicht des Keramiksubstrats (10), d.h. die Oberflächen des positiven Elektrodenblocks 34, des negativen Elektrodenblocks 35, der Verbindungsschicht 41, der Die-Bonding-Schicht 42, der integrierten Metalldämmschicht 20 und der wärmeableitenden Schicht 33 werden vergoldet/versilbert.
  • Bezugszeichenliste
    • 10
    Keramiksubstrat
    20
    integrierte Metalldämmschicht
    21
    Kammer
    201
    integrierte untere Metalldämmschicht
    202
    gestufte Oberfläche
    203
    gestufte Schicht
    31
    leitfähige integrierte Schaltung
    32
    Isolationsschicht
    33
    wärmeableitende Schicht
    34
    positiver Elektrodenblock
    35
    negativer Elektrodenblock
    36
    vertikales durchgehendes Loch
    301
    wärmeableitende untere Schicht
    40
    Die-Bonding-Flächen
    41
    Verbindungs schicht
    42
    Die-Bonding-Schicht

Claims (10)

  1. Ein Keramikmodul für eine leistungshalbleiter-integrierte Verpackung, umfassend ein Keramiksubstrat (10) und eine integrierte Metalldämmschicht (20), wobei auf einer unteren Oberfläche des Keramiksubstrats (10) eine leitfähige integrierte Schaltung (31), eine Isolationsschicht (32) und eine wärmeableitende Schicht (33) aufgetragen sind, wobei mit der Isolationsschicht (32) die leitfähige integrierte Schaltung (31) vollständig beschichtet ist, wobei die wärmeableitende Schicht (32) auf eine Fläche außerhalb der leitfähigen integrierten Schaltung (31) und in einem Abstand zur leitfähigen integrierten Schaltung (31) aufgetragen ist, wobei die wärmeableitende Schicht (33) eine Dicke aufweist, die nicht geringer als eine Gesamtdicke der leitfähigen integrierten Schaltung (31) und der Isolationsschicht (32) ist, wobei auf einer oberen Oberfläche des Keramiksubstrats (10) ein positiver Elektrodenblock (34), ein negativer Elektrodenblock (35) und mehrere Die-Bonding-Flächen (40) aufgetragen sind, wobei die Die-Bonding-Flächen (40) jeweils eine Verbindungsschicht (41) und eine Die-Bonding-Schicht (42) aufweisen, wobei die Verbindungsschicht (41) und die Die-Bonding-Schicht (42) in einem Abstand zueinander aufgetragen sind, wobei das Keramiksubstrat (10) vertikale durchgehende Löcher (36) aufweist, wobei die vertikalen durchgehenden Löcher (36) elektrisch zwischen den Die-Bonding-Flächen (40) und der leitfähigen integrierten Schaltung (31) bzw. zwischen der leitfähigen integrierten Schaltung (31) und dem positiven Elektrodenblock (34) und dem negativen Elektrodenblock (35) verbunden sind, wobei die integrierte Metalldämmschicht (20) auf die obere Oberfläche des Keramiksubstrats (10) aufgetragen ist, wobei die integrierte Metalldämmschicht (20) eine Peripherie einer einzelnen Die-Bonding-Fläche (40) oder mehrerer Die-Bonding-Flächen (40) umschließt und in einem Abstand zu den Die-Bonding-Flächen (40) aufgetragen ist, und wobei die integrierte Metalldämmschicht (20) eine Dicke aufweist, die größer als jene der Die-Bonding-Flächen (40) ist.
  2. Das Keramikmodul nach Anspruch 1, wobei das Keramiksubstrat (10) aus einer Aluminiumoxidkeramik, einer Aluminiumnitrid-Keramik, einer Siliziumnitridkeramik oder aus einer Siliziumkarbid-Keramik hergestellt ist.
  3. Das Keramikmodul nach Anspruch 1, wobei sowohl die leitfähige integrierte Schaltung (31) als auch die wärmeableitende Schicht (33) aus einem galvanisierten Kupfermaterial hergestellt sind und dabei die Dicke der wärmeableitenden Schicht (33) größer als die Dicke der leitfähigen integrierten Schaltung (31) ist.
  4. Das Keramikmodul nach Anspruch 1, wobei die integrierte Metalldämmschicht (20) aus einem galvanisierten Kupfermaterial hergestellt ist.
  5. Das Keramikmodul nach Anspruch 1, wobei der positive Elektrodenblock (34) und der negative Elektrodenblock (35) an einer Peripherie der oberen Oberfläche des Keramiksubstrats (10) und in einem Abstand zur integrierten Metalldämmschicht (20) angeordnet sind.
  6. Das Keramikmodul nach Anspruch 1, wobei die vertikalen durchgehenden Löcher (36) mit einem äußeren Metall oder einem galvanisierten Kupfer gefüllt sind.
  7. Ein Präparationsverfahren für das Keramikmodul nach Anspruch 1, umfassend die Schritte: (1) Auftragen des Keramiksubstrats (10) und Perforieren des Keramiksubstrats (10); (2) Metallisieren der oberen und unteren Oberflächen des Keramiksubstrats (10); (3) Anhaften eines Trockenfilms, Freilegen, Entwickeln und Galvanisieren des Keramiksubstrats (10) mit den metallisierten oberen und unteren Oberflächen, um den positiven Elektrodenblock (34), den negativen Elektrodenblock (35), die Verbindungsschicht (41), die Die-Bonding-Schicht (42), eine integrierte untere Metalldämmschicht (201), die leitfähige integrierte Schaltung (31), eine wärmeableitende untere Schicht (301) und die vertikalen durchgehenden Löcher (36) zu bilden; (4) Anhaften eines Trockenfilms, erneutes Freilegen, Entwickeln und Galvanisieren der oberen und unteren Oberflächen des Keramiksubstrats (10), um die integrierte untere Metalldämmschicht (201) und die wärmeableitende untere Schicht (301) jeweils zu galvanisieren und zu verdicken, um die integrierte Metalldämmschicht (20) und die wärmeableitende Schicht (33) zu bilden; (5) Entfernen der Filme und Ätzen des Keramiksubstrats (10); und (6) Auftragen eines Isoliermaterials auf die untere Oberfläche des Keramiksubstrats (10), um die Isolationsschicht (32) zu bilden.
  8. Das Präparationsverfahren nach Anspruch 7, weiter umfassend den Schritt (7): Vergolden/Versilbern der jeweiligen Oberfläche des positiven Elektrodenblocks (34), des negativen Elektrodenblocks (35), der Verbindungsschicht (41), der Die-Bonding-Schicht (42), der integrierten Metalldämmschicht (20) und der wärmeableitenden Schicht (33).
  9. Ein Präparationsverfahren für das Keramikmodul nach Anspruch 1, umfassend die Schritte: (1) Auftragen des Keramiksubstrats (10) und Perforieren des Keramiksubstrats (10); (2) Metallisieren der oberen und unteren Oberflächen des Keramiksubstrats (10); (3) Anhaften eines Trockenfilms, Freilegen, Entwickeln und Galvanisieren des Keramiksubstrats (10) mit den metallisierten oberen und unteren Oberflächen, um den positiven Elektrodenblock (34), den negativen Elektrodenblock (35), die Verbindungsschicht (41), die Die-Bonding-Schicht (42), eine integrierte untere Metalldämmschicht (201), die leitfähige integrierte Schaltung (31), eine wärmeableitende untere Schicht (301) und die vertikalen durchgehenden Löcher (36) zu bilden; (4) Anhaften eines Trockenfilms, erneutes Freilegen, Entwickeln und Galvanisieren der oberen und unteren Oberflächen des Keramiksubstrats (10), um die integrierte untere Metalldämmschicht (201) und die wärmeableitende untere Schicht (301) jeweils zu galvanisieren und zu verdicken, um die integrierte Metalldämmschicht (20) und die wärmeableitende Schicht (33) zu bilden; (5) Anhaften eines Trockenfilms, erneutes Freilegen, Entwickeln und Galvanisieren der oberen Oberfläche des Keramiksubstrats (10), um einen Teil der integrierten Metalldämmschicht (20) zu galvanisieren und zu verdicken, um eine gestufte Oberfläche (202) und eine gestufte Schicht (203) zu bilden; (6) Entfernen der Filme und Ätzen des Keramiksubstrats (10); und (7) Auftragen eines Isoliermaterials auf die untere Oberfläche des Keramiksubstrats (10), um die Isolationsschicht (32) zu bilden.
  10. Das Präparationsverfahren nach Anspruch 9, weiter umfassend den Schritt (8): Vergolden/Versilbern der jeweiligen Oberfläche des positiven Elektrodenblocks (34), des negativen Elektrodenblocks (35), der Verbindungsschicht (41), der Die-Bonding-Schicht (42), der integrierten Metalldämmschicht (20) und der wärmeableitenden Schicht (33).
DE102018116847.0A 2017-07-13 2018-07-11 Keramik-Modul für eine leistungshalbleiter-integrierte Verpackung und dessen Präparationsverfahren Active DE102018116847B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201710571008.7A CN107369741A (zh) 2017-07-13 2017-07-13 带一体式金属围坝的led支架模组及其制备方法
CN201710571008.7 2017-07-13
CN201711176148.0 2017-11-22
CN201711176148.0A CN108109986B (zh) 2017-07-13 2017-11-22 一种功率半导体集成式封装用陶瓷模块及其制备方法

Publications (2)

Publication Number Publication Date
DE102018116847A1 true DE102018116847A1 (de) 2019-01-17
DE102018116847B4 DE102018116847B4 (de) 2021-07-01

Family

ID=60306882

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018116847.0A Active DE102018116847B4 (de) 2017-07-13 2018-07-11 Keramik-Modul für eine leistungshalbleiter-integrierte Verpackung und dessen Präparationsverfahren

Country Status (9)

Country Link
US (2) US10461016B2 (de)
JP (1) JP6549763B2 (de)
KR (1) KR102107901B1 (de)
CN (2) CN107369741A (de)
DE (1) DE102018116847B4 (de)
FR (1) FR3069101B1 (de)
GB (1) GB2565227B (de)
TW (1) TWI729301B (de)
WO (1) WO2019011198A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297498B2 (en) * 2016-12-07 2019-05-21 Dongguan China Advanced Ceramic Technology Co., Ltd. Method for preparing ceramic package substrate with copper-plated dam
CN107369741A (zh) * 2017-07-13 2017-11-21 东莞市凯昶德电子科技股份有限公司 带一体式金属围坝的led支架模组及其制备方法
JP2021504975A (ja) * 2018-07-13 2021-02-15 深▲せん▼市藍譜里克科技有限公司 高出力ｌｅｄチップの支持枠体付き裏面電極集積パッケージモジュール
CN109411586A (zh) * 2018-10-09 2019-03-01 中山市瑞宝电子科技有限公司 一种通过电镀选镀不同材质的表面处理方法
CN109461720A (zh) * 2018-12-12 2019-03-12 湖北方晶电子科技有限责任公司 一种功率半导体贴片封装结构
CN110098170B (zh) * 2019-04-12 2020-01-14 潮州三环（集团）股份有限公司 一种提高电解镀均一性的陶瓷封装基板组合板
CN110034089A (zh) * 2019-04-17 2019-07-19 武汉利之达科技股份有限公司 一种低应力三维陶瓷基板及其制备方法
US11158566B2 (en) * 2019-05-24 2021-10-26 Google Llc Integrated circuit with a ring-shaped hot spot area and multidirectional cooling
US20220278021A1 (en) * 2019-07-31 2022-09-01 Tripent Power Llc Aluminum nitride multilayer power module interposer and method
CN110429009B (zh) * 2019-08-30 2024-03-29 桂林航天电子有限公司 一种错层结构的2类固体继电器
CN110923797A (zh) * 2019-11-08 2020-03-27 东莞市国瓷新材料科技有限公司 利用电解清洗、清洁改善dpc电镀填孔均匀性的工艺
CN111969096A (zh) * 2020-08-31 2020-11-20 福建天电光电有限公司 芯片封装结构
CN112687637B (zh) * 2020-12-24 2022-08-16 中国电子科技集团公司第十三研究所 一种立式金属陶瓷封装外壳、器件及制备方法
CN112864024A (zh) * 2021-01-08 2021-05-28 池州昀冢电子科技有限公司 陶瓷线路板及其制作方法
CN112968110B (zh) * 2021-02-03 2022-02-11 华引芯（武汉）科技有限公司 一种全无机封装大功率led器件及其制作方法
CN113571506B (zh) * 2021-09-24 2021-11-30 至芯半导体(杭州)有限公司 一种紫外发光二极管封装模组结构
CN114400223A (zh) * 2022-01-13 2022-04-26 西安交通大学 一种高集成的单陶瓷基板双面散热封装结构
CN116456609B (zh) * 2023-03-29 2024-03-26 南通威斯派尔半导体技术有限公司 预填充陶瓷覆铜陶瓷绝缘体线路板、功率器件及制备方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033264A (ja) * 1989-05-30 1991-01-09 Mitsubishi Electric Corp 半導体装置
US5463250A (en) * 1994-04-29 1995-10-31 Westinghouse Electric Corp. Semiconductor component package
JPH1067586A (ja) * 1996-08-27 1998-03-10 Dowa Mining Co Ltd パワーモジュール用回路基板およびその製造方法
JP3864282B2 (ja) * 1998-09-22 2006-12-27 三菱マテリアル株式会社 パワーモジュール用基板及びその製造方法並びにこの基板を用いた半導体装置
KR100439402B1 (ko) * 2001-12-24 2004-07-09 삼성전기주식회사 발광다이오드 패키지
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
KR20030080642A (ko) * 2002-04-10 2003-10-17 삼성전기주식회사 세라믹칩 패키지 제조방법
JP2004259958A (ja) * 2003-02-26 2004-09-16 Kyocera Corp 発光素子収納用パッケージおよび発光装置
TWI245430B (en) * 2004-02-04 2005-12-11 Siliconware Precision Industries Co Ltd Fabrication method of semiconductor package with photosensitive chip
JP2007027279A (ja) * 2005-07-13 2007-02-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2007201354A (ja) * 2006-01-30 2007-08-09 Matsushita Electric Ind Co Ltd 発光モジュール
US7808013B2 (en) * 2006-10-31 2010-10-05 Cree, Inc. Integrated heat spreaders for light emitting devices (LEDs) and related assemblies
JP2007142476A (ja) * 2007-02-27 2007-06-07 Kyocera Corp 発光装置
US7994635B2 (en) * 2007-05-18 2011-08-09 Sansha Electric Manufacturing Co., Ltd. Power semiconductor module
CN201307606Y (zh) * 2008-12-10 2009-09-09 潮州三环（集团）股份有限公司 一种新型陶瓷封装基座
EP2480052B1 (de) * 2009-09-15 2017-08-09 Kabushiki Kaisha Toshiba Keramikleiterplatte und herstellungsverfahren dafür
US9414512B2 (en) * 2009-10-22 2016-08-09 Mitsubishi Materials Corporation Substrate for power module, substrate with heat sink for power module, power module, method for producing substrate for power module, and method for producing substrate with heat sink for power module
JP5346272B2 (ja) * 2009-12-01 2013-11-20 三ツ星ベルト株式会社 素子搭載基板及び発光装置
US8704433B2 (en) * 2011-08-22 2014-04-22 Lg Innotek Co., Ltd. Light emitting device package and light unit
JP2015144147A (ja) * 2012-05-11 2015-08-06 シチズンホールディングス株式会社 Ｌｅｄモジュール
EP2892074B1 (de) * 2012-08-31 2018-01-03 Mitsubishi Materials Corporation Strommodulsubstrat und strommodul
KR20140047750A (ko) * 2012-10-09 2014-04-23 엘지이노텍 주식회사 발광 장치
US9497861B2 (en) * 2012-12-06 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
WO2015151644A1 (ja) * 2014-03-31 2015-10-08 富士電機株式会社 電力変換装置
US9502429B2 (en) * 2014-11-26 2016-11-22 Sandisk Technologies Llc Set of stepped surfaces formation for a multilevel interconnect structure
CN204289432U (zh) * 2014-12-15 2015-04-22 贵州振华风光半导体有限公司 无引线平面表贴式微波薄膜混合集成电路
CN104465956A (zh) * 2014-12-31 2015-03-25 深圳市晶台股份有限公司 一种一体化led的封装结构
EP3203509B1 (de) * 2016-02-04 2021-01-20 Services Pétroliers Schlumberger Doppelseitiges hermetisches multichipmodul
CN106783755B (zh) * 2016-11-11 2019-12-13 东莞市国瓷新材料科技有限公司 一种带镀铜围坝的陶瓷封装基板制备方法
CN106531703A (zh) * 2016-12-20 2017-03-22 广州硅能照明有限公司 高性能倒装cob封装结构及其制作方法
CN107369741A (zh) * 2017-07-13 2017-11-21 东莞市凯昶德电子科技股份有限公司 带一体式金属围坝的led支架模组及其制备方法
CN208240668U (zh) * 2017-11-22 2018-12-14 东莞市国瓷新材料科技有限公司 一种功率半导体集成式封装用陶瓷模块

Also Published As

Publication number Publication date
TW201909346A (zh) 2019-03-01
KR102107901B1 (ko) 2020-05-07
US11011450B2 (en) 2021-05-18
WO2019011198A1 (zh) 2019-01-17
CN108109986A (zh) 2018-06-01
FR3069101B1 (fr) 2022-10-07
DE102018116847B4 (de) 2021-07-01
US20190103336A1 (en) 2019-04-04
US10461016B2 (en) 2019-10-29
GB2565227B (en) 2020-07-15
GB201811180D0 (en) 2018-08-29
FR3069101A1 (fr) 2019-01-18
CN108109986B (zh) 2024-04-23
TWI729301B (zh) 2021-06-01
US20190019740A1 (en) 2019-01-17
JP6549763B2 (ja) 2019-07-24
CN107369741A (zh) 2017-11-21
KR20190008132A (ko) 2019-01-23
JP2019021921A (ja) 2019-02-07
GB2565227A (en) 2019-02-06

Similar Documents

Publication Publication Date Title
DE102018116847B4 (de) Keramik-Modul für eine leistungshalbleiter-integrierte Verpackung und dessen Präparationsverfahren
EP3008753B1 (de) Leistungsmodul
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
US9397017B2 (en) Substrate structures and methods of manufacture
DE10022726A1 (de) Thermoelektrisches Modul mit verbessertem Wärmeübertragungsvermögen und Verfahren zum Herstellen desselben
EP0221399A2 (de) Leistungshalbleitermodul
US11437304B2 (en) Substrate structures and methods of manufacture
DE102014113694A1 (de) Substrat, chipanordnung und verfahren zur herstellung davon
DE102018102144A1 (de) Elektronisches Bauelement
DE102010000537C5 (de) Halbleiteranordnung mit einem Abstandshalterelement und Verfahren zu deren und dessen Herstellung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102010000402B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
US20220369468A1 (en) Substrate structures and methods of manufacture
WO2012152364A1 (de) Substrat mit elektrisch neutralem bereich
DE102013113464A1 (de) Chipmodul, Isoliermaterial und Verfahren zur Herstellung eines Chipmoduls
DE102014111533A1 (de) Chipanordnung
DE102010000518B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102008040727A1 (de) Verfahren und Vorrichtung zur Ermittlung der Rotortemperatur einer permanenterregten Synchronmaschine
WO2008040296A1 (de) Optoelektronisches bauelement
DE102015100868B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102018122515B4 (de) Verfahren zum Herstellen eines Halbleiteroxid- oder Glas-basierten Verbindungskörpers mit Verdrahtungsstruktur
DE102014103295B4 (de) Chipanordnungen und verfahren zur herstellung einer chipanordnung
WO2023094390A1 (de) Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements
DE102014111930A1 (de) Thermisch gut leitendes, elektrisch isolierendes Gehäuse mit elektronischen Bauelementen und Herstellverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: XI'AN BAIXIN CHUANGDA ELECTRONIC TECHNOLOGY CO, CN

Free format text: FORMER OWNER: DONGGUAN CHINA ADVANCED CERAMIC TECHNOLOGY CO., LTD., DONGGUAN, GUANGDONG, CN

R082 Change of representative

Representative=s name: LANGPATENT ANWALTSKANZLEI IP LAW FIRM, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final