JP2573225B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法

Info

Publication number
JP2573225B2
JP2573225B2 JP62136265A JP13626587A JP2573225B2 JP 2573225 B2 JP2573225 B2 JP 2573225B2 JP 62136265 A JP62136265 A JP 62136265A JP 13626587 A JP13626587 A JP 13626587A JP 2573225 B2 JP2573225 B2 JP 2573225B2
Authority
JP
Japan
Prior art keywords
brazing material
circuit board
electronic component
pin
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62136265A
Other languages
English (en)
Other versions
JPS6427168A (en
Inventor
靖 五代儀
恭章 安本
俊郎 柳沢
暢男 岩瀬
博光 竹田
昌子 中橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP62136265A priority Critical patent/JP2573225B2/ja
Priority to DE3855929T priority patent/DE3855929T2/de
Priority to EP88301099A priority patent/EP0278741B1/en
Priority to US07/154,273 priority patent/US4835344A/en
Publication of JPS6427168A publication Critical patent/JPS6427168A/ja
Priority to US07/308,450 priority patent/US4919731A/en
Application granted granted Critical
Publication of JP2573225B2 publication Critical patent/JP2573225B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Ceramic Products (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、セラミックパッケージ、特に多数の入出力
用端子ピンを有するピングリッドアレイ等の電子部品の
製造方法に関し、詳しくは入出力用端子ピンの接続工程
を改良した電子部品の製造方法に係わる。
（従来の技術） 半導体装置が実装される回路基板には、樹脂基板、金
属基板及びセラミックス基板などがあり、各種の用途に
用いられている。中でもセラミックス基板は、他の基板
に比べて放熱性、電気特性、信頼性の点で総合的に優れ
ていることから、広く使用されている。特に、近年、熱
伝導性が高く、放熱性の優れたセラミックスが開発され
てきたことから、ますますセラミックス基板の需要が増
加している。
ところで、セラミックスパッケージ等の電子部品への
適用を考えると、回路基板に外部との接続をになう入出
力用端子ピンを取付けることが必要である。近年、半導
体装置の高集積化、大サイズ化が顕著で、それに伴って
収納される回路規模が大きくなり、その結果パッケージ
の端子ピンの数が著しく増大してきている。例えば、論
理回路を含むVLSI（ゲート数:G＞105）を用いるパッケ
ージでは回路規模は大きいため、該パッケージに接続さ
れる入出力用端子ピンの数Ｐが増大する。両者の関係
は、Rentの式としてＧ＜104の範囲で経験的におおむ
ね、Ｐ＝５√Ｇとして知られている。しかしながら、VL
SIでは上式が成立しなく、Ｇ＝105ではＰ＝200〜300で
ある。このような多端子ピンのパッケージとしてはピン
グリッドアレイパッケージと呼ばれる半導体パッケージ
が最もよく使用されている。しかしながら、VLSIのよう
に端子ピン数が200を越える場合には、端子ピン配列が
必然的に多くなり、これに伴って端子ピン配置のために
パッケージを大型にしなければならない問題があった。
このような問題を解決するためには、端子ピンの径を
可能な限り小さくし、かつ高密度に配列することが必要
である。かかる要件を満足させるには、端子ピンがなる
べく小さな面積で回路基板に接合され、かつ外部の差込
み口との着脱に耐えるように強固に接合されなくてはな
らない。また、端子ピンはセラミックス基板の導体層と
も電気的に良好に接合されていることが要求される。
一方、論理VLSIでは動作時の発熱が１〜10Wと大きい
ため、放熱性の優れたパッケージが必要である。このた
め、200端子ピン以上の超多端子ピンで５℃/W以下の低
熱抵抗（Rth（j-a））を同時に満足するパッケージが望
まれていた。
このようなパッケージとしては、近年、高熱伝導性セ
ラミックスであるAlNやSiCを利用したセラミック基板を
備えたセラミックスパッケージが注目されている。これ
らのセラミックスは、熱伝導率が従来のAl2O3の約20W/K
・ｍと比較して５〜10倍も大きく、かつBeOのように毒
性もないため、有用である。
しかしながら、AlN、SiCなどの高熱伝導性セラミック
スは溶融金属との濡れ性が従来のAl2O3などの酸化物セ
ラミックスに比較して劣り、金属製の端子ピンと強固に
接合することが困難であった。
（発明が解決しようとする問題点） 本発明は、上記従来の問題点を解決するためになされ
たもので、高熱伝導性セラミックス回路基板に対して入
出力用端子ピンを正確、高密度かつ高強度に接合され、
しかも放熱性の優れたセラミックスパッケージのような
電子部品の製造方法を提供しようとするものである。
［発明の構成］ （問題点を解決するための手段） 本発明は、窒化アルミニウム焼結体からなる絶縁体層
を有する高熱伝導性セラミックス回路基板と入出力用端
子ピンとを、少なくとも１種のIVA族元素を含有する金
属ろう材粉末、カルボキシル基を置換基として含有する
アクリル系バインダおよび有機溶剤からなる塗布手段に
より形成されたろう材ペースト層を介して当接、保持す
る工程と、 前記回路基板および前記ペースト層を介して前記回路
基板に当接されたピンを、窒素ガス単独の雰囲気中また
は酸素濃度が20ppm以下の窒素雰囲気中で加熱して前記
ピンを前記回路基板に接合せしめる工程と を具備したことを特徴とする電子部品の製造方法であ
る。
上記高熱伝導性セラミックス回路基板としては、窒
化アルミニウム（AIN）粉末を含むセラミックスグリー
ンシートの表面にメタライズペーストによる表面印刷、
還元性雰囲気中にて焼結することにより得られた単層セ
ラミックス回路基板又は絶縁体ペーストを用いて印刷多
層配線を施した印刷多層基板、窒化アルミニウム焼結
体粉末を含むセラミックスグリーンシートにスルホール
を形成し、メタライズペーストによる表面印刷及びスル
ホールへのメタライズ充填を行なった後、積層、圧着及
び還元雰囲気中での焼結により得られた多層セラミック
ス回路基板を挙げることができる。このグリーンシート
としてはAIN粉末、バインダおよび溶剤からなるもの、A
IN粉末、Ｙなどの希土類元素やCaなどのアルカリ土類元
素等を焼結助剤、バインダおよび溶剤からなるものを用
いることができる。なお、前記セラミックス回路基板は
上述した回路基板を作製するためのセラミックスグリー
ンシートの段階で接合部分に凹部を形成してもよい。
上記ろう材ペースト層は、高熱伝導性セラミックス回
路基板の接合位置に形成してもよいし、入出力用端子ピ
ンの接合位置に形成してもよいし、又はそれらの両者に
形成してもよい。
上記ろう材ペーストを構成する金属ろう材中に含まれ
るIVA族元素としては、例えばTi、Zr、Hf等を挙げるこ
とができるが、特に活性作用の高いTi、Zrもしくはこれ
らの混合物を用いることが望ましい。上記金属ろう材と
しては、例えばCuろう、Niろう、Agろうなどを挙げるこ
とができるが、融点の低い接合プロセスを実現できるこ
と、金属からなる入出力用端子ピンとの濡れ性が良好な
ことを考慮すると、Ag又はCu或いはAg及びCuを主成分と
するろう材が望ましい。かかる金属ろう材中に含まれる
前記IVA族元素の量は、２〜15重量％に範囲することが
望ましい。この理由は、IVA族元素の量を２重量％未満
にすると回路基板の基材である高熱伝導性セラミックス
とろう材との濡れ性が悪化し、凝集して該回路基板に対
して端子ピンを良好に接合ができなくなり、かといって
その量が15重量％を越えると接合部の抵抗増加が生じる
と共に、IVA族元素量が多くなることにより金属との密
着性が低下する恐れがあるからである。より好ましいIV
A族元素の含有量は、２〜10重量％である。
上記アクリル系バインダとしては、例えばカルボキシ
ル基を置換基として含有するポリアクリル酸エステル、
ポリメタクリル酸エステル、又は一部をスチレン等で重
合したポリアクリル酸エステル、ポリメタクリル酸エス
テル等を挙げることができる。かかるアクリル系バイン
ダに置換基として導入されるカルボキシル基の含有量
は、１〜５重量％の範囲することが望ましい。この理由
は、該カルボキシル基の含有量を１重量％未満にすると
アクリル系バインダ中の前記金属ろう材粉末が凝縮して
セラミックスとの密着性が悪化し、セラミックスに対し
て金属を良好に接合できなくなる恐れがある。一方、カ
ルボキシル基の含有量が５重量％を越えると、バインダ
が不安定となりゲル化し易くなってペースト化が困難と
なる。また、アクリル系バインダの分子量は5000〜1500
0の範囲することが望ましい。この理由は、アクリル系
バインダの分子量を5000未満にするとペーストの接着性
が低下する恐れがあり、かといってその分子量が15000
を越えると、加熱後の接合部に炭素が多く残留して金属
とセラミックスとの接合性が低下する恐れがある。
上記ろう材ペーストを構成する金属ろう材粉末とアク
リル系バインダの配合量は、該ろう材粉末100重量部に
該バインダを３〜15重量部配合することを望ましい。こ
の理由は、該バインダの配合量を３重量部未満にすると
粘性が低くなり過ぎてペースト化が困難となり、かとい
ってその配合量が15重量部を越えると、接合工程で加熱
した後において炭素が残留し易くなって接合強度の低下
を招く恐れがあるからである。より好ましいアクリル系
バインダの配合量は、金属ろう材粉末100重量部に対し
て５〜10重量部である。
上記ろう材ペーストに用いる溶剤としては、例えばテ
レピネオール、ジエチレングリコール、モノｎブチルエ
ーテル等を挙げることができる。
上記ろう材ペーストの層は、高熱伝導性セラミックス
回路基板の接合位置に形成してもよいし、入出力用端子
ピンの接合位置に形成してもよいし、又はそれらの両者
に形成してもよい。特に、作業性の向上等の観点から前
記回路基板にろう材ペースト層を形成することが望まし
い。かかるろう材ペースト層の形成手段としては、例え
ばスクリーン印刷法等を採用し得る。
上記雰囲気中での加熱工程は、例えばトンネル炉によ
り実現できる。また、上記雰囲気での高熱伝導性セラミ
ックス回路基板と端子ピンとをろう材層により接合する
際の加熱は、ろう材ペーストを構成する金属ろう材の融
点より高い温度で行なえばよい。例えばAgろうを用いた
場合には、800〜850℃で加熱すればよい。
（作用） 本発明によれば、窒化アルミニウム焼結体からなる絶
縁体層を有する高熱伝導性セラミックス回路基板と入出
力用端子ピンとを、少なくとも１種のIVA族元素を含有
する金属ろう材粉末、カルボキシル基を置換基として含
有するアクリル系バインダおよび有機溶剤からなる塗布
手段により形成されたろう材ペースト層を介して当接、
保持することによって、IVA族元素を含有する金属ろう
材の箔を用いる場合に比べて前記回路基板の接合領域に
高精度かつ高密度でろう材粉末を含むペースト層を形成
できる。また、前記回路基板に端子ピンをろう材ペース
ト層を介して当接、保持した後、窒素ガス単独の雰囲気
中または酸素濃度が20ppm以下の窒素雰囲気中で加熱す
ることによって、ろう材ペースト中の金属ろう材が融液
となり、その融液中の活性化されたIVA族元素の作用に
より金属ろう材が回路基板の前記絶縁体層を濡らし、か
つ金属ろう材の融液表面に酸化膜が形成されるのを抑制
し、回路基板の導体層および絶縁体層と端子ピンとを良
好に接合する融液層を形成できる。しかも、前記回路基
板にスルホールが形成されている場合には、前記融液中
の活性化されたIVA族元素の作用により金属ろう材が前
記スルホール内に浸透する。さらに、ペースト中のアク
リル系バインダは前記雰囲気での加熱により容易に分解
するため、接合部に濡れ性を阻害する炭素が残留するの
を防止できる。
したがって、前記回路基板のAIN焼結体からなる絶縁
体層および導体層に前記入出力用端子ピンを前記金属ろ
う材により高精度、高密度かつ高強度で接合でき、かつ
導体層とピンとを低抵抗接続できるため、放熱性が優
れ、信頼性の高いセラミックスパッケージ（特にピング
リットアレイパッケージ）等の電子部品を製造すること
ができる。また、回路基板の高熱伝導性セラミックス絶
縁体層および導電層に端子ピンを窒素ガス単独の雰囲気
中または酸素濃度が20ppm以下の窒素雰囲気中で加熱す
ることによって、前述したように高精度、高密度かつ高
強度で接合できるため、真空炉での接合技術に比べて電
子部品を簡単な工程で量産的に製造することができる。
（発明の実施例） 以下、本発明の実施例を図面を参照して詳細に説明す
る。
実施例１ まず、AlN多層回路基板１を用意し、該回路基板１の
スルホール２が形成されたピン取付け位置に、５％Ti、
68％Ag、27％Cuよりなる直径1mm、厚さ0.5mmのIVA族元
素を含有する金属ろう材層３を形成した。つづいて、金
属ろう材層３に42％Ni-Fe製の入出力用端子ピン４を当
接させ、位置ずれのないように炭素治具を用いて保持し
た（第１図（Ａ）図示）。次いで、端子ピン４を金属ろ
う材層３に当接、保持した状態で真空炉内に設置し、５
×10-5torrの真空中にて850℃で３分間加熱して同図
（Ｂ）に示すように回路基板１に対して端子ピン４が活
性金属ろう材層５を介して接合されたセラミックスパッ
ケージを製造した。
得られた本実施例１のセラミックスパッケージは、端
子ピンがAlN多層回路基板に対して強固に接合されてい
た。また、ピン取付け位置の中心部であるスルホール内
の導体層とピンとの導通をテスタにより測定したとこ
ろ、良好な接続状態が保持されていることが確認され
た。更に、本実施例１のセラミックスパッケージは、従
来のAl2O3を用いたパッケージに比べて温度上昇が５〜
６℃と低く、優れた放熱性を有することが確認された。
実施例２ まず、AlN多層回路基板１を用意し、該回路基板１の
スルホール２が形成されたピン取付け位置に、粒径10μ
ｍ以下のTi粉末と有機バインダ（エチルセルロース・エ
タノール混合材）とのペースト層６（直径1mm、厚さ0.0
1cm）を形成した。一方、42％Ni-Fe製の入出力用端子ピ
ン４の下端面に72％Ag-28％Cuの金属ろう材層３を形成
した（第２図（Ａ）図示）。
次いで、前記回路基板１のTiを含むペースト層６に端
子ピン４の金属ろう材層３を当接させ、位置ずれのない
ように炭素治具を用いて保持した。つづいて、端子ピン
４が当接、保持した回路基板１を真空炉内に設置し、５
×10-5torrの真空中にて850℃で３分間加熱して同図
（Ｂ）に示すように回路基板１に対して端子ピン４が活
性金属ろう材層５を介して接合されたセラミックスパッ
ケージを製造した。
得られた本実施例２のセラミックスパッケージは、端
子ピンがAlN多層回路基板に対して強固に接合されてい
た。また、ピン取付け位置の中心部であるスルホール内
の導体層とピンとの導通をテスタにより測定したとこ
ろ、良好な接続状態が保持されていることが確認され
た。更に、本実施例２のセラミックスパッケージは、従
来のAl2O3を用いたパッケージに比べて温度上昇が５〜
６℃と低く、優れた放熱性を有することが確認された。
実施例３ まず、直径0.5mm、長さ3mmの42アロイ（42％Ni-Fe）
製の入出力用端子ピンの下端面に５％Ti、68％Ag、27％
Cuからなる合金粉末を有機バインダ（アクリル系）で混
練したろう材ペーストを1mg/cm2の割合で塗布した。
次いで、AlN多層回路基板のスルホールが形成された
ピン取付け位置に、前記ピンをその下端面のろう材ペー
スト層を介して当接させ、位置ずれのないように炭素治
具を用いて保持した。つづいて、端子ピンが当接、保持
した回路基板を真空炉内に設置し、５×10-5torrの真空
中にて850℃で３分間加熱して回路基板１に対して端子
ピンが活性金属ろう材層を介して接合されたセラミック
スパッケージを製造した。
得られた本実施例３のセラミックスパッケージは、端
子ピンがAlN多層回路基板に対して強固に接合されてい
た。また、ピンの引張り試験を行なったところ、3kgの
荷重でも剥離せず、接合強度が高いことが確認された。
更に、本実施例３のセラミックスパッケージは実施例
１、２と同様な優れた放熱性を有することが確認され
た。
実施例４ まず、直径0.5mm、長さ3mmの42アロイ（42％Ni-Fe）
製の入出力用端子ピンの下端面に５％Zr、68％Ag、27％
Cuからなる合金粉末を有機バインダ（アクリル系）で混
練したろう材ペーストを1.5mg/cm2の割合で塗布した。
次いで、AlN多層回路基板のスルホールが形成された
ピン取付け位置に、前記ピンをその下端面のろう材ペー
スト層を介して当接させ、位置ずれのないように炭素治
具を用いて保持した。つづいて、端子ピンが当接、保持
した回路基板を真空炉内に設置し、５×10-5torrの真空
中にて850℃で３分間加熱して回路基板１に対して端子
ピンが活性金属ろう材層を介して接合されたセラミック
スパッケージを製造した。
得られた本実施例４のセラミックスパッケージは、端
子ピンがAlN多層回路基板に対して強固に接合されてい
た。また、ピンの引張り試験を行なったところ、3kgの
荷重でも剥離せず、接合強度が高いことが確認された。
更に、本実施例３のセラミックスパッケージは実施例
１、２と同様な優れた放熱性を有することが確認され
た。
実施例５ まず、７％Ti、67％Ag、26％CuからなるIVA族元素を
含む金属ろう材粉末100重量部に下記第１表に示す置換
基として−NH3、−OH、−COOHを含有したアクリル系樹
脂を７重量部夫々配合し、これらをテレピネオールで溶
解した後、乳鉢により１時間混練して６種のろう材ペー
ストを調製した。
次いで、AlN多層回路基板１を用意し、該回路基板１
のスルホール２が形成されたピン取付け位置に直径1mm
の印刷部が打ち抜かれた厚さ200μｍのステンレススク
リーンを位置合せした後、前記各ろう材ペーストを該ス
クリーンに流延して印刷、乾燥してろう材ペースト層７
を形成した。つづいて、ろう材ペースト層７に炭素治具
を用いて42％Ni-Fe製の入出力用端子ピン４を当接さ
せ、位置ずれのないように保持した（第３図（Ａ）図
示）。ひきつづき、端子ピン４をろう材ペースト層７に
当接、保持した状態でベルト式トンネル炉に設置し、該
トンネル炉で酸素濃度16ppmの窒素ガス雰囲気中にて850
℃、５分間加熱して同図（Ｂ）に示すように回路基板１
に端子ピン４が活性金属ろう材層８を介して接合された
６種のセラミックスパッケージを製造した。
しかして、各アクリル系樹脂を含むろう材ペーストを
用いて接合した後の各セラミックスパッケージにおける
ピンと回路基板との濡れ性を調べた。その結果を同第１
表に併記した。
上記第１表から明らかなように置換基として−NH3、
−OHを含有するアクリル系樹脂を一成分としたペースト
を用いて接合したセラミックスパッケージでは、回路基
板とピンとの間の濡れ性が悪化していることがわかる。
事実、かかるセラミックスパッケージの活性金属ろう材
層の状態を調べたところ、金属ろう材が凝集したり、微
粒子となって回路基板に単に載っているだけで充分な接
合強度が得られず、しかも接合面に炭素の析出が認めら
れた。これに対し、置換基として−COOHを含有するアク
リル系樹脂を一成分としたペーストを用いて接合したセ
ラミックスパッケージでは、回路基板とピンとの間の濡
れ性が良好であった。また、ピンの回路基板に対する密
着強度をイーストロン引張り試験機により測定したとこ
ろ、最低で6kgf/ピン、平均で9kgf/ピンと極めて強固で
あり、かつばらつきの少ない接合がなされていることが
確認された。しかも、活性金属ろう材層表面の炭素析出
量も前記−NH3、−OHを含有するアクリル系樹脂を一成
分としたペーストを用いた場合の半分以下と良好であっ
た。ピンとピン取付け位置の中心部のスルホール２内の
タングステン導体層との抵抗値を導通テスタによちり測
定したところ、従来のタングステン導体部を有するスル
ホール上にNiメッキを施した後、端子ピンをAgろうで接
合した場合と同等であり、抵抗値の増加は20mΩ以下と
少なく、アクリル系樹脂によるろう材内部への悪影響は
認めらけず、しかも全てのピンがスルホールの導通部に
良好に導通されていることが確認された。
更に、置換基として−COOHを含有するアクリル系樹脂
を一成分としたペーストを用いて接合したセラミックス
パッケージは従来のAl2O3を用いたパッケージに比べて
温度上昇が５〜６℃と低く、優れた放熱性を有すること
が確認された。
実施例６ ７％Ti、67％Ag、26％CuからなるIVA族元素を含む金
属ろう材粉末100重量部にアクリル酸エステルとメタク
リル酸エステルの重合体の一部をスチレンで重合し、か
つ置換基として−NH3、−OH、−COOHを含有したアクリ
ル系樹脂を７重量部夫々配合し、これらをテレピネオー
ルで溶解した後、乳鉢により１時間混練して調製した３
種のろう材ペーストを用いた以外、実施例５と同様な方
法によりAlN多層回路基板に42％Ni-Fe製の入出力用端子
ピンが接合された３種のセラミックスパッケージを製造
した。
しかして、各アクリル系樹脂を含むろう材ペーストを
用いて接合した後の各セラミックスパッケージにおける
ピンと回路基板との濡れ性を調べた。その結果、置換基
として−NH3、−OH、を含有するアクリル系樹脂を一成
分としたペーストを用いて接合したセラミックスパッケ
ージでは、濡れ性が悪化し、金属ろう材が凝集したり、
微粒子となって回路基板に単に載っているだけで充分な
接合強度が得られず、しかも接合面に炭素の析出が認め
られた。これに対し、置換基として−COOHを含有するア
クリル系樹脂を一成分としたペーストを用いて接合した
セラミックスパッケージでは、回路基板とピンとの間の
濡れ性が良好であった。また、ピンの回路基板に対する
密着強度をイーストロン引張り試験機により測定しこと
ころ、最低で6kgf/ピン、平均で9kgf/ピンと極めて強固
であり、かつばらつきの少ない接合がなされていること
が確認された。しかも、活性金属ろう材層表面の炭素析
出量も前記−NH3、−OHを含有するアクリル系樹脂を一
成分としたペーストを用いた場合の半分以下と良好であ
った。ピンとピン取付け位置の中心部のスルホール２内
にタングステン導体層との抵抗値を導通テスタにより測
定したところ、従来のタングステン導体部を有するスル
ホール上にNiメッキを施した後、端子ピンをAgろうで接
合した場合と同等であり、抵抗値の増加は20mΩ以下と
少なく、アクリル系樹脂によるろう材内部への悪影響は
認めらけず、しかも全てのピンがスルホールの導通部に
良好に導通されていることが確認された。
更に、置換基として−COOHを含有するアクリル系樹脂
を一成分としたペーストを用いて接合したセラミックス
パッケージは従来のAl2O3を用いたパッケージに比べて
温度上昇が５〜６℃と低く、優れた放熱性を有すること
が確認された。
実施例７ まず、Tiの含有量が１重量％、２重量％、３重量％、
５重量％、10重量％、17重量％で残部がAg及びCuからな
るIVA族元素を含む金属ろう材粉末100重量部に置換基と
して−COOHを含有したアクリル系樹脂を７重量部夫々配
合し、これらをテレピネオールで溶解した後、乳鉢によ
り１時間混練して６種のろう材ペーストを調製した。
次いで、AlN多層回路基板１を用意し、該回路基板１
のスルホール２が形成されたピン取付け位置に直径1mm
の印刷部が打ち抜かれた厚さ200μｍのステンレススク
リーンを位置合せした後、前記各ろう材ペーストを該ス
クリーンに流延して印刷し、120℃で10分間乾燥してろ
う材ペースト層７を形成した。つづいて、ろう材ペース
ト層７に炭素治具を用いて42％Ni-Fe製の入出力用端子
ピン４を当接させ、位置ずれのないように保持した（第
３図（Ａ）図示）。ひきつづき、端子ピン４をろう材ペ
ースト層７に当接、保持した状態でベルト式トンネル炉
に設置し、該トンネル炉で酸素濃度16ppmの窒素ガス雰
囲気中にて850℃、５分間加熱して同図（Ｂ）に示すよ
うに回路基板１に端子ピン４が活性金属ろう材層８を介
して接合された６種のセラミックスパッケージを製造し
た。
得られた各セラミックスパッケージのうちTi含有量が
0.5重量％、１重量％の金属ろう材粉末を含むろう材ペ
ーストを用いて接合したセラミックスパッケージでは、
ピンと回路基板との濡れ性が悪化し、金属ろう材が凝集
し、密着強度も０〜1kgf/ピンと弱く、充分な接合強度
が得られなかった。また、Ti含有量が17重量％の金属ろ
う材粉末を含むろう材ペーストを用いて接合したセラミ
ックスパッケージでは、回路基板に対する活性金属ろう
材層の密着強度が強いものの、ピンと該活性金属ろう材
層との密着が劣るものが生じると同時に、ピンとスルホ
ールのタングステン導体層との間の抵抗値が50〜200mΩ
増加してばらつきが大きく、かつ抵抗値も高くなった。
これに対し、Ti含有量が２〜10重量％の金属ろう材粉末
を含むろう材ペーストを用いて接合したセラミックスパ
ッケージでは、回路基板とピンとの間の濡れ性が良好
で、ピンの回路基板に対する密着強度も最低で6kgf/ピ
ン、平均で9kgf/ピンと極めて強固であり、かつばらつ
きの少ない接合がなされていることが確認された。ま
た、ピンとピン取付け位置の中心部のスルホール内のタ
ングステン導体層との抵抗値を導通テスタにより測定し
たところ、従来のタングステン導体部を有するスルホー
ル上にNiメッキを施した後、端子ピンAgろうで接合した
場合と同等であり、抵抗値の増加は20mΩ以下と少な
く、しかも全てのピンがスルホールの導通部に良好に導
通されていることが確認された。
実施例８ まず、AlN粉末に焼結助剤としてのCaO1重量％、Y2O3
３重量％を添加し、更にこれらAlN粉末と焼結助剤にポ
リメチルメタクリレートを添加して出発原料を調製した
後、ドクターブレード法により該原料から厚さ0.75mmの
グリーンシートを作製した。つづいて、このグリーンシ
ートを外周縁に5Rの半円状凸部を左右に有する外径打抜
き用ブランク金型を用いて打抜き、外径加工を施すと共
に該グリーンシートの左右２ケ所に位置決め用凹部を形
成した。ひきつづき、ガイドピン付治具に前記グリーン
シートをその位置決め用凹部を基準して位置決めした
後、グリーンシートにNCボール盤を用いて直径0.3mmの
スルホールを開孔した。更に、このグリーンシートのス
ルホールにタングステンペーストを充填した後、前記位
置決め用凹部を基準にして同ペーストを用いてグリーン
シート表面に導電ペーストパターンをスクリーン印刷し
た。
次いで、上記工程と同様にグリーンシートの作製、ス
ルホールの開孔、タングステンペースト充填、導電ペー
ストパターンの印刷を行なった後、これらグリーンシー
トの位置決め用凹部を基準にして合せを行ない、更に積
層、圧着によりグリーンシート積層板を作製した。つづ
いて、このグリーンシート積層板のピン接合位置にNCボ
ール盤に設けられた直径1mmのドリルを用いて逆円錐台
形状をなす複数の凹部を形成した。
次いで、前記方法により得られたグリーンシート積層
板を脱脂した後、還元性雰囲気中で焼成してAlN多層回
路基板１を製造した（第４図（Ａ）図示）。なお、この
回路基板11は積層AlN基材12と、この基材12の表面及び
内部に形成された第１、第２の導体層13a、13bと、これ
ら導体層13a、13bを接続するためのタングステン導体部
が充填された第１スルホール14aと、前記第２導体層13b
を前記AlN積層板12の裏面側に導くためのタングステン
導体部が充填された第２スルホール14bと、このスルホ
ール14bが露出する前記積層AlN基材12部分に設けられた
凹部15とから構成されている。
次いで、７％Ti、67％Ag、26％CuからなるIVA族元素
を含む金属ろう材粉末100重量部に、置換基として−COO
Hを含有するアクリル酸エステルを７重量部配合し、こ
れをテレピネオールで溶解した後、乳鉢で１時間混練し
てろう材ペーストを調製した。つづいて、このろう材ペ
ーストを200μｍ厚さのステンレススクリーンを用いて
前記回路基板11の凹部15に印刷し、乾燥して該凹部15に
ろう材ペースト層を形成し、更に炭素治具を用いて該ペ
ースト層に42％Ni-Fe製の入出力用端子ピン16の下端が
埋没するように保持し、ひきつづきベルト式トンネル炉
に設置し、酸素濃度16ppmの窒素ガス雰囲気中にて850
℃、５分間加熱して同図（Ｂ）に示すように回路基板11
に端子ピン16が活性金属ろう材層17を介して接合された
セラミックスパッケージを製造した。
得られた本実施例８のセラミックスパッケージでは、
ペースト中のバインダに起因する炭素析出量が少なく、
回路基板とピンとの間の濡れ性が良好であった。また、
ピンの回路基板に対する密着強度をイーストロン引張り
試験機により測定したところ、最低で6kgf/ピン、平均
で9kgf/ピンと極めて強固であり、かつばらつきの少な
い接合がなされていることが確認された。凹部内におい
て活性金属ろうにより接合されたピンとスルホールのタ
ングステン導体部の間の抵抗値を測定したところ、従来
のタングステン導体部を有するスルホール上にNiメッキ
を施した後に端子ピンをAgろうで接合した場合と同様と
なり、抵抗値の増加は20mΩ以下と少なく、アクリル系
樹脂によるろう材内部への悪影響は認められず、しかも
全てのピンが良好にスルホールの導体部と導通されてい
ることが確認された。
更に、セラミックスパッケージは、従来のAl2O3を用
いたパッケージに比べて温度上昇が５〜６℃と低く、優
れた放熱性を有することが確認された。
実施例９ 実施例８と同様な方法によりグリーンシートの作製、
スルホールの開孔、タングステンペースト充填、導電ペ
ーストパターンの印刷を行なった後、これらグリーンシ
ート上に該グリーンシートの位置決め用凹部を基準にし
てピン接合用パッド部が打抜かれたグリーンシートを重
ね、更に積層、圧着によりグリーンシート積層板を作製
した。つづいて、このグリーンシート積層板を脱脂した
後、還元性雰囲気中で焼成して多層AlN回路基板21を製
造した（第５図（Ａ）図示）。なお、この回路基板21は
積層AlN基材22と、この基材22の表面及び内部に形成さ
れた第１、第２の導体層23a、23bと、これら導体層23
a、23bを接続するためのタングステン導体部が充填され
た第１スルホール24aと、前記第２導体層23bを前記AlN
積層板22の裏面側に導くためのタングステン導体部が充
填された第２のスルホール24bと、このスルホール24bが
露出する前記積層AlN基材22の箇所に設けられた面積の
大きい凹部25とから構成されている。
次いで、７％Ti、67％Ag、26％CuからなるIVA族元素
を含む金属ろう材粉末100重量部に、置換基として−COO
Hを含有するアクリル酸エステルを７重量部配合し、こ
れをテレピネオールで溶解した後、乳鉢で１時間混練し
てろう材ペーストを調製した。つづいて、このろう材ペ
ーストを200μｍ厚さのステンレススクリーンを用いて
前記回路基板21の凹部25に印刷し、乾燥して該凹部25に
ろう材ペースト層を形成した後、炭素治具を用いて該ペ
ースト層に42％Ni-Fe製の入出力用端子ピン26の先端部
側面が当接するように保持し、ひきつづきベルト式トン
ネル炉に設置し、酸素濃度16ppmの窒素ガス雰囲気中に
て850℃、５分間加熱して同図（Ｂ）に示すように回路
基板21に端子ピン26が活性金属ろう材層27を介して接合
されたセラミックスパッケージを製造した。
得られた本実施例９のセラミックスパッケージでは、
ペースト中のバインダに起因する炭素析出量が少なく、
回路基板とピンとの間の濡れ性が良好であった。また、
ピンの回路基板に対する密着強度をイーストロン引張り
試験機により測定したところ、10kgf/ピンと極めて強固
な接合がなされていることが確認された。凹部内におい
て活性金属ろうにより接合されたピンとスルホールのタ
ングステン導体部の間の抵抗値を測定したところ、従来
のタングステン導体部を有するスルホール上にNiメッキ
を施した後に端子ピンをAgろうで接合した場合と同様と
なり、抵抗値の増加は20mΩ以下と少なく、アクリル系
樹脂によるろう材内部への悪影響は認められず、しかも
全てのピンが良好にスルホールの導体部と導通されてい
ることが確認された。
更に、セラミックスパッケージは、従来のAl2O3を用
いたパッケージに比べて温度上昇が５〜６℃と低く、優
れた放熱性を有することが確認された。
［発明の効果］ 以上詳述した如く、本発明によれば高熱伝導性セラミ
ックス回路基板に入出力用端子ピンが正確、高密度かつ
高強度に接合され、優れた放熱性及び高い信頼性を有す
るセラミックスパッケージ（特にピングリッドアレイパ
ッケージ）等の電子部品、並びに高熱伝導性セラミック
ス回路基板に入出力用端子ピン窒素ガスを主体とする雰
囲気中での加熱により強固に接合することができ、簡単
な工程で量産的に電子部品を製造し得る方法を提供でき
る。
【図面の簡単な説明】
第１図（Ａ）、（Ｂ）は本発明の実施例１におけるセラ
ミックスパッケージを製造する工程を示す断面図、第２
図（Ａ）、（Ｂ）は本発明の実施例２におけるセラミッ
クスパッケージを製造する工程を示す断面図、第３図
（Ａ）、（Ｂ）は本発明の実施例５、７におけるセラミ
ックスパッケージを製造する工程を示す断面図、第４図
（Ａ）、（Ｂ）は本発明の実施例８におけるセラミック
スパッケージを製造する工程を示す断面図、第５図
（Ａ）、（Ｂ）は本発明の実施例９におけるセラミック
スパッケージを製造する工程を示す断面図である。 １、11、21……AlN多層回路基板、２、14a、14b、24a、
24b……スルホール、３……金属ろう材層、４、16、26
……入出力用端子ピン、５、８、17、27……活性金属ろ
う材層、７……ろう材ペースト層、12、22……積層AlN
基材、15、25……凹部。
フロントページの続き (72)発明者 岩瀬 暢男 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (72)発明者 竹田 博光 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (72)発明者 中橋 昌子 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (56)参考文献 特開 昭59−141395（ＪＰ，Ａ) 特開 昭61−266365（ＪＰ，Ａ) 特開 昭53−102310（ＪＰ，Ａ) 特開 昭54−132615（ＪＰ，Ａ) 特開 昭61−60293（ＪＰ，Ａ) 実開 昭59−45869（ＪＰ，Ｕ)

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】窒化アルミニウム焼結体からなる絶縁体層
    を有する高熱伝導性セラミックス回路基板と入出力用端
    子ピンとを、少なくとも１種のIVA族元素を含有する金
    属ろう材粉末、カルボキシル基を置換基として含有する
    アクリル系バインダおよび有機溶剤からなる塗布手段に
    より形成されたろう材ペースト層を介して当接、保持す
    る工程と、 前記回路基板および前記ペースト層を介して前記回路基
    板に当接されたピンを、窒素ガス単独の雰囲気中または
    酸素濃度が20ppm以下の窒素雰囲気中で加熱して前記ピ
    ンを前記回路基板に接合せしめる工程と を具備したことを特徴とする電子部品の製造方法。
  2. 【請求項２】前記回路基板は、接合位置に凹部が形成さ
    れていることを特徴とする特許請求の範囲第１項記載の
    電子部品の製造方法。
  3. 【請求項３】前記凹部は、高熱伝導性セラミックス回路
    基板を作製するためのセラミックスグリーンシートの段
    階で形成されることを特徴とする特許請求の範囲第２項
    記載の電子部品の製造方法。
  4. 【請求項４】前記ろう材ペーストを構成するIVA族元素
    は、Ti、Zrもしくはこれらの混合物であることを特徴と
    する特許請求の範囲第１項乃至第３項いずれか記載の電
    子部品の製造方法。
  5. 【請求項５】前記ろう材ペーストを構成する金属ろう材
    は、Agを主成分とするものであることを特徴とする特許
    請求の範囲第１項乃至第４項いずれか記載の電子部品の
    製造方法。
  6. 【請求項６】前記ろう材ペーストを構成する金属ろう材
    は、Cuを主成分とするものであることを特徴とする特許
    請求の範囲第１項乃至第４項いずれか記載の電子部品の
    製造方法。
  7. 【請求項７】前記ろう材ペーストを構成する金属ろう材
    は、AgおよびCuを主成分とするものであることを特徴と
    する特許請求の範囲第１項乃至第４項いずれか記載の電
    子部品の製造方法。
  8. 【請求項８】前記ろう材ペーストを構成するアクリル系
    バインダ中に含有されるカルボキシル基の量は、１〜５
    重量％であることを特徴とする特許請求の範囲第１項乃
    至第７項いずれか記載の電子部品の製造方法。
  9. 【請求項９】前記ろう材ペーストを構成するアクリル系
    バインダは、分子量が5000〜15000であることを特徴と
    する特許請求の範囲第１項乃至第８項いずれか記載の電
    子部品の製造方法。
  10. 【請求項１０】セラミックスパッケージであることを特
    徴とする特許請求の範囲第１項記載の電子部品の製造方
    法。
  11. 【請求項１１】ピングリッドアレイパッケージであるこ
    とを特徴とする特許請求の範囲第１項記載の電子部品の
    製造方法。
JP62136265A 1987-02-10 1987-05-30 電子部品の製造方法 Expired - Lifetime JP2573225B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62136265A JP2573225B2 (ja) 1987-02-10 1987-05-30 電子部品の製造方法
DE3855929T DE3855929T2 (de) 1987-02-10 1988-02-10 Elektronische Bauelementteile und Verfahren zu deren Herstellung
EP88301099A EP0278741B1 (en) 1987-02-10 1988-02-10 Electronic component parts and method for manufacturing the same
US07/154,273 US4835344A (en) 1987-02-10 1988-02-10 Electronic component parts and method for manufacturing the same
US07/308,450 US4919731A (en) 1987-02-10 1989-02-10 Brazing paste

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2712287 1987-02-10
JP62-27122 1987-02-10
JP10005187 1987-04-24
JP62-100050 1987-04-24
JP62-100051 1987-04-24
JP10005087 1987-04-24
JP62136265A JP2573225B2 (ja) 1987-02-10 1987-05-30 電子部品の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP7307702A Division JP2894979B2 (ja) 1987-02-10 1995-11-27 電子部品

Publications (2)

Publication Number Publication Date
JPS6427168A JPS6427168A (en) 1989-01-30
JP2573225B2 true JP2573225B2 (ja) 1997-01-22

Family

ID=27458626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62136265A Expired - Lifetime JP2573225B2 (ja) 1987-02-10 1987-05-30 電子部品の製造方法

Country Status (4)

Country Link
US (2) US4835344A (ja)
EP (1) EP0278741B1 (ja)
JP (1) JP2573225B2 (ja)
DE (1) DE3855929T2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2894979B2 (ja) * 1987-02-10 1999-05-24 株式会社東芝 電子部品
EP0331500B1 (en) * 1988-03-04 1993-01-07 Kabushiki Kaisha Toshiba Brazing paste for bonding metal and ceramic
JP2503099B2 (ja) * 1989-08-08 1996-06-05 日本電装株式会社 はんだ付け用フラックス
US4972989A (en) * 1989-10-30 1990-11-27 Motorola, Inc. Through the lead soldering
US5152449A (en) * 1990-07-05 1992-10-06 Morgan Crucible Company Plc Edge braze of metal end cap to ceramic cylinder
JPH084953B2 (ja) * 1991-04-17 1996-01-24 ユーホーケミカル株式会社 フラックス又ははんだペースト用腐食防止剤
US5186380A (en) * 1991-08-15 1993-02-16 Handy & Harman Titanium hydride coated brazing product
US5208729A (en) * 1992-02-14 1993-05-04 International Business Machines Corporation Multi-chip module
US5600530A (en) * 1992-08-04 1997-02-04 The Morgan Crucible Company Plc Electrostatic chuck
US5368220A (en) * 1992-08-04 1994-11-29 Morgan Crucible Company Plc Sealed conductive active alloy feedthroughs
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5305186A (en) * 1993-01-27 1994-04-19 International Business Machines Corporation Power carrier with selective thermal performance
JP3146768B2 (ja) * 1993-06-23 2001-03-19 松下電器産業株式会社 電子部品の実装方法
US5705261A (en) * 1993-10-28 1998-01-06 Saint-Gobain/Norton Industrial Ceramics Corporation Active metal metallization of mini-igniters by silk screening
US5397598A (en) * 1993-11-12 1995-03-14 International Business Machines Corporation Method for selectively coating a member having a shank by masking a portion of the shank with a washer
US5569958A (en) * 1994-05-26 1996-10-29 Cts Corporation Electrically conductive, hermetic vias and their use in high temperature chip packages
US5654204A (en) * 1994-07-20 1997-08-05 Anderson; James C. Die sorter
US5665989A (en) * 1995-01-03 1997-09-09 Lsi Logic Programmable microsystems in silicon
JP3245329B2 (ja) * 1995-06-19 2002-01-15 京セラ株式会社 半導体素子収納用パッケージ
JP4077888B2 (ja) * 1995-07-21 2008-04-23 株式会社東芝 セラミックス回路基板
US5695861A (en) * 1995-10-18 1997-12-09 Cts Corporation Solder active braze
US5794327A (en) * 1996-03-05 1998-08-18 Bird Electronic Corporation Method for making copper electrical connections
US6200134B1 (en) 1998-01-20 2001-03-13 Kerr Corporation Apparatus and method for curing materials with radiation
US6206272B1 (en) * 1999-04-08 2001-03-27 Intel Corporation Alignment weight for floating field pin design
US6469394B1 (en) 2000-01-31 2002-10-22 Fujitsu Limited Conductive interconnect structures and methods for forming conductive interconnect structures
EP1202390B1 (en) * 2000-10-25 2008-05-21 Japan Aviation Electronics Industry, Limited An electronic component and a method of manufacturing the same
US6974765B2 (en) * 2001-09-27 2005-12-13 Intel Corporation Encapsulation of pin solder for maintaining accuracy in pin position
US7182597B2 (en) * 2002-08-08 2007-02-27 Kerr Corporation Curing light instrument
US6918762B2 (en) * 2003-03-21 2005-07-19 Kerr Corporation Light-generating instrument
US8113830B2 (en) * 2005-05-27 2012-02-14 Kerr Corporation Curing light instrument
US8158909B2 (en) * 2008-06-12 2012-04-17 Delphi Technologies, Inc. Hot zone igniter
US9066777B2 (en) 2009-04-02 2015-06-30 Kerr Corporation Curing light device
US9072572B2 (en) 2009-04-02 2015-07-07 Kerr Corporation Dental light device
KR102329588B1 (ko) * 2014-03-07 2021-11-22 엔지케이 인슐레이터 엘티디 접합체의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2158984A (en) * 1938-05-13 1939-05-16 Oxweld Acetylene Co Welding rod
SE8008669L (sv) * 1979-12-14 1981-06-15 Atomic Energy Authority Uk Alster omfattande ett keramiskt material bundet till ett annat material
EP0038584B1 (de) * 1980-04-21 1984-08-15 BBC Aktiengesellschaft Brown, Boveri & Cie. Mehrschichtiges Lot und Verfahren zu dessen Herstellung
US4325754A (en) * 1980-12-15 1982-04-20 Gte Products Corporation Flexible brazing alloy tape and method of making same
US4518112A (en) * 1982-12-30 1985-05-21 International Business Machines Corporation Process for controlled braze joining of electronic packaging elements
DE3316807A1 (de) * 1983-05-07 1984-11-08 Robert Bosch Gmbh, 7000 Stuttgart Hartlot-legierung zum verbinden von oxidkeramiken unter sich oder mit metallen
GB2141370B (en) * 1983-06-17 1987-02-04 Standard Telephones Cables Ltd Bonding metal to ceramic
JPS6032343A (ja) * 1983-08-02 1985-02-19 Toshiba Corp パワ−半導体モジユ−ル基板
US4665468A (en) * 1984-07-10 1987-05-12 Nec Corporation Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same
US4621761A (en) * 1984-12-04 1986-11-11 The United States Of America As Represented By The United States Department Of Energy Process for forming unusually strong joints between metals and ceramics by brazing at temperatures that do no exceed 750 degree C.
US4602731A (en) * 1984-12-24 1986-07-29 Borg-Warner Corporation Direct liquid phase bonding of ceramics to metals
US4679960A (en) * 1985-01-25 1987-07-14 Gte Products Corporation Ceramic and metal brazed articles
US4672739A (en) * 1985-04-11 1987-06-16 International Business Machines Corporation Method for use in brazing an interconnect pin to a metallization pattern situated on a brittle dielectric substrate
US4729504A (en) * 1985-06-01 1988-03-08 Mizuo Edamura Method of bonding ceramics and metal, or bonding similar ceramics among themselves; or bonding dissimilar ceramics
US4667871A (en) * 1985-07-24 1987-05-26 Gte Products Corporation Tin based ductile brazing alloys
US4735866A (en) * 1985-12-30 1988-04-05 The United States Of America As Represented By The United States Department Of Energy Copper-silver-titanium-tin filler metal for direct brazing of structural ceramics

Also Published As

Publication number Publication date
US4919731A (en) 1990-04-24
JPS6427168A (en) 1989-01-30
EP0278741A3 (en) 1989-03-15
EP0278741B1 (en) 1997-06-04
EP0278741A2 (en) 1988-08-17
DE3855929T2 (de) 1997-11-06
DE3855929D1 (de) 1997-07-10
US4835344A (en) 1989-05-30

Similar Documents

Publication Publication Date Title
JP2573225B2 (ja) 電子部品の製造方法
JP3401102B2 (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP4038602B2 (ja) 導電性ペースト及びセラミック多層基板
JP2002111188A (ja) 配線基板
JP3167796B2 (ja) セラミックス回路基板
JP2002057444A (ja) 配線基板
JP2004059375A (ja) セラミックス−金属部材接合体
JP2002134885A (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP2894979B2 (ja) 電子部品
JP2783577B2 (ja) 金属―セラミックス接合用ろう材ペースト及び電子部品
JPH06334351A (ja) 導体ペーストおよびそれを用いたセラミック多層配線基板
JP2004327945A (ja) セラミック電子回路部品
JP2000340716A (ja) 配線基板
JP3723350B2 (ja) 配線基板およびその製造方法
JP3420424B2 (ja) 配線基板
JPH07207452A (ja) 金属粉末組成物及びそれを用いたメタライズ基板の製造方法
JP3934811B2 (ja) 高熱膨張ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造
JP3134234B2 (ja) メタライズ基板及びその製造方法
JPH08274422A (ja) 回路基板
JPH04349690A (ja) 回路基板
JPH09199857A (ja) 回路基板、その製造方法、電子デバイス実装体、ペースト組成物およびグリーンシート
JPH027457A (ja) フラットパッケージの製造方法
JP2002353374A (ja) セラミック回路基板
JPH11103169A (ja) ガラスセラミック配線基板
JPH04125994A (ja) セラミック多層基板およびその製造方法