JP3167796B2 - セラミックス回路基板 - Google Patents

セラミックス回路基板

Info

Publication number
JP3167796B2
JP3167796B2 JP18675492A JP18675492A JP3167796B2 JP 3167796 B2 JP3167796 B2 JP 3167796B2 JP 18675492 A JP18675492 A JP 18675492A JP 18675492 A JP18675492 A JP 18675492A JP 3167796 B2 JP3167796 B2 JP 3167796B2
Authority
JP
Japan
Prior art keywords
aln
land
circuit board
solder
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18675492A
Other languages
English (en)
Other versions
JPH0637414A (ja
Inventor
昭宏 堀口
靖 五代儀
光芳 遠藤
光男 加曽利
文雄 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18675492A priority Critical patent/JP3167796B2/ja
Publication of JPH0637414A publication Critical patent/JPH0637414A/ja
Application granted granted Critical
Publication of JP3167796B2 publication Critical patent/JP3167796B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ピングリッドアレイ
(PGA)パッケージやフラットパッケージ等に好適な
窒化アルミニウム製セラミックス回路基板に関する。
【0002】
【従来の技術】従来、窒化アルミニウム(AlN) 製のPG
Aパッケージやフラットパッケージにおける外部端子の
接合構造としては、図4に示すような構造が一般的に用
いられてきた。すなわち、 AlNを主成分とするセラミッ
クス基板1の表面には、 Wからなる導体層2が形成され
ている。この表面の導体層2は、 AlNセラミックス基板
1の表面側絶縁層(AlN層)1aを貫通して設けたビアホ
ール3内に充填された導電材料4によって、内部導体回
路5に接続されている。上記表面の導体層2上には、ニ
ッケルや金のメッキ層6が順次形成されており、これら
の積層物によってランド7が構成されている。このラン
ド7には、例えばコバールや42アロイからなるピン8の
ネールヘッド部8aが銀ろう9を介して接合されてい
る。
【0003】しかしながら、上記したピン(外部端子)
8の接合構造では、 AlN基板1と、ランド7中の AlN層
1aに接して設けられた W層2との接合界面における強
度が低く、ランド7を強固に接合形成することができな
いために、ピン8の接合信頼性が十分に得られないとい
う問題を有していた。
【0004】そこで、PGA用のピン接合部に応用する
という目的ではないにしても、 AlN焼結体と W層との界
面を強固な接合界面にしようとすることが試みられてい
る。例えば、 AlN焼結体と W層との間に、 AlNと Wの混
合物からなる中間層を設ける(特開昭 61-281089号公報
参照)ことが行われている。しかし、この方法は、表面
が全て Wからなる金属層を形成するものであり、例えば
強度測定用のコバール板は W層上にNiメッキ層を形成し
た後、銀ろうにより接合している。つまり、この表面の
Wには銀ろうが濡れにくく、ピン等の金属部材を接合す
る際には、必ずNi等の銀ろうに対する濡れ性が良好な金
属層の形成が必要となる。よって、上記方法をピンの接
合構造に適用しても、コスト的に高価になるばかりでな
く、製造工程も繁雑になる。さらに、 AlNと Wの界面に
異なる(一部 AlNと Wの混合物を設ける同一の方法も考
えられる)元素種を介在させてメタライズすることも行
われているが(特開昭 62-197374号公報、同 63-195183
号公報参照)、上記した方法と同様に、表面が全て Wか
らなる金属層を形成することになるため、ピン等を銀ろ
うで接合するためには、Niメッキ等の表面加工工程が必
要になる。
【0005】また、 AlN焼結体の表面に、 AlNと Wとの
混合物層を形成することも試みられている(特開平 2-5
0972号公報参照)。しかし、このメタライズ層において
も、Niメッキ層を設けた後に錫メッキ銅線を半田で接合
して強度を測定しており、半田は AlNと Wを含むメタラ
イズ層に良好に濡れないことを示している。その結果、
同様に均一な接合強度が得られにくいばかりでなく、ピ
ンを接合する際には必ずNi等の金属層の形成が必要とな
り、コスト的に高価になると共に、製造工程も繁雑にな
る。
【0006】一方、Ti、Zr、Hfのような活性金属を含む
銀ろうを用いて、銅板やアルミニウム板等を AlN焼結体
表面に接合することが行われている。この方法は、 AlN
とTi等の活性金属との反応を利用する方法であり、 TiN
等の反応生成物が界面に生じることによって、強固な接
合界面が得られる。この際、活性金属を含む銀ろうが金
属板の接合面全面を濡らせば良好な接合体が作製される
が、これらの接合をピンの接合に応用しようとした場合
には、図5に示すように、 AlN焼結体(AlN基板1)と活
性金属とを広い面積で反応させなければならないため、
ランド(2)の大きさは、ピン8のネールヘッド部8a
の大きさと同程度か、あるいは小さくする必要がある。
しかし、この方法でピンの接合を実施しようとすると、
活性金属を含む銀ろうの AlNに対する濡れが悪く、 AlN
基板と銀ろうとの間で応力集中を生じてピン強度を弱め
るため、多くの銀ろうを接合に使うこととなるが、この
場合は、図5に示したように、 AlN基板1と銀ろう10
との接触面積が増して、隣接するピンのランドとショー
トする可能性が高くなる。また逆に、活性金属を含む銀
ろうを通常の量で用いると、均一で強固な接合が行えな
くなる。さらに、ランド面積を大きくするためには、Ti
スパッタ等で面積を広くし、かつスパッタやメッキによ
りNiやAu等の層を形成する必要があり、コスト的に高価
になると共に、製造工程も繁雑になってしまう。
【0007】
【発明が解決しようとする課題】上述したように、 AlN
パッケージにピン等の外部端子を良好に接合するために
は、銀ろうや半田が濡れやすいランド、もしくはランド
に濡れやすい銀ろうや半田が必要であると共に、 AlNか
らなるパッケージ母体とランド間の高い接合強度が必要
となる。しかしながら、現在のところ、この両者を十分
に満足する AlN製セラミックス回路基板は得られていな
いのが現状である。また、ピンを用いないフラットパッ
ケージ等のリードを接合する場合においても、上記した
問題が同様に解決されず存在している。
【0008】本発明は、このような課題に対処するため
になされたもので、 AlNを主成分とするセラミックス基
板に対して外部端子を高強度に接合することを可能にす
ると共に、多端子で高密度な導体回路への対応を図った
AlN製セラミックス回路基板を提供することを目的とし
ている。
【0009】
【課題を解決するための手段と作用】本発明のセラミッ
クス回路基板は、窒化アルミニウムを主成分とするセラ
ミックス基板と、前記セラミックス基板の内部に設けら
れた導体回路と、前記導体回路の一端部と電気的に接続
するように、前記セラミックス基板の表面に設けられた
ランドと、前記ランド上に接合された外部端子とを具備
するセラミックス回路基板において、前記ランドは、タ
ングステン(W)および/またはモリブデン(Mo)と窒
化アルミニウム(AlN)とを少なくとも含有する導体層
を有し、かつ前記外部端子は、チタン(Ti)、ジルコニ
ウム(Zr)およびハフニウム(Hf)から選ばれた少なく
とも1種の活性金属元素を含有する銀ろうまたは半田に
より前記ランド上に接合されていると共に、前記銀ろう
または半田は前記導体層またはその上に積層形成された
タングステン(W)またはモリブデン(Mo)層上のみを
濡らした接合部形状を有することを特徴としている。
【0010】本発明のセラミックス回路基板の母体とな
るセラミックス基板は、 AlNを主成分とする多層焼結体
であり、この焼結体はイットリウム(Y) のような3A族元
素や希土類元素、カルシウム(Ca)やマグネシウム(Mg)等
の2A族元素等から選ばれた元素を焼結助剤として含んで
いる。また、着色添加物として、Tiのような4A族元素、
Wのような6A族元素、Niのような8A族元素を含有してい
てもよい。
【0011】上記 AlN焼結体基板は、その内部に設けら
れた WやMo等からなる導体回路(ビアホール内に充填さ
れた導電材料を含む)と、導体回路にビアホールを介し
て電気的に接続されたランドを有している。内部導体回
路は、上記したように金属のみから構成されていてもよ
い(AlN等が入っていてもよい)が、 AlN焼結体基板の表
面に形成するランドは、 AlN焼結体とランドを構成する
導体層との界面を強固な接合面とするために、 Wおよび
Moから選ばれた少なくとも 1種の導電性材料とAlNとを
含有する混合材料により形成する。なお、本発明におけ
るランドは、上記 W等と AlNとの混合材料層の一層のみ
に限定されるものではなく、 AlN焼結体基板に接して設
けられる層が上記混合材料からなる導体層であれば、さ
らにその上に WやMoの層を積層形成してランドを構成す
ることも可能である。
【0012】上記ランドの構成材料となる混合材料は、
AlNを 1重量% 〜20重量% の範囲で含むことが好まし
く、さらに好ましくは 3重量% 〜20重量% の範囲であ
る。このランド構成材料中の AlNは、 AlN焼結体基板と
ランドとの間で、微構造的には部分的に同一化合物によ
る連続組織を形成するものであり、 AlNの含有量が 1重
量% より少ないと、 AlNの連続組織部分が十分に得られ
なくなるために、ランドの接合強度が低下し、さらには
外部端子の接合強度の低下に繋がる。また、 AlNの含有
量が20重量% を超えると、導体層としては電気抵抗が増
大しすぎるため、外部端子と内部導体回路との良好な電
気的接続を妨げることとなる。
【0013】また、上記ランド構成材料には、 AlN焼結
体基板中の焼結助剤元素(例えば Y、Ca等)や着色添加
元素(例えばTi、 W、Ni等)を含有させてもよく、これ
によって元素分布が均一となりさらに好ましい。さら
に、ランド構成材料には、Ti、Zr、Hf等の活性金属元素
を含有させてもよい。このようなランド構成材料を用い
ることによって、 AlN焼結体基板とランドとの接合界面
は、非常に強固な組織を有することになる。
【0014】なお、上述した内部導体回路のうち、ラン
ドに直接繋がるビアホール内の導電材料は、上記ランド
の構成材料と同様な、 Wおよび/またはMoと AlN等との
混合導電材とすることが好ましい。ビアホール内の導電
材料を上記混合導電材とする場合の混合比や、他の添加
元素は上記したランドの場合と同様である。
【0015】本発明のセラミックス回路基板において
は、上述したようなランド上に、Ti、ZrおよびHfから選
ばれた少なくとも 1種の活性金属元素を含有する銀ろう
(以下、活性金属含有銀ろうと記す)または半田を用い
て、外部端子例えばピンやリードを接合している。銀ろ
うや半田の中にTi等の活性金属を含有させることによ
り、 AlNと W等とからなるランドに対する銀ろうや半田
の濡れ性が改善され、外部端子を強固にかつ良好に銀ろ
う付けまたは半田付けすることが可能となる。この作用
は、特に Wが存在する部分において顕著である。
【0016】ここで、本発明による AlNと W等とからな
るランドに対して、通常の銀ろうにより直接外部端子を
接合しようとしても、ランドの表面は AlNと W等とから
なるため、通常の銀ろう(活性金属を含まない)では良
好な濡れ状態は得られない。そこで、従来は銀ろうの濡
れを向上させるために、Ni層やAu層を形成していたが、
これら金属層は界面強度が弱いばかりでなく、メッキ加
工を行わなければならない点で非常に高価な処理とな
る。
【0017】また、微構造的に AlNが表面に存在する部
分において、 AlNとTiとが反応して、強固な接合界面が
形成されることは知られていたが、Ti等の活性金属を添
加した銀ろうの AlN上での濡れは均一には起こらない。
従って、Tiを添加した銀ろうを用いると共に、ランドを
小さくすることによって、 AlN上にAlN-Ti結合を生成し
ようとしても、銀ろうを均一に分布させた接合や円形の
理想的な銀ろうの濡れは起こらない。均一な接合をした
いがために多くのTi入り銀ろうを使用すると、外部端子
間の狭い多ピンパッケージでは、ランド間が電気的にシ
ョートしてしまうと同時に、局所的な熱膨張率の差に起
因する応力が発生し、外部端子の強度低下の原因にな
る。これに対して、本発明のランドは AlNと W等との混
合材料から構成されているため、 W等が活性金属含有銀
ろうの濡れ範囲を決定して、理想的な円形に銀ろうを濡
らすことができ、良好な接合形状(ろう形状)が得られ
るばかりでなく、 W等と活性金属含有銀ろうとが強固な
結合を形成する。また、ランド中の AlNは、上述したよ
うにTi等の活性金属と強固に結合する。
【0018】なお、上記混合材料による導電層上に W層
等を形成してランドを構成する場合においても、上述し
たように、 W等と活性金属含有銀ろうとが強固な結合を
形成するため、外部端子を高強度に接合することができ
る。
【0019】本発明に用いる活性金属含有銀ろう中の活
性金属元素の量は、 0.5重量% 〜10重量% の範囲とする
ことが好ましい。活性金属元素の含有量が 0.5重量% よ
り少ないと、活性金属の添加効果が十分に発揮されず、
外部端子の接合強度を十分に高めることが困難となる。
また、10重量% を超えて添加すると、銀ろうが硬化し、
接合に悪影響を及ぼす。なお、ここで言う銀ろうとは、
通常の Ag-Cu系ろう材のことであり、AgとCuとを主成分
とするものであれば他の添加元素を含んでいてもよい。
また、銀ろう中のAgの配合比は、40重量% 〜80重量% 程
度とすることが好ましい。上記した活性金属含有銀ろう
による接合は、真空下、減圧下および常圧下のいずれか
の窒素雰囲気中で行うことが好ましい。
【0020】なお、上記した銀ろうは、通常の半田に置
き換えて用いることができる。この場合、 3重量% 〜96
重量% のSn、残部Pbとし、必要に応じて 1重量% 以下の
Sb、Cu、Bi、Zn、Fe、Al、As等を添加することもでき
る。
【0021】上述したような活性金属含有銀ろうまたは
半田を用いることにより、ランドと銀ろうや半田の濡れ
性が向上すると共に、強固な接合が達成される。また、
外部端子の構成材料としては、コバールや42アロイを用
いるために、活性金属含有銀ろうまたは半田と良好に接
合することができる。従って、外部端子を接合する部分
の全ての界面で、強固な接合が行われるだけでなく、ラ
ンド上を均一に活性金属含有銀ろうまたは半田が濡らす
ため、電気的な接続も良好となる。
【0022】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
【0023】実施例1 まず、ドクターブレード法により厚さ 100μm 〜 400μ
m の AlNグリーンシートを作製した。一方、 W粉末と A
lN粉末との混合粉末(AlN粉末:10重量%)に、有機バイン
ダと適量の溶剤を加え、十分に混合して Wと AlNを主成
分とする導体ペーストを作製した。
【0024】次に、上記 AlNグリーンシートに上下に貫
通するビアホールを開口し、このビアホール内に上記 W
と AlNを主成分とする導体ペーストを埋め込むと共に、
その表面に同一の導体ペーストをランド形状に応じて印
刷した。さらに、 AlNグリーンシートの裏面に Wを主成
分とする導体ペーストを導体回路形状に応じて印刷し、
この導体回路側に他の AlNグリーンシートを重ねた後、
加熱加圧して積層した。次いで、上記積層体を脱脂した
後、窒素雰囲気中にて1800℃× 3時間の条件で常圧焼結
して、図1に示す30mm角のPGA用回路基板の同時焼結
体部分11を作製した。図1において、12は Wと AlN
を主成分とするランドであり、13はビアホール3内に
充填された Wと AlNを主成分とする導体材料である。な
お、図4に示した従来図と同一部分には、同一符号が付
してある。
【0025】上記により得た同時焼結体部分11の直径
0.7mmの各円形ランド12上の接合位置に、ピン直径
0.3mm、ネールヘッド部直径0.45mmの外部端子ピン8を
それぞれ治具を用いてセットした。なお、ピン8は 300
本セットした。また、ピン8のネールヘッド部8aの下
部には、予め活性金属元素としてTiを 2重量% 含有する
銀ろうが付けてある。この状態のままで、真空中にて 8
30℃に加熱して、ピン8の接合を行った。
【0026】このようにして得たPGA用回路基板のピ
ン接合部を観察したところ、ランド全体に銀ろうが濡れ
て接合されていた。また、コバールピン8を接合面に垂
直方向に引っ張ることにより接合強度試験を行った。そ
の結果、4.2kgfの引っ張り荷重のときにコバールピン8
が切断した。このことから、接合部は十分に高い接合強
度を有していることを確認した。
【0027】実施例2 上記実施例1において、 Wと AlNを主成分とする導体ペ
ーストをランド形状に印刷した後、さらにその上に Wを
主成分とする導体ペーストを同形状に印刷する以外は、
実施例1と同様にして、図2に示すPGA用回路基板の
同時焼結体部分15を作製した。図2において、16は
Wを主成分とする導体層であり、この W層16と、 Wと
AlNを主成分とする導体層12との積層物によって、ラ
ンド17が構成されている。このPGA用回路基板の同
時焼結体部分15に、実施例1と同様な条件でピン8を
接合し、PGA用回路基板を作製した。
【0028】このようにして得たPGA用回路基板のピ
ン接合部を観察したところ、ランド17全体に銀ろうが
濡れて接合されていた。また、コバールピン8を接合面
に垂直方向に引っ張ることにより接合強度試験を行っ
た。その結果、4.1kgfの引っ張り荷重のときにコバール
ピン8が切断した。このことから、接合部は十分に高い
接合強度を有していることを確認した。
【0029】実施例3 ピンを接合する際に、Tiを 7重量%含有する銀ろうを使
用すると共に、その接合を窒素雰囲気中で 830℃まで加
熱することにより行う以外は、実施例1と同様にして、
ピンを接合したPGA用回路基板を作製した。
【0030】このPGA用回路基板のピンの接合強度を
実施例1と同様にして調べたところ、4.3kgfの引っ張り
荷重のときにコバールピンが切断した。このことから、
接合部は十分に高い接合強度を有していることを確認し
た。
【0031】実施例4 図3に示すように、ランド12の形状をリード18(幅
0.5mm)の形状に合せて0.7mm× 2.0mmとし、実施例1と
同一条件で同時焼成した後、このランド12上に実施例
1と同一のTi含有銀ろう14を用いてリード18を接合
する以外は、実施例1と同様にして、フラットパッケー
ジ用回路基板を作製した。
【0032】このようにして得たフラットパッケージ用
回路基板のリード18の接合強度を測定するために、接
合面に垂直にピール強度試験を行ったところ、 3.0kgf/
mmという良好な結果が得られた。
【0033】比較例1 AlNグリーンシートに設けたビアホール3内に、 Wと Al
Nを主成分とする導体ペーストを埋め込むと共に、その
表面に Wを主成分とする導体ペーストでランドを形成
し、かつTiを含有していない銀ろうを用いてピンを接合
する以外は、実施例1と同様にしてPGA用回路基板を
作製した。このPGA用回路基板のピンの接合強度を実
施例1と同様にして調べたところ、1.1kgfの引っ張り荷
重の際に銀ろうと Wランドとの界面で剥離が起こり、ピ
ン接合部の強度が低いことを確認した。
【0034】比較例2 上記比較例1における Wランド上に、Ni層およびAu層を
メッキにより順に形成する以外は、比較例1と同様にし
てPGA用回路基板を作製した。このPGA用回路基板
は図4に示したものである。このPGA用回路基板のピ
ンの接合強度を実施例1と同様にして調べたところ、1.
5kgfの引っ張り荷重の際に、 Wランド2と AlN基板1と
の界面で剥離が起こった。
【0035】比較例3 AlNグリーンシートに設けたビアホール内に、 Wと AlN
を主成分とする導体ペーストを埋め込むと共に、その表
面に Wを主成分とする導体ペーストでランドを形成した
後、実施例1と同一条件で同時焼成した。この際、焼結
後のランド面積は外部端子ピンのネールヘッド部の面積
と同じとした。次いで、実施例1と同様に、Ti含有銀ろ
うを用いてピンを接合して、PGA用回路基板を作製し
た。このPGA用回路基板は図5に示したものである。
このPGA用回路基板のピンの接合強度を実施例1と同
様にして調べたところ、1.7kgfの引っ張り荷重の際に、
Wランド2と AlN基板1との界面で剥離が起こった。
【0036】また、参考のために、上記比較例3におけ
る Wランドを、 Wと AlNを主成分とするランドに代える
以外は、同様にしてPGA用回路基板を作製し、ピンの
接合強度を調べたところ、2.0kgfの引っ張り荷重の際
に、銀ろうと W+AlNランドとのの界面で剥離が起こっ
た。
【0037】比較例4 図6に示すように、ビアホール3内に Wと AlNを主成分
とする導体ペーストを埋め込むと共に、その表面に Wを
主成分とする導体ペーストでランド2を形成する以外
は、実施例1と同様にして同時焼結体部分を作製した
後、実施例1と同様に、ランド2上にTi含有銀ろう12
を用いてピンを接合して、PGA用回路基板を作製し
た。このPGA用回路基板のピンの接合強度を実施例1
と同様にして調べたところ、1.3kgfの引っ張り荷重の際
に、 Wランド2と AlN基板1との界面で剥離が起こり、
ピン接合部の強度が低いことを確認した。
【0038】
【発明の効果】以上説明したように、本発明のセラミッ
クス回路基板によれば、 AlNを主成分とする基板上に高
接合強度でランドを形成することができ、かつランドと
銀ろうとの良好な濡れが得られると共に、ランドと銀ろ
うを強固に結合することができるため、外部端子を高強
度で接合することが可能となり、よって外部端子の信頼
性を大幅に向上させることが可能となる。また、銀ろう
を良好に濡らすことができるため、電気的な信頼性が高
まると共に、多端子で高密度の導体回路に対して十分に
対応することが可能となる。これらによって、PGAパ
ッケージやフラットパッケージ等に好適なセラミックス
回路基板を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例によるPGAセラミックス回
路基板の要部構成を示す断面図である。
【図2】本発明の他の実施例によるPGAセラミックス
回路基板の要部構成を示す断面図である。
【図3】本発明のさらに他の実施例によるフラットセラ
ミックス回路基板の要部構成を示す断面図である。
【図4】従来のPGAセラミックス回路基板の構成を示
す断面図である。
【図5】従来の他のPGAセラミックス回路基板の構成
を示す断面図である。
【図6】従来のさらに他のPGAセラミックス回路基板
の構成を示す断面図である。
【符号の説明】
1……多層 AlNセラミックス基板 3……ビアホール 5……内部導体回路 8……ピン 12… Wと AlNを主成分とするランド 13…ビアホール内に充填された Wと AlNを主成分とす
る導体材料 14…Ti含有銀ろう 18…リード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加曽利 光男 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝 総合研究所内 (72)発明者 上野 文雄 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝 総合研究所内 (56)参考文献 特開 昭62−73799(JP,A) 特開 平1−308893(JP,A) 特開 平3−114289(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 1/03 610 H01L 23/15 H01L 23/50

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 窒化アルミニウムを主成分とするセラミ
    ックス基板と、前記セラミックス基板の内部に設けられ
    た導体回路と、前記導体回路の一端部と電気的に接続す
    るように、前記セラミックス基板の表面に設けられたラ
    ンドと、前記ランド上に接合された外部端子とを具備す
    るセラミックス回路基板において、 前記ランドは、タングステンおよび/またはモリブデン
    と窒化アルミニウムとを少なくとも含有する導体層を有
    し、かつ前記外部端子は、チタン、ジルコニウムおよび
    ハフニウムから選ばれた少なくとも1種の活性金属元素
    を含有する銀ろうまたは半田により前記ランド上に接合
    されていると共に、前記銀ろうまたは半田は前記導体層
    またはその上に積層形成されたタングステンまたはモリ
    ブデン層上のみを濡らした接合部形状を有することを特
    徴とするセラミックス回路基板。
JP18675492A 1992-07-14 1992-07-14 セラミックス回路基板 Expired - Lifetime JP3167796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18675492A JP3167796B2 (ja) 1992-07-14 1992-07-14 セラミックス回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18675492A JP3167796B2 (ja) 1992-07-14 1992-07-14 セラミックス回路基板

Publications (2)

Publication Number Publication Date
JPH0637414A JPH0637414A (ja) 1994-02-10
JP3167796B2 true JP3167796B2 (ja) 2001-05-21

Family

ID=16194060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18675492A Expired - Lifetime JP3167796B2 (ja) 1992-07-14 1992-07-14 セラミックス回路基板

Country Status (1)

Country Link
JP (1) JP3167796B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964498A (ja) * 1995-08-21 1997-03-07 Kyocera Corp セラミック配線基板
JP4571853B2 (ja) * 2004-12-14 2010-10-27 日本特殊陶業株式会社 配線基板
WO2013035717A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールおよびモジュールの製造方法
WO2013099360A1 (ja) * 2011-12-26 2013-07-04 株式会社村田製作所 モジュールおよびこれを備えるモジュール搭載部品
JP2016050815A (ja) * 2014-08-29 2016-04-11 株式会社村田製作所 積層配線基板およびこの積層配線基板を備えるプローブカード
JP6835540B2 (ja) * 2016-11-09 2021-02-24 京セラ株式会社 セラミック配線基板、プローブ基板およびプローブカード

Also Published As

Publication number Publication date
JPH0637414A (ja) 1994-02-10

Similar Documents

Publication Publication Date Title
US4835344A (en) Electronic component parts and method for manufacturing the same
US5439732A (en) Ceramic multi-layer wiring board
EP0660651B1 (en) Multilayer ceramic circuit substrate, process for producing the same, and electrically conductive material for use in multilayer ceramic circuit substrate
US5041342A (en) Multilayered ceramic substrate fireable in low temperature
US5552232A (en) Aluminum nitride body having graded metallurgy
JP3167796B2 (ja) セラミックス回路基板
JP3347578B2 (ja) 配線基板
JP2572823B2 (ja) セラミック接合体
JP3493310B2 (ja) 多層配線基板
JP2000077805A (ja) 配線基板およびその製造方法
JP2627509B2 (ja) 導電層を有する電子部品
JP3470789B2 (ja) 配線基板及びその製造方法
JP2738600B2 (ja) 回路基板
JP2670679B2 (ja) メタライズ組成物
JP3556377B2 (ja) 配線基板
JPH0615434B2 (ja) 窒化アルミニウムの金属化方法
JP3134234B2 (ja) メタライズ基板及びその製造方法
JPH09191059A (ja) パワー半導体モジュール基板
JP2000349098A (ja) セラミック基板と半導体素子の接合体及びその製造方法
JPH0555718A (ja) 回路基板
JP2894979B2 (ja) 電子部品
JP2003155593A (ja) 配線基板
JPS63212087A (ja) 電気部品用ろう材
JPH0415986A (ja) 回路基板
JPH0148672B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080309

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080309

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080309

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090309

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 12