FR2524705A1 - Procede composite de fabrication de circuit hybride et circuit hybride obtenu par un tel procede - Google Patents
Procede composite de fabrication de circuit hybride et circuit hybride obtenu par un tel procede Download PDFInfo
- Publication number
- FR2524705A1 FR2524705A1 FR8205437A FR8205437A FR2524705A1 FR 2524705 A1 FR2524705 A1 FR 2524705A1 FR 8205437 A FR8205437 A FR 8205437A FR 8205437 A FR8205437 A FR 8205437A FR 2524705 A1 FR2524705 A1 FR 2524705A1
- Authority
- FR
- France
- Prior art keywords
- layer
- thin
- screen
- hybrid circuit
- carried out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10386—Clip leads; Terminals gripping the edge of a substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
L'INVENTION A POUR OBJET UN PROCEDE DE FABRICATION DE CIRCUIT HYBRIDE DONT LE RECTO 1 EST UN CIRCUIT REALISE SELON LA TECHNOLOGIE "COUCHES MINCES" 3, 4 ET LE VERSO 1 PORTE UN PLAN DE MASSE OU DES CONNEXIONS D'ALIMENTATION PAR EXEMPLE 2. LE VERSO DU CIRCUIT EST REALISE PAR SERIGRAPHIE SOIT AVANT, SOIT APRES LA REALISATION DU CIRCUIT "COUCHES MINCES".
Description
PROCEDE COMPOSITE DE FABRICATION DE
CIRCUIT HYBRIDE ET CIRCUIT HYBRIDE
OBTENU PAR UN TEL PROCEDE
La présente invention a pour objet un procédé de fabrication de circuit hybride, dit composite parce que faisant appel successivement à des technologies différentes. L'invention a également pour objet un circuit hybride obtenu par un tel procédé.
CIRCUIT HYBRIDE ET CIRCUIT HYBRIDE
OBTENU PAR UN TEL PROCEDE
La présente invention a pour objet un procédé de fabrication de circuit hybride, dit composite parce que faisant appel successivement à des technologies différentes. L'invention a également pour objet un circuit hybride obtenu par un tel procédé.
On rappelle qu'on entend par circuit hybride un circuit électronique réalisé sur un substrat isolant, sur lequel sont disposées des couches résistives, destinées à former des résistances, et des couches conductrices, formant des pistes de connexion entre les résistances précédentes d'une part et des composants rapportes sur le circuit d'autre part.
On connaît principalement deux technologies distinctes pour la réalisation des couches formant les circuits hybrides:
- la première est connue sous le nom de "couches épaisses"; elle consiste à déposer sur un substrat isolant, par sérigraphie, des couches successives selon des motifs prédéfinis: la première couche est en général conductrice et forme les pistes de connexion; la seconde couche est résistive et elle constitue des résistances. Ainsi qu'il est connu, la réalisation d'une couche par sérigraphie consiste à déposer une pâte à travers un écran de soie puis à la sécher et la cuire à une température de l'ordre de 9000 C; les épaisseurs obtenues sont de l'ordre de 10 à 20 um. Le circuit hybride final peut comporter plus de deux couches, celles-ci devant être alors séparées par des couches isolantes déposées de la même façon.
- la première est connue sous le nom de "couches épaisses"; elle consiste à déposer sur un substrat isolant, par sérigraphie, des couches successives selon des motifs prédéfinis: la première couche est en général conductrice et forme les pistes de connexion; la seconde couche est résistive et elle constitue des résistances. Ainsi qu'il est connu, la réalisation d'une couche par sérigraphie consiste à déposer une pâte à travers un écran de soie puis à la sécher et la cuire à une température de l'ordre de 9000 C; les épaisseurs obtenues sont de l'ordre de 10 à 20 um. Le circuit hybride final peut comporter plus de deux couches, celles-ci devant être alors séparées par des couches isolantes déposées de la même façon.
- la seconde est dite "couches minces"; elle consiste à déposer successivement sur le substrat la couche résistive et la couche conductrice, dont l'épaisseur est très inférieure aux épaisseurs obtenues par la technologie précédente (ici de l'ordre du micron) puis à graver successivement les deux couches selon les motifs désirés. Cette technique permet d'obtenir des circuits de meilleure qualité électrique (hyperfréquence, haute tension, très haute stabilité), mais elle est sensiblement plus onéreuse que la précédente; de plus, elle ne permet pas en pratique de réaliser plusieurs plans conducteurs à des prix de revient supportables.
Par ailleurs, il est souhaitable dans certaines applications de pouvoir utiliser l'autre face (verso) du substrat pour y réaliser par exemple un plan de masse, des connexions d'alimentation, des points de soudure de connecteurs ou même un marquage. Lorsque le circuit hybride concerné est un circuit de haute qualité réalisé selon la technologie "couches minces", la réalisation d'une seconde face augmente assez sensiblement le prix de revient du circuit puisqu'il faut alors réaliser deux faces selon la technologie décrite plus haut et, lors de la gravure, protéger la première face, déjà gravée, pendant l'attaque de la deuxième.
La présente invention a pour objet un procédé de fabrication économique, utilisant le dépôt sérigraphique, du verso d'une plaquette portant au recto un circuit réalisé selon la technologie "couches minces
Plus précisément, l'invention a pour objet un procédé composite de fabrication de circuit hybride qui comporte les étapes suivantes:
- le dépôt, sur l'une des faces d'un substrat isolant, d'une couche mince résistive recouvrant sensiblement toute sa surface;
- le dépôt, sur la couche précédente, d'une couche mince conductrice recouvrant sensiblement toute sa surface;
- la gravure des deux couches précédentes, selon des motifs prédéfinis;
- le dépôt par sérigraphie sur la deuxième face du substrat d'au moins une couche d'un matériau conducteur selon un motif prédéfini;
- le chauffage de la couche précédente.
Plus précisément, l'invention a pour objet un procédé composite de fabrication de circuit hybride qui comporte les étapes suivantes:
- le dépôt, sur l'une des faces d'un substrat isolant, d'une couche mince résistive recouvrant sensiblement toute sa surface;
- le dépôt, sur la couche précédente, d'une couche mince conductrice recouvrant sensiblement toute sa surface;
- la gravure des deux couches précédentes, selon des motifs prédéfinis;
- le dépôt par sérigraphie sur la deuxième face du substrat d'au moins une couche d'un matériau conducteur selon un motif prédéfini;
- le chauffage de la couche précédente.
D'autres objets, caractéristiques et résultats de l'invention ressortiront de la description suivante, donnée uniquement à titre d'exemple et illustrée par les dessins annexés qui représentent:
- la figure 1, a à f, les différentes étapes d'un premier mode de fabrication d'un circuit hybride selon l'invention;
- la figure 2, les différentes étapes d'un deuxième mode de fabrication d'un circuit hybride selon l'invention
- la figure 3, un schéma illustrant la fixation des connexions sur un circuit hybride selon l'invention.
- la figure 1, a à f, les différentes étapes d'un premier mode de fabrication d'un circuit hybride selon l'invention;
- la figure 2, les différentes étapes d'un deuxième mode de fabrication d'un circuit hybride selon l'invention
- la figure 3, un schéma illustrant la fixation des connexions sur un circuit hybride selon l'invention.
Sur ces différentes figures, les mêmes références se rapportent aux mêmes éléments. De plus, pour la clarté du dessin, les proportions entre les épaisseurs des différentes couches n'ont pas été respectées.
Sur la figure la, on a représenté un substrat isolant 1, sur la face recto (1R) duquel il est prévu de réaliser un circuit hybride selon la technologie "couches minces", et sur la face verso (lg) duquel on désire réaliser un circuit ne portant pas de composants, par exemple des connexions d'alimentation, un plan de masse, etc.
Du fait que l'on désire utiliser la technique "couches minces", le substrat 1, en forme de plaquette, est préférentiellement en alumine. Sur la face verso de ce substrat, on commence la fabrication par le dépôt sérigraphique d'une couche conductrice 2 selon un motif prédéfini, c'est-à-dire que l'on dépose une pâte comportant un matériau conducteur, tel que de l'argent ou un alliage d'argent et de palladium, à travers un masque de soie ;la pâte sérigraphiée est ensuite séchée et cuite à une température préférentiellement comprise entre 8000 et 10000 et, plus particulièrement entre 8500 et 950 , pendant une durée de l'ordre de 30 à 60 minutes, et cela afin d'une part d'éliminer les liants de la pâte et d'autre part d'assurer l'adhérence de la couche 2 sur le substrat 1.
La figure lb représente l'étape suivante du procédé de fabrication, pendant laquelle on dépose sensiblement sur la totalité de la face recto 1R du substrat 1 une couche mince résistive 3. Cette couche est par exemple en tantale et elle est déposée par pulvérisation cathodique, son épaisseur étant alors de l'ordre de 100 à 400 A. Dans une variante, la couche 3 peut être à base de nickel et de chrome.
La figure Ic représente l'étape suivante, dans laquelle on dépose une couche mince conductrice 4 sensiblement sur toute la surface de la couche 3. Cette couche 4 est par exemple constituée par de l'or, déposé par recharge électrolytique sous une épaisseur de l'ordre de quelques microns.
L'étape suivante représentée à la figure Id illustre la protection qu'il est nécessaire de réaliser sur la couche sérigraphiée 2, afin de pouvoir réaliser l'étape de gravure du recto de la plaquette sans abîmer le verso. Cette couche de protection 5 peut être par exemple un ruban adhésif, choisi de telle sorte qu'il ne laisse pas de trace sur la couche 2 et le substrat 1 lorsqu'il est retiré.
L'étape suivante (figure le) est celle de la gravure du recto de la plaquette, par procédé photographique et attaque chimique, ne laissant subsister des couches 3 et 4 que des motifs prédéfinis.
L'étape suivante (figure If) consiste à retirer le film protecteur 5.
La dernière étape consiste à réaliser la stabilisation thermique des résistances (couche 3), qui peut se faire ainsi qu'il est connu dans des conditions assez variables; à titre d'exemple, elle peut être réalisée à une température de l'ordre de 2000 pendant environ 12 à 15 heures, ou encore à une température de l'ordre de 4500 pendant environ 5 ou 6 minutes.
On obtient alors un circuit dont le recto est du type "couches minces" à haute qualité et le verso est réalisé en "couche épaisse".
La figure 2 représente un autre mode de réalisation du procédé selon l'invention, dans lequel on réalise d'abord le recto de la plaquette.
Dans une première étape (10), on dépose au recto d'un substrat isolant, qui est préférentiellement le même que celui de la figure 1, une couche mince résistante également du type de la couche 3 de la figure lb et selon le même procédé.
L'étape suivante (11) consiste à déposer une couche mince conductrice sur l'ensemble de la couche résistive précé dente ; comme précédemment, cette couche mince conductrice est avantageusement identique à la couche 4 de la figure lc et déposée de la même manière.
On procède ensuite (étape 12) à la gravure du recto de la plaquette comme illustré sur la figure le, à ceci près qu'il est ici inutile de protéger le verso de la plaquette puisqu'elle ne porte encore aucun circuit.
Comme précédemment, on procède ensuite (étape 13) à la stabilisation thermique des résistances gravées lors de l'étape précédente.
On réalise ensuite (étape 14) le dépôt sérigraphique d'une pâte conductrice au verso du substrat comme illustré sur la figure la, selon un motif déterminé. Toutefois la pâte dont il s'agit est différente de la précédente en ce qu'elle cuit à une température sensiblement inférieure, par exemple de l'ordre de 1200 à 2000 et, préférentiellement entre 1700 et 200 , et en tous cas inférieure à la température de destruction des couches minces gravées au recto de la plaquette. Des pâtes susceptibles de convenir existent dans le commerce, par exemple fabriquées par la Société DEMETRON sous le n0 62900153 ou par la Société CERMALLOY sous le n0 PC200S.
La cuisson de cette pâte constitue l'étape suivante (15).
Enfin, dans une dernière étape (16), on réalise les connexions de sortie du circuit hybride comme représenté sur la figure 3. En effet, les pâtes de sérigraphie susceptibles de cuire à basse température connues à l'heure actuelle ne sont pas soudables, c'est-à-dire que les pâtes à souder usuelles ou les alliages d'argent, de plomb et d'étain utilisés pour la soudure des connexions de sortie dissolvent les couches obtenues par une telle technique. Par contre il est possible de coller, à l'aide de colles conductrices particulières (par exemple celle qui est commercialisée par la Société AMICON sous le n0 C850), un peigne faisant la liaison entre le recto et le verso de la plaquette.Ce peigne peut par exemple avoir la forme représentée sur la figure 3 où l'on distingue le recto 1R d'une plaquette 20 portant le circuit hybride "couches minces", aboutissant à des plots de connexion repérés 21. Sur chacun de ces plots vient se connecter une dent 23 d'un connecteur 22 en forme de trident, dont les deux autres dents sont collées au verso ly de la plaquette.
Un avantage de ce deuxième mode de fabrication est qu'il permet de commencer la fabrication par les phases "couches minces" qui sont, ainsi qu'il est connu, les plus délicates à réaliser, nécessitant des matériaux purs et une atmosphère propre. En outre, comme mentionné plus haut, il permet d'éviter l'étape de protection de la couche sérigraphiée (figure Id).
Par contre, dans le premier mode de réalisation, les connexions de sortie sont fixées par soudure sur les deux faces, par exemple du même Connecteur trident; cela permet d'utiliser des équipements de soudure automatiques existants et donc, à ce niveau, de diminuer les coûts de fabrication.
D'une manière générale, l'invention n'est pas limitée au dépôt d'une seule couche conductrice (2) sur le verso de la plaquette, mais peut comporter en outre sur le verso une ou plusieurs couches conductrices, isolantes ou résistives.
Claims (10)
1. Procédé composite de fabrication de circuit hybride, comportant les étapes suivantes
- le dépôt, sur l'une des faces (1R) d'un substrat (1) isolant, d'une couche mince résistive (3) recouvrant sensiblement toute sa surface;
- le dépôt, sur la couche précédente (3), d'une couche mince conductrice (4) recouvrant sensiblement toute sa surface;
- la gravure des deux couches précédentes (3, 4) selon des motifs prédéfinis; ledit procédé étant caractérisé par le fait qu'il comporte en outre les étapes suivantes:
- le dépôt par sérigraphie sur la deuxième face du substrat d'au moins une couche (2) d'un matériau conducteur selon un motif prédéfini;
- le chauffage de la couche précédente.
2. Procédé selon la revendication 1, caractérisé par le fait qu'il comporte en outre une étape de stabilisation thermique des résistances gravées dans la couche résistive.
3. Procédé selon l'une des revendications précédentes, caractérisé par le fait que les étapes de dépôt sérigraphique (2) et de chauffage de la couche sérigraphiée sont réalisées, dans cet ordre, en premier, que le procédé comporte ensuite une étape supplémentaire de dépôt d'une couche de protection (5) sur la couche sérigraphiée (2), ladite couche de protection (5) étant retirée après l'étape de gravure.
4. Procédé selon la revendication 3, caractérisé par le fait que le chauffage de la couche sérigraphiée (2) est réalisé à une température comprise entre 8000 et 10000.
5. Procédé selon l'une des revendications 1 ou 2, caractérisé par le fait que les étapes de dépôt de la couche résistive (3), de dépôt de la couche conductrice (4) et de gravure sont réalisées, dans cet ordre, en premier.
6. Procédé selon la revendication 5, caractérisé par le fait que le chauffage de la couche sérigraphiée est réalisé à une température comprise entre 1200 et 2000.
7. Procédé selon l'une des revendications 5 ou 6, caractérisé par le fait qu'il comporte en outre une étape de soudage sur la première face et de collage sur la deuxième face d'au moins une connexion (12) de sortie du circuit.
8. Procédé selon l'une des revendications précédentes, caractérisé par le fait que le dépôt de la couche mince résistive (3) est réalisé par pulvérisation cathodique.
9. Procédé selon l'une des revendications précédentes, caractérisé par le fait que le dépôt de la couche mince conductrice (4) est réalisé par électrolyse.
10. Circuit hybride, caractérisé par le fait qu'il est obtenu par le procédé selon l'une des revendications précédentes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8205437A FR2524705A1 (fr) | 1982-03-30 | 1982-03-30 | Procede composite de fabrication de circuit hybride et circuit hybride obtenu par un tel procede |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8205437A FR2524705A1 (fr) | 1982-03-30 | 1982-03-30 | Procede composite de fabrication de circuit hybride et circuit hybride obtenu par un tel procede |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2524705A1 true FR2524705A1 (fr) | 1983-10-07 |
Family
ID=9272561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8205437A Pending FR2524705A1 (fr) | 1982-03-30 | 1982-03-30 | Procede composite de fabrication de circuit hybride et circuit hybride obtenu par un tel procede |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2524705A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0815591A2 (fr) * | 1995-02-06 | 1998-01-07 | Grumman Aerospace Corporation | Interconnexion de traversees pour microcircuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4077854A (en) * | 1972-10-02 | 1978-03-07 | The Bendix Corporation | Method of manufacture of solderable thin film microcircuit with stabilized resistive films |
| EP0015100A1 (fr) * | 1979-02-26 | 1980-09-03 | National Research Development Corporation | Procédé d'incorporation d'un élément de circuit distribué à micro-ondes dans un circuit intégré à micro-ondes |
-
1982
- 1982-03-30 FR FR8205437A patent/FR2524705A1/fr active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4077854A (en) * | 1972-10-02 | 1978-03-07 | The Bendix Corporation | Method of manufacture of solderable thin film microcircuit with stabilized resistive films |
| EP0015100A1 (fr) * | 1979-02-26 | 1980-09-03 | National Research Development Corporation | Procédé d'incorporation d'un élément de circuit distribué à micro-ondes dans un circuit intégré à micro-ondes |
Non-Patent Citations (2)
| Title |
|---|
| 25TH ELECTRONIC COMPONENTS CONFERENCE, Washington, D.C., 12-14 mai 1975, pages 342-349; T.MURASUMI et al.: "Co-existence of thin and thick film" * |
| 27TH ELECTRONIC COMPONENTS CONFERENCE, Arlington, VA., 16-18 mai 1977, pages 339-347; F.E.BUZAN et al.: "A thick film base metal resistor and compatible hybrid system" * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0815591A2 (fr) * | 1995-02-06 | 1998-01-07 | Grumman Aerospace Corporation | Interconnexion de traversees pour microcircuit |
| EP0815591A4 (fr) * | 1995-02-06 | 1999-01-07 | Grumman Aerospace Corp | Interconnexion de traversees pour microcircuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2567684A1 (fr) | Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication | |
| EP0424254B1 (fr) | Résistance électrique sous forme de puce à montage de surface et son procédé de fabrication | |
| FR2503457A1 (fr) | Systeme de cellules solaires connectees en serie sur un substrat unique | |
| FR2567709A1 (fr) | Ensemble a paillette comprenant un substrat de cablage multi-couche | |
| FR2492164A1 (fr) | Procede de realisation simultanee de liaisons electriques multiples, notamment pour le raccordement electrique d'une micro-plaquette de semiconducteurs | |
| FR2595000A1 (fr) | Resistance du type en puce et son procede de fabrication | |
| FR2485866A1 (fr) | Substrat de cablage mince | |
| FR2527036A1 (fr) | Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative | |
| EP0145599A2 (fr) | Substrat d'interconnexion en alumine pour composant électronique, et procédé pour sa fabrication | |
| FR2646018A1 (fr) | Dispositif semiconducteur et son procede de fabrication | |
| EP1008176B1 (fr) | Procede de fabrication d'un film conducteur anisotrope a inserts conducteurs | |
| FR2513804A1 (fr) | Condensateur en ceramique perfectionne et son procede de fabrication | |
| EP0751556B1 (fr) | Procédé de réalisation d'un substrat d'interconnexion permettant de connecter une puce sur un substrat de réception | |
| EP0188838B1 (fr) | Boîtier pour composant électronique | |
| EP0269485B1 (fr) | Dispositif de mesure formant un fluxmètre et un capteur de température combinés, constitué d'une structure multicouche, procédé de fabrication d'un tel dispositif et structure multicouche | |
| JP3132493B2 (ja) | 配線基板の製造方法およびそれに用いられる導体ペースト | |
| FR2503977A1 (fr) | Procede de realisation d'une metallisation sur la tranche d'un support plat, et circuit electronique comportant un tel support | |
| FR2524705A1 (fr) | Procede composite de fabrication de circuit hybride et circuit hybride obtenu par un tel procede | |
| FR2547440A1 (fr) | Procede de fabrication de cartes a memoire et cartes obtenues suivant ce procede | |
| EP0080233A1 (fr) | Procédé permettant de réaliser un circuit électronique protégé contre les charges électriques statiques | |
| FR2490059A1 (fr) | Circuit imprime et son procede de fabrication | |
| EP0229553A1 (fr) | Procédé pour fabriquer et appliquer des jauges de contrainte, et jauges de contrainte obtenues notamment au cours de ce procédé | |
| EP0056668A1 (fr) | Procédé de fabrication de couches de circuits imprimés et outillage de mise-en-oeuvre | |
| EP0163581B1 (fr) | Procédé de réalisation d'un dispositif de raccordement électrique entre deux cartes de circuits imprimés, dispositif ainsi obtenu, et procédé de raccordement électrique mettant en oeuvre ce dispositif | |
| FR2498873A1 (fr) | Procede de fabrication de circuits imprimes |