FR2485866A1 - Substrat de cablage mince - Google Patents

Substrat de cablage mince Download PDF

Info

Publication number
FR2485866A1
FR2485866A1 FR8112887A FR8112887A FR2485866A1 FR 2485866 A1 FR2485866 A1 FR 2485866A1 FR 8112887 A FR8112887 A FR 8112887A FR 8112887 A FR8112887 A FR 8112887A FR 2485866 A1 FR2485866 A1 FR 2485866A1
Authority
FR
France
Prior art keywords
insulating layer
substrate according
substrate
layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8112887A
Other languages
English (en)
Other versions
FR2485866B1 (fr
Inventor
Shigeo Nakabu
Yuji Matsuda
Hirokazu Yoshida
Masaru Iwasaki
Takashi Nukii
Katunobu Awane
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP9012880A external-priority patent/JPS5715492A/ja
Priority claimed from JP9012980A external-priority patent/JPS5715447A/ja
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of FR2485866A1 publication Critical patent/FR2485866A1/fr
Application granted granted Critical
Publication of FR2485866B1 publication Critical patent/FR2485866B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

A.SUBSTRAT DE CABLAGE PERMETTANT DE RELIER UN COMPOSANT ELECTRIQUE ET UN CIRCUIT ELECTRIQUE EXTERNE. B.IL COMPREND UN SUBSTRAT DE BASE 33, UNE PREMIERE COUCHE ISOLANTE 35 D'UNE MATIERE ORGANIQUE REALISEE SUR LE SUBSTRAT DE BASE, UN ELEMENT DE CABLAGE 39 REALISE SUR LA PREMIERE COUCHE ISOLANTE ET RELIE AU COMPOSANT, UNE SECONDE COUCHE ISOLANTE 47 D'UNE MATIERE ORGANIQUE REALISEE AU-DESSUS DE LA PREMIERE COUCHE ISOLANTE ET UN ELEMENT TERMINAL 44 PREVU SUR LA PREMIERE COUCHE ISOLANTE ET FAISANT SAILLIE DE LA SECONDE COUCHE ISOLANTE, CET ELEMENT ETANT RELIE AUDIT ELEMENT DE CABLAGE. UNE TROISIEME COUCHE ISOLANTE 40 D'UNE MATIERE ORGANIQUE PEUT ETRE INTERPOSEE ENTRE LES PREMIERE ET SECONDE COUCHES ISOLANTES, CETTE TROISIEME COUCHE PORTANT UN SECOND ELEMENT DE CABLAGE 43 RELIE AUDIT ELEMENT DE CABLAGE.

Description

24as866 La présente invention concerne un ensemble formant substrat de
câblage et a trait notamment à une structure à fermeture étanche d'un tel ensemble
et à une connexion câblée entre ledit ensemble et un circuit externe.
Il est difficile de réaliser un tel ensemble selon la technique classique comprenant un substrat de câblage mince. Un tel ensemble comprend une couche de résine synthétique appliquée sur un dispositif, tel qu'un circuit imprimé disposé sur le substrat, et la somme dès épaisseurs de ces éléments détermine l'épaisseur totale de l'ensemble. Mgme si on fait en sorte que chacune de ces épaisseurs soit aussi faible que possible, on ne peut s'attendre à obtenir un
ensemble extr8mement mince.
Par conséquent, il y a lieu de réaliser un assemblage du substrat de
câblage extrCment mince.
La présente invention a donc pour objet un ensemble de câblage mince perfectionné destiné à recevoir un composant tel qu'un circuit imprimé, un élément d'intégration à grande échelle (LSI), une résistance, un condensateur, un bobinage etc. U:n autre but de l'invention est de réaliser un ensemble de câblage mince
perfectionné permettant d'obtenir des connexions limitées pour les bornes.
En bref, un substrat conforme à l'invention permettant de relier un composant électrique à un circuit électrique comprend un substrat de base, une première enche isolante de matière organique déposée sur le substrat de base, un élément de câblage réalisé sur la première couche isolante et relié au composant, une seconde couche isolante d'une matière organique déposée sur la première couche isolante et un élément terminal sur la première couche isolante et faisant saillie de la seconde couche isolante, relié à l'élément de câblage. Une troisième couche isolante d'une matière organique peut 9tre interposée entre les première et seconde couches isolantes, portant un second
élément de câblage relié audit élément de câblage.
Une forme d'exécution de la présente invention est décrite ci-après à titre d'exemple, en référence aux dessins annexés dans lesquels: - la figure 1 est une vue en coupe transversale d'un ensemble de câblage mince conforme à l'invention; - les figures 2a à 2m représentent les étapes de fabrication de l'ensemble représenté sur la figure 1; - les figures 3 et 5 sont des vues en coupe transversale d'autres ensembles de câblage minces conformes à la présente invention; et - les figures 6a à 6f représentent les étapes de fabrication de l'ensemble
représenté sur la figure 5.
Sur la figure 1 on voit un ensemble de câblage mince conforme à la présente invention, comprenant un substrat métallique 33, une feuille adhésive 35, un élément de câblage inférieur 39, une couche organique 40, un câblage supérieur 43, des éléectrodes terminales 44, un film organique 47, un dispositif tel qu'un circuit intégré, un élément d'intégration à grande échelle (LSI), une résistance, un condensateur, un bobinage ou analogue, et des plots
de connexion 49.
La fabrication de cet ensemble est représentéesur les figures 2a à 2m
et comprend les étapes suivantes.
Figure 2a: on part d'un substrat de base métallique décapé 33, en Al, Cu ou analogue. On pose sur le substrat 33 une feuille adhésive isolante 35. Cette feuille peut être en n'importe quelle matière appropriée, pouvant 9tre une couche de polyamideimide, de polyamicacide, de résine d'éthylène propylène fluoré (PEP) ou analogue, possédant tous une propriété adhésive ou un film de résine polyimide enduit d'un adhésif adéquat.Une ouverture 34 permettant la connexion du dispositif 45 est percée dans la feuille 35 par un procédé de
découpage, d'attaque chimique ou analogue.
Figure 2b: on dispose sur la surface supérieure de la feuille adhésive isolante 35 une feuille de protection 36; On interpose entre la feuille de protection 36 et l'un des mors d'une presse une résine élastique résistante à la chaleur 37. L'autre mors de la presse est appliqué sur la face inférieure du substrat de base 33 sous une température. plus élevée. Au lieu de prévoir une feuille adhésive isolante 35, on peut envisager l'application d'un adhésif liquide ou sous forme de pate par impression ou à l'aide d'un rouleau, auquel
cas il faut enlever l'adhésif au niveau de l'ouverture 34.
Figure 2c: Par conséquent, la feuille adhésive isolante 35, percée de l'ouverture 34, est rendue solidaire du substrat de base métallique 33. La feuille 35 joue le r8le de couche isolante, les parties plates de cette feuille
portant des éléments de calage inférieurs.
Figure 2d: Une partie du substrat de base 33, en face de l'ouverture 34, est enlevée par attaque chimique pour réaliser un trou 38 destiné à recevoir le
dispositif 45. La feuille 35 sert dans ce cas de masque.
Figure 2e: Les éléments de câblage inférieurs 39 sont réalisés sur la feuille par un procédé de dépôt, tel que l'évaporation sous vide, le dépôt par faisceau d'ions ou analogue par exemple. Les éléments de câblage inférieurs 39 sont de préférence en un alliage Al-Ni.Cu sous forme de film. La configuration désirée des éléments de câblage inférieurs 39 peut 9tre réalisée selon l'une des étapes suivantes: 1) Après avoir déposé sur toute la surface de la feuille 35 une couche destinée à constituer les éléments 39, on enduit cette couche d'un vernis dit"photorésist". On procéde ensuite à une opération de photogravure pour obtenir le profil des
éléments 39.
2) On applique sur toute la surface de la feuille 35 un photorésist adéquat pour réaliser la configuration prédéterminée des éléments 39.Uife matière appropriée à la réalisation des éléments 39 est déposée, dans laquelle le photorésist est retiré. Ce procédé est appelé "lift-off" dans la litérature anglo-saxonne. 3) Après avoir enduit toute la surface de la feuille 35 d'une couche destinée à la réalisation des éléments 39, on applique un photrésist approprié sur les parties de cette couche devant 9tre recouvertes. On procéde à la photogravure
pour préparer une configuration désirée des éléments 39.
Au lieu d'utiliser un de ces procédés de dépôt que l'on vient de décrire, on peut coller sur la feuille 35 une feuille métallique appropriée dans laquelle
les éléments de câblage inférieurs 39 peuvent ttre réalisés.
Fiure 2f: Une couche organique 40 et la feuille-de protection 36 sont
appliquées sous pression sur la feuille de câblage préparée comme décrit ci-
dessus sous une température élevée, par exemple d'environ 2500C. On utilise, ici encore, la résine élastique résistant à la chaleur 37 pour obtenir-une mise sous pression uniforme. La couche organique 40 est apte à se solidariser avec la surface supérieure des éléments de câblage inférieurs 39. Cette couche peut 9tre constituée d'un film de polyimide, rev9tu d'un adhésif approprié. La feuille de protection 36 est prévue pour protéger la couche organique 40o La couche organique 40 est rendue solidaire de la feuille 35 et des éléments de câblage inférieurs 39. Elle est très isolante et peut 8tre soumise à un
traitement par attaque chimique pour réaliser des trous traversants.
La matière constitutive de la couche organique 40 n'est pas limitée à une couche de polyimide'revêtue d'un adhésif approprié. On peut envisager d'autres matières, par exemple une couche de polyamideimide, de polyamicacide ou analogue possédant une propriété adhésive à l'état semidurci, ou bien une couche de résine d'éthylène propylène fluoré ou analogue dotée d'une plasticité thermique. Aucun adhésif n'est nécessaire. Par ailleurs, toute résine appropriée peut remplacer la couche organique 40, la résine étant sous forme de liquide ou
de pâte et appliquée par impression ou à laide d'un rouleau ou analogue.
Figure 2g: Le substrat de câblage multi-couches préparé de la façon décrite
est représenté.
Figure 2h: Après avoir enduit la couche organique 40 d'un photorésist constitué d'une matière organique et d'une matière inorganique, on réalise un trou traversant 41 et une ouverture 42 en se-servant du photorésist comme masque par attaque sous plasma 02. Un avantage apporté par l'utilisation comme masque d'un photorésist composé d'une matière organique appropriée et d'une matière inorganique approprié est que, lorsque la couche organique 40 est soumise à l'attaque sous plasma la matière organique faisant partie du photorésist se trouve également soumise à la même attaque, de sorte qu'il se forme une pente douce autour du trou 41 de façon a permettre une connexion stable avec ce trou 41. Au lieu d'une attaque sous plama, on peut envisager une attaque par voie humide par hydrazine, NaOH par exemple. Dans ce cas, il faut faire très attention que les éléments de câblage inférieurs 39 ne soient pas endommagés lorsque la matière constitutive de la couche organique 40 est soumise à l'attaque par voie humide. Toute matière organique peut être gravée par attaque sous plasma 02, auquel cas un film de polymaide enduite d'un adhésif approprié peut être avantageusement mis en oeuvre, mais l'attaque par voie humide ne permet pas de
graver tout adhésif.
Figure 2i: On procéde à un dépôt, tel que dépôt par faisceau d'ions, pour réaliser des éléments de câblage supérieurs 43 et un film métallique de contact dans le trou 41. Par conséquent, le film métallique est en contact avec les éléments de c9blage inférieurs 39. En même temps, des éléectrodes terminales 44 sont réalisées pour assurer les connexions avec des bornes externes. Chacun des éléments de câblage supérieurs 43 et des électrodes terminales 44 est réalisé à partir d'un film métallique à trois couches comprenant une couche de chacun des métaux Al, Ni et Au ou d'un film à deux couches comprenant une des combinaisons Al et Ni, Al et un alliage Ni-Cu, Cr et Ni, Cr et Ni, ou Cr et un alliage Ni-Cu. Les deux couches constituées de Al et d'un alliage Ni-Cu sont à préférer du fait que la couche de Al adhère mieux à la couche organique 40 tandis que la couche Ni assure un bon contact avec un matériau
de soudure devant être utilisé par la suite.
Chacun des éléments de câblage supérieurs 43, des électrodes terminales 44 et des éléments de câblage inférieurs 39 est constitué d'un film évaporé
2 48-5866
pour assurer leur adhérence à la couche organique 40, 35 ou 47 et d'au moins
un autre film évaporé assurant un bon contact avec une des couches voisines.
Chaque configuration de câblage pour les éléments de câblage supérieurs 43 et des électrodes terminales 44 peut être réalisée selon les indications
données ci-dessus sous 1), 2) et 3) lors de la description de la figure 2e.
Selon un mode de réalisation préféré de la présente invention, le dispositif 45 est connecté électriquement au substrat de câblage à l'aide d'un matériau de soudure de manière à réaliser un montage du dispositif sur
support souple, comme le décrit le brevet américain nO 3 763 404, par exemple.
Pour ce faire, le matériau de soudure est imprimé entre les parties connectées.
Les parties connectées peuvent être choisies voisines des éléments de crblage supérieurs ou des éléments de câblage inférieurs. La partie connectée est choisie pour 9tre à proximité des éléments de câblage inférieurs 39 de la
manière suivante.
Zigyre2Li: On dispose, dans le trou 38,le dispositif 45 soumis à aucun procédé de formation en vue de son montage sur support souple. La surface supérieure du dispositif 45 ne dépasse pas les substrats de câblage. On réalise ensuite des liaisons conductrices moins extérieures avec la configuration cablée pour terminerle circuit. La liaison peut être obtenue par mise sous pression thermique ou à l'aide d'un cristal eutectique Au-Su en fonction de
la matière constitutive des éléments conducteurs et des éléments de cfblage.
Si on désire assurer une bonne dissipation thermique, on peut envisager
de réaliser la liaison à l'aide d'une p9te conductrice. Si le dispositif -
est constitué par une "puce à poutre", on peut connecter deux ou plusieurs
dispositifs.
Figure 2k: Sur le substrat de câblage portant le dispositif 45, on fait
adhérer une couche organique 47 sous pression et sous une température élevée.
Cette couche doit pouvoir adhérer au substrat de câblage sous pression et sous une température élevée et doit 8tre soumise à une attaque sous plasma ou analogue. De préférence, cette couche 47 est une couche de polyimide enduite d'un adhésif approprié, chaque couche depolyamideimide, polyamicacide et analogue pouvant adhérer à l'état semi-durci tandis qu'un film de résine éthylène propylène fluoré ou analogue possède une plasticité thermique. Par ailleurs, toute résine appropriée peut remplacer la couche organique 47, la résine étant sous forme liquide ou sous forme de pâte pouvant -tre appliquée
par impression ou au rouleau ou analogue.
Le procédé de mise sous pression que l'on vient de décrire peut -tre appelé un procédé de mise sous pression à plat. Tout élément de mise en
couches peut ttre utilisé pour la mise sous pression.
Le substrat de c9blage préparé de cette façon comprend les éléments de câblage supérieurs et inférieurs 39 et 43, et le dispositif 45, le tout pouvant ttre mis complètement à l'abri de l'atmosphère. L'épaisseur de chacune des couches organiques 35, 40 et 47 est de l'ordre de plusieurs dizaines de microns. Le dispositif 45 peut ttre enterré dans le substrat de câblage qui
est assez mince.
L'application de la couche organique 40 sur la feuille 35 peut se faire
par un procédé d'application au rouleau.
Figure 21: On dispose sur la couche organique 47 un photorésist approprié
comme masque. On procède à une attaque sous plasma pour enlever le film au-
dessus de l'électrode terminale 44 et pour réaliser des trous 48 destinés à contenir des bornes. On plonge le substrat de c9blage dans une soudure liquide pour réaliser des plots de soudure 49 sur les électrodes terminales 44. Les électrodes terminales 44 assurent un contact suffisant avec la soudure liquide
pour réaliser les plots de soudure 49.
La distance entre les électrodes terminales 44 est fonction de la précision de l'impression du photorésist et de l'importance de la surgravure par attaque sous plasma.Des expérimentations ont démontré que cette distance peut être faible, d'environ 350 microns, alors que la distance selon les techniques connues est de l'ordre de 0,8mm. Par conséquent, un grand nombre
de connecteurs conducteurs peut 9tre prévu.
Il va sans dire que tout embout de conducteurs peut 9tre soudé sur les
plots 49.
Figure 2m: On parfait le substrat de câblage ainsi préparé de la façon représenté
sur la figure 2m, laquelle est identique à la figure 1.
La couche organique 40 et les éléments de cablage supérieurs 43 peuvent ttre supprimés, selon une variante de réalisation du substrat de câblage, auquel cas la couche organique inférieure 35 et la couche organique 47 sont disposées de façon que les éléctrodes terminales 44 soient fixées directement sur les
éléments de câblage inférieurs 39.
La figure 3 représente, en coupe transversale, une autre variante de réalisation du substrat de câblage conforme à la présente invention. Ce substrat de câblage comprend des couches céramiques 11, des éléments de câblage inférieurs 12, des éléments de câblage supérieurs 13, des trous traversants 14, un dispositif 15, une couche organique 16 comme décrit cidessus, des plots de soudure 17, des électrodes terminales 18 et un trou 50 destiné à recevoir
le dispositif.
Ce substrat peut $tre réalisé de la manière décrite ci-dessuso La figure 4 est une vue, en coupe transversale, d'un autre mode de réalisation d'un substrat de cblage conforme à la présente invention, Ce substrat de c9blage comprend des éléments de câblage inférieurs 9, des éléments de c9blage supérieurs 20, des trous traversants 21,des couches organiques 35, 40 et 22, un dispositif 23, des électrodes terminales 24, des plots de soudure 25, un substrat de résine 51 et un substrat métallique ou céramique 52. Dans cet exemple, le trou destiné à recevoir le dispositif est
un trou traversant recouvert du substrat de résine 51.
La figure 5 est une vue, en coupe transversale, d'un autre mode de réalisation du substrat de c9blage conforme à la présente invention. Les figures 6a à 6f représentent les étapes de fabrication du substrat de la
figure 5.
En se référant à la figure 5, un ensemble de câblage mince conforme à la présente invention comprend un substrat métallique 133, une feuille adhésive , un câblage inférieur 138, un dispositif 139 tel qu'un circuit intégré, un élément d'intégration à grande échelle (LSI), une résistance, un condensateur
un bobinage ou analogue et des bornes de connexion 140.
On réalise cet ensemble comme le montre les figures 6a à 6f selon les
étapes suivantes.
Figure 6à: On part d'un substrat de base métallique décapé 133 en Al, Cu ou autre. On prévoit une feuille adhésive isolante 135 pour revêtir la face du substrat 133. Cette feuille peut être en n'importe quelle matière appropriée, par exemple une couche de polyamideimide, de polyamicacide, de résine éthylène propylène fluoré ou analogue possédant tous une propriété adhésive ou bien un film de résine polyimide revêtu d'un adhésif. Une ouverture 134 permettant la connexion du dispositif 139 est percée dans la feuille 135 par
poinçonnage, attaque chimique ou autre.
Figure: On dispose une feuille de protection 136 sur la surface supérieure de la feuille adhésive isolante 135. On interpose, entre la feuille de protectiO 136 et un des mors d'une presse, une résine élastique résistant à la chaleur 137. L'autre mors de la presse est appliqué contre la face inférieure du substrat de base 133 sous uze température élevée. Au lieu de prévoir une feuille adhésive isolante 35, on peut envisager l'application d'un adhésif sous forme de liquide ou de pâte par impression ou au rouleau, auquel cas l'adhésif
recouvrant l'ouverturd 134 doit -tre éliminé.
Figure 6c: Par conséquent, la feuille adhésive isolante 135, percée de l'ouverture 134, est rendue solidaire du substrat de base métallique 133. La feuille 135 sert de couche isolante, dont les parties plates portent les éléments
de câblage inférieurs.
Figure 6d: Une partie du substrat de base 133 en regard de l'ouverture 134 est enlevée par attaque pour réaliser le trou 138 destiné à recevoir le
dispositif 139. Pour ce faire, on utilise la feuille 135 comme masque.
Figure 6d': Unie fois le trou 134 réalisé à l'aide de la feuille 135 servant de masque, on procéde à une sous-gravure à l'intérieur du trou 134 pour que le bord de la feuille reste partiellement à l'intérieur du trou 134. Ce bord sert à empêcher un court-circuit entre le bord du substrat de base métallique 133, sur le côté du trou 134, et la borne de connexion 140 et, s'ils existent des
éléments de connexion conducteurs.
Figure 6e: On met en oeuvre tout procédé de dép8t approprié, tel qu'un procédé d'évaporation sous vide, un procédé de dépft au faisceau d'ions ou autre pour réaliser des éléments de câblage inférieurs 138 sur la feuille 135. Les éléments de câblage inférieurs 138 sont de préférence en un alliage Al-Ni.Cu sous forme de film. Les configurations de câblage des éléments de câblage inférieurs 138 peuvent etre réalisés selon l'une des étapes suivantes: 1) Après avoir déposé sur toute la surface de la feuille 135 une couche destinée à former les éléments 138, on applique un photorésist approprié sur cette couche. On procède ensuite à une opération de photogravure pour
délimiter les éléments 138.
2) On applique sur la surface de la feuille 135 tout photorésist approprié permettant de préparer une configuration prédéterminée des éléments 138. On dépose une matière appropriée à la réalisation des éléments 138, dans laquelle le photorésist est enlevé. Ce procédé est appelé "lift-off" dans la litérature
anglo-saxonne.
3) Après avoir appliqué sur toute la surface de la feuille 135 une couche destinée à la réalisation des éléments 138, on applique unphitorésist destiné à recouvrir des parties déterminées de cette couche. On procède à une attaque
chimique pour réaliser une configuration désirée des éléments 138.
Au lieu d'utiliser une de ces procédés de dépôt que l'on vient de décrire, on peut fixer sur la feuille 135 une feuille métallique dans laquelle les
éléments de câblage inférieurs 138 peuvent être réalisés.
FigMure 6f:Selon un mode de réalisation préféré de la présente invention, le dispositif 139 est connecté électriquement au substrat de c9blage à l'aide
d'une soudure de façon à réaliser le montage du dispositif sur support souple.
Par conséquent, la soudure est imprimée entre les parties connectées. Les parties connectées peuvent être choisies voisines des éléments de c9blage inférieurs. La partie connectée est choisie de la manière suivante pour être
voisine des éléments de c9blage inférieurs 138.
A l'intérieur du trou 134 on dispose le dispositif 139, soumis à aucune formation pour qu'il soit monté sur support souple. La surface supérieure
du dispositif 139 ne dépasse pas vers l'extérieur les substrats de cablage.
On réalise alors des liaisons conductrices moins extérieures avec 4a configur-
ation c9blée pour obtenir un circuit. On peut utiliser un système de mise sous pression thermique ou un système au cristal eutectique Au-Su en fonction de
la matière constitutive des éléments conducteurs et des éléments de ctblage.
Si l'on cherche à obtenir une bonne dissipation de la chaleur, on peut
envisager une liaison réalisée à l'aide d'une pute conductrice ou analogue.
Il se peut que le dispositif 139 soit une "puce à poutre" à liaisons par fils
et, dans ce cas, on peut connecter deux ou plusieurs dispositifs.
De préférence, on prévoit une couche supplémentaire de matière organique
pour recouvrir le substrat de câblage ainsi réalisé.
Il va de soi que de nombreuses modifications peuvent 9tre apportées au dispositif décrit et représenté sans pour autant sortir du cadre de l'invention.

Claims (12)

REVENDICATIONS
1. Substrat de câblage permettant de relier un composant électrique et un circuit externe, caractérisé en ce qu'il comprend: un substrat (33) destiné à recevoir le composant électrique une première couche isolante (35) d'une matière organique réalisée sur le substrat; des moyens de câblage (39) réalisés sur la première couche isolante, ces moyens de câblage étant reliés au composant électrique; une seconde couche isolante (47) d'une matière organique réalisée au-dessus de la première couche isolante; et des éléments terminaux (44) prévus sur la première couche isolante et faisant saillie de la seconde couche isolante en matière organique, ces
moyens étant reliés auxdits moyens de câblage (39).
2. Substrat selon la revendication 1, caractérisé en ce qu'il comprend en outre une troisième couche isolante (40) d'une matière organique interposée entre la première couche isolante (35) et la seconde couche isolante (47), cette troisième couche isolante portant des seconds moyens de câblage (43) reliés
auxdits moyens de cablage (39).
3. Substrat selon la revendication 2, caractérisé en ce qu'un trou traversant de liaison électrique (41) est prévu entre la première couche
isolante (35) et la troisième couche isolante (40).
4. Substrat selon la revendication 2, caractérisé en ce qu'au moins une parmi la première couche isolante (35), la seconde couche isolante (47) et la troisième couche isolante (40) comprend une matière organique constituée
par une des substances suivantes: le polyamideimide, le polyimide, le poly-
amicacide, l'éthylène propylène fluoré ou analogue.
5. Substrat selon la revendication 2, caractérisé en ce que l'épaisseur de la première couche isolante (35), de la seconde couche isolante (47) et de la troisième couche isolante (40) est, dans chaque cas, de l'ordre de plusieurs
dizaines de microns.
6. Substrat selon la revendication 1, caractérisé en ce que le composant électrique est constitué par un circuit intégré, un élément d'intégration à grande échelle (LSI), une résistance, un condensateur, un
bobinage ou autre.
7. Substrat selon la revendication 1, caractérisé en ce qu'il comprend
uine couche métallique, céramique ou autre.
8. Substrat selon la revendication 1,-caractérisé en ce qu'il comprend des plots de soudure (49) reliés aux éléments terminaux (44), ces plots de
soudure conduisant au circuit externe.
9. Substrat selon la revendication 1, caractérisé en ce que deux ou plusieurs éléments terminaux sont prévus, la distance séparant des
éléments terminaux étant de l'ordre de quelques microns.
10. Substrat selon la revendication 1, caractérisé en ce que lesdits
moyens de cablage (39) comprennent au moins deux couches discrètes.
11. Substrat selon la revendication 2, caractérisé en ce que les
seconds moyens de cablage comprennent au moins deux couches discrètes.
12. Substrat selon la revendication 1, caractérisé en ce que le bord de la première couche isolante est disposé à l'intérieur d'une ouverture
pratiquée dans le substrat pour recevoir le composant électrique.
FR8112887A 1980-06-30 1981-06-30 Substrat de cablage mince Expired FR2485866B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9012880A JPS5715492A (en) 1980-06-30 1980-06-30 Wiring board structure
JP9012980A JPS5715447A (en) 1980-06-30 1980-06-30 Production of substrate for carrying components

Publications (2)

Publication Number Publication Date
FR2485866A1 true FR2485866A1 (fr) 1981-12-31
FR2485866B1 FR2485866B1 (fr) 1985-08-02

Family

ID=26431633

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8112887A Expired FR2485866B1 (fr) 1980-06-30 1981-06-30 Substrat de cablage mince

Country Status (3)

Country Link
US (1) US4544989A (fr)
DE (1) DE3125518C2 (fr)
FR (1) FR2485866B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2614168A1 (fr) * 1987-04-15 1988-10-21 Toshiba Kk Dispositif a circuits electroniques multicouches et son procede de fabrication

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514042A (en) * 1981-09-30 1985-04-30 Sharp Kabushiki Kaisha Thin structure of display panel
FR2527036A1 (fr) * 1982-05-14 1983-11-18 Radiotechnique Compelec Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative
US4682414A (en) * 1982-08-30 1987-07-28 Olin Corporation Multi-layer circuitry
DE3409146A1 (de) * 1984-03-13 1985-09-19 Siemens AG, 1000 Berlin und 8000 München Optoelektronisches mudul
US4673958A (en) * 1985-01-31 1987-06-16 Texas Instruments Incorporated Monolithic microwave diodes
US4859633A (en) * 1985-01-31 1989-08-22 Texas Instruments Incorporated Process for fabricating monolithic microwave diodes
US4647959A (en) * 1985-05-20 1987-03-03 Tektronix, Inc. Integrated circuit package, and method of forming an integrated circuit package
US4835598A (en) * 1985-06-13 1989-05-30 Matsushita Electric Works, Ltd. Wiring board
US4692839A (en) * 1985-06-24 1987-09-08 Digital Equipment Corporation Multiple chip interconnection system and package
GB2199182A (en) * 1986-12-18 1988-06-29 Marconi Electronic Devices Multilayer circuit arrangement
US4755866A (en) * 1987-02-27 1988-07-05 United Technologies Corporation Electronic circuit module
US4855871A (en) * 1987-03-05 1989-08-08 Optical Materials, Inc. Thin film semiconductor interconnect module
US4837407A (en) * 1987-03-30 1989-06-06 Aisin Seiki Company, Ltd. Plastic electrically insulating substrates for wiring circuit boards and a method of manufacturing thereof
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US5208450A (en) * 1988-04-20 1993-05-04 Matsushita Electric Industrial Co., Ltd. IC card and a method for the manufacture of the same
DE3910699A1 (de) * 1989-04-03 1990-10-04 Omt Oberflaechen Materialtech Leiterplatte fuer integrierte schaltungen
US5135890A (en) * 1989-06-16 1992-08-04 General Electric Company Method of forming a hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip
US5103290A (en) * 1989-06-16 1992-04-07 General Electric Company Hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip
US5166773A (en) * 1989-07-03 1992-11-24 General Electric Company Hermetic package and packaged semiconductor chip having closely spaced leads extending through the package lid
US5209390A (en) * 1989-07-03 1993-05-11 General Electric Company Hermetic package and packaged semiconductor chip having closely spaced leads extending through the package lid
WO1991007777A1 (fr) * 1989-11-22 1991-05-30 Tactical Fabs, Inc. Boitier multipuce a haute densite
US5182632A (en) * 1989-11-22 1993-01-26 Tactical Fabs, Inc. High density multichip package with interconnect structure and heatsink
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5254493A (en) * 1990-10-30 1993-10-19 Microelectronics And Computer Technology Corporation Method of fabricating integrated resistors in high density substrates
US5120572A (en) * 1990-10-30 1992-06-09 Microelectronics And Computer Technology Corporation Method of fabricating electrical components in high density substrates
US5106308A (en) * 1991-03-04 1992-04-21 Allied-Signal Inc. Planar contact grid array connector
US5639990A (en) * 1992-06-05 1997-06-17 Mitsui Toatsu Chemicals, Inc. Solid printed substrate and electronic circuit package using the same
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5305186A (en) * 1993-01-27 1994-04-19 International Business Machines Corporation Power carrier with selective thermal performance
US5418687A (en) * 1994-02-01 1995-05-23 Hewlett-Packard Company Wafer scale multi-chip module
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
DE19642488A1 (de) * 1996-10-15 1998-04-16 Bernd Klose Verfahren zur Kontaktierung von Mikrochips und zur Herstellung von Mehrlagen-Dünnschichtleiterplatten, insbesondere für superflache Multichip-Modul- und Chipcard-Anwendungen
TW463336B (en) * 1997-11-19 2001-11-11 Matsushita Electric Ind Co Ltd Method for planarizing circuit board and method for manufacturing semiconductor device
KR20000032827A (ko) * 1998-11-18 2000-06-15 구자홍 다층 회로기판의 접점부 형성방법
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6586682B2 (en) 2000-02-23 2003-07-01 Kulicke & Soffa Holdings, Inc. Printed wiring board with controlled line impedance
US6480395B1 (en) * 2000-05-25 2002-11-12 Hewlett-Packard Company Device and method for interstitial components in a printed circuit board
JP2002134875A (ja) * 2000-10-26 2002-05-10 Murata Mfg Co Ltd モジュール部品、モジュール部品の実装構造、および電子装置
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP4606329B2 (ja) * 2003-06-30 2011-01-05 イビデン株式会社 プリント配線板
DE10358422B3 (de) * 2003-08-26 2005-04-28 Muehlbauer Ag Verfahren zur Herstellung von Modulbrücken
DE102004055616B4 (de) * 2004-11-18 2007-02-01 Mühlbauer Ag Verfahren zum Verbinden einer Modulbrücke mit einem Substrat und mehrschichtiger Transponder
DE102005032489B3 (de) 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
KR100726240B1 (ko) * 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
CN101288351B (zh) * 2005-10-14 2011-04-20 株式会社藤仓 印刷布线基板及印刷布线基板的制造方法
DE102008026765A1 (de) * 2008-04-16 2009-10-22 Rohde & Schwarz Gmbh & Co. Kg Mikrowellen-Baugruppe
TWI442526B (zh) * 2010-09-17 2014-06-21 Subtron Technology Co Ltd 導熱基板及其製作方法
US10433414B2 (en) * 2010-12-24 2019-10-01 Rayben Technologies (HK) Limited Manufacturing method of printing circuit board with micro-radiators
DE102012013920A1 (de) 2011-07-14 2013-01-17 Hotoprint Elektronik GmbH & Co. KG Identifizierbare mehrschichtige Leiterplatte sowie Herstellungsverfahren dazu
TWI446501B (zh) * 2012-01-20 2014-07-21 矽品精密工業股份有限公司 承載板、半導體封裝件及其製法
KR102671975B1 (ko) * 2019-08-29 2024-06-05 삼성전기주식회사 전자부품 내장기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3383564A (en) * 1965-10-22 1968-05-14 Sanders Associates Inc Multilayer circuit
FR1559481A (fr) * 1968-03-19 1969-03-07
US3546775A (en) * 1965-10-22 1970-12-15 Sanders Associates Inc Method of making multi-layer circuit
DE2156525A1 (de) * 1971-11-13 1973-05-17 Siemens Ag Traegerplatte fuer die halterung und stromversorgung von bauelementen elektronischer steuer- und regelanlagen
GB1386344A (en) * 1972-02-21 1975-03-05 Hochvakuum Dresden Veb Manufacture of multiple laminated conductor boards

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1005943A (en) * 1962-10-18 1965-09-29 Intellux Inc Multilayer electrical circuit assemblies and processes for producing such assemblies
US3249818A (en) * 1963-02-13 1966-05-03 Gen Electric D. c. power distribution arrangement for high frequency applications
US3614832A (en) * 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
US3365620A (en) * 1966-06-13 1968-01-23 Ibm Circuit package with improved modular assembly and cooling apparatus
US3763404A (en) * 1968-03-01 1973-10-02 Gen Electric Semiconductor devices and manufacture thereof
US3570115A (en) * 1968-05-06 1971-03-16 Honeywell Inc Method for mounting electronic chips
GB1276095A (en) * 1968-09-05 1972-06-01 Secr Defence Microcircuits and processes for their manufacture
GB1403371A (en) * 1972-01-12 1975-08-28 Mullard Ltd Semiconductor device arrangements
US3936866A (en) * 1974-06-14 1976-02-03 Northrop Corporation Heat conductive mounting and connection of semiconductor chips in micro-circuitry on a substrate
US4420364A (en) * 1976-11-02 1983-12-13 Sharp Kabushiki Kaisha High-insulation multi-layer device formed on a metal substrate
JPS5469394A (en) * 1977-11-14 1979-06-04 Fujitsu Ltd Semiconductor device
US4240098A (en) * 1978-09-28 1980-12-16 Exxon Research & Engineering Co. Semiconductor optoelectronic device package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3383564A (en) * 1965-10-22 1968-05-14 Sanders Associates Inc Multilayer circuit
US3546775A (en) * 1965-10-22 1970-12-15 Sanders Associates Inc Method of making multi-layer circuit
FR1559481A (fr) * 1968-03-19 1969-03-07
DE2156525A1 (de) * 1971-11-13 1973-05-17 Siemens Ag Traegerplatte fuer die halterung und stromversorgung von bauelementen elektronischer steuer- und regelanlagen
GB1386344A (en) * 1972-02-21 1975-03-05 Hochvakuum Dresden Veb Manufacture of multiple laminated conductor boards

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2614168A1 (fr) * 1987-04-15 1988-10-21 Toshiba Kk Dispositif a circuits electroniques multicouches et son procede de fabrication

Also Published As

Publication number Publication date
US4544989A (en) 1985-10-01
DE3125518C2 (de) 1984-04-26
DE3125518A1 (de) 1982-04-15
FR2485866B1 (fr) 1985-08-02

Similar Documents

Publication Publication Date Title
FR2485866A1 (fr) Substrat de cablage mince
EP1053592B1 (fr) Composant a ondes de surface encapsule et procede de fabrication collective
FR2883415A1 (fr) Substrat de dispositif electronique, dispositif electronique et leurs procedes de fabrication
FR2567684A1 (fr) Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication
EP0709886B1 (fr) Film conducteur anisotrope pour la microconnectique
EP0159208B1 (fr) Procédé de fabrication de circuits électroniques de puissance miniaturisés
FR2867301A1 (fr) Condensateur pave pour montage en surface
EP1141887B1 (fr) Procede de fabrication de carte a puce sans contact
EP1008176B1 (fr) Procede de fabrication d'un film conducteur anisotrope a inserts conducteurs
EP0044247B1 (fr) Procédé de fabrication d'un support de composants électroniques pour la connexion des supports de puces de circuits intégrés
FR2867303A1 (fr) Condensateur en pastille isolee pour montage en surface
WO2005086232A1 (fr) Dispositif microelectronique d'interconnexion a tiges conductrices localisees
EP1393371B1 (fr) Module electronique et son procede d'assemblage
FR2822338A1 (fr) Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee
FR2588419A1 (fr) Structure de montage pour puce de circuits integres
EP0793269B1 (fr) Dispositif semiconducteur incluant une puce munie d'une ouverture de via et soudée sur un support, et procédé de réalisation de ce dispositif
FR2894714A1 (fr) Procede de connexion d'une puce electronique sur un dispositif d'identification radiofrequence
FR2782822A1 (fr) Module a semi-conducteur et procede de production
WO2003081669A1 (fr) Module de circuits integres et procede de fabrication correspondant
FR2704114A1 (fr) Structure de boîtier pour dispositif électronique du type à montage en surface et procédé de montage d'une telle structure sur une plaquette à câblage imprimée.
WO1997048130A1 (fr) Procede de montage d'un circuit integre sur un support et support en resultant
FR2622384A1 (fr) Circuit a couches minces multicouches et procede pour sa fabrication
JP2005322774A (ja) 半導体装置の製造方法
FR2857782A1 (fr) Film conducteur anisotrope a inserts conducteurs ameliores
FR2739742A1 (fr) Procede de fabrication de module a micro-composants et support a circuits imprimes de liaison, et produit intermediaire de mise en oeuvre du procede