FR2498873A1 - Procede de fabrication de circuits imprimes - Google Patents

Procede de fabrication de circuits imprimes Download PDF

Info

Publication number
FR2498873A1
FR2498873A1 FR8101223A FR8101223A FR2498873A1 FR 2498873 A1 FR2498873 A1 FR 2498873A1 FR 8101223 A FR8101223 A FR 8101223A FR 8101223 A FR8101223 A FR 8101223A FR 2498873 A1 FR2498873 A1 FR 2498873A1
Authority
FR
France
Prior art keywords
circuit
deposition
chemical
initial
catalyst
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8101223A
Other languages
English (en)
Other versions
FR2498873B1 (fr
Inventor
Jerzy Kasperski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SEV ALTERNATEURS
Original Assignee
SEV ALTERNATEURS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SEV ALTERNATEURS filed Critical SEV ALTERNATEURS
Priority to FR8101223A priority Critical patent/FR2498873A1/fr
Publication of FR2498873A1 publication Critical patent/FR2498873A1/fr
Application granted granted Critical
Publication of FR2498873B1 publication Critical patent/FR2498873B1/fr
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/175Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

L'INVENTION CONCERNE UN PROCEDE DE FABRICATION DE CIRCUITS IMPRIMES. DANS CE PROCEDE, ON UTILISE UN SUPPORT ISOLANT REVETU OU NON D'UNE FEUILLE DE CUIVRE ET ON PERCE LES TROUS DE PASSAGE DU CIRCUIT A REALISER. ON DONNE AU CIRCUIT UN TRACE INITIAL CORRESPONDANT A SON TRACE FINAL PAR ADJONCTION DE LIAISONS TEMPORAIRES ASSURANT UNE LIAISON ENTRE TOUTES LES ZONES DU CIRCUIT INITIAL; ON REALISE UN DEPOT CHIMIQUE SUIVI D'UN DEPOT ELECTROLYTIQUE SUR LES ZONES DU DESSIN POSITIF DU CIRCUIT. ON SUPPRIME ENFIN DANS LE TRACE INITIAL DU CIRCUIT LES ZONES DE LIAISONS ELECTRIQUES, QUI ONT ETE DEFINIES POUR LA FABRICATION ET DONT LA SUPPRESSION FAIT ABOUTIR AU CIRCUIT FINAL DESIRE.

Description

PROCEDE DE FABRICATION DE CIRCUITS IMPRIXES.
La présente invention concerne un procédé de fabrication de circuits imprimés sur un substrat comportant des trous de passage.
On sait que les circuits imprimés sont réalisés en disposant sur un support électriquement isolant des voies conductrices. Le support peut être réalisé en un matériau imprd gné de résines époxy ou phénolique et les voies conductrices sont constituées de bandes métalliques, par exemple en cuivre, portées par le support ; ces bandes métalliques ont une épaisseur extrêmement faible, généralement comprise entre 25 et 40 microns.Les substrats de ce type constituent des plaquettes, qui portent des circuits électriques soit sur une seule de leur face soit sur les deux faces et, dans ce cas, on fait correspondre les circuits des deux faces en perçant au moins un trou de passage en un point du circuit, où deux voies conductrices portées par les deux faces de la plaquette sont superposées, et en métallisant la surface dudit trou de passage. Par ailleurs, ces plaquettes sont destinées à supporter des composants électroniques, dont les connexions doivent être sauvées dans des trous de passage pratiqués en certains points du circuit, et, pour que les soudures soient de bonne qualité, il faut également prévoir de métalliser les parois de ces trous.On constate donc que les trous de passage que l'on pratique dans les substrats de circuits imprimés, dot- vent nécessairement comporter des parois métallisées.
On a déjâ proposé de nombreuses techniques pour obtenir la métallisation des trous de passage pratiqués dans les substrats de circuits imprimés. Dans une première technique dite "addition totale" on pratique les trous de passage nécessaires dans une plaque-support isolante, on assure la mise en place sur toute la surface de la plaque et des trous d'un catalyseur de dépôt chimique, on masque le dessin négatif du circuit et on réalise sur les parties non masquées un dépit chimique de métal conducteur tel que du cuivre. La mise en place d'un catalyseur de dépôt chimique s'effectue, de façon connue, en réalisant une attaque acide du matériau-support, par exemple à l'acide sulfochromique, et en mettant en place ensuite sur la surface rugueuse le catalyseur désiré.Un tel catalyseur peut-?tre, par exemple, constitué de palladium et sa mise en place est réalisé, de façon connue, en plongeant le support dans une solution aqueuse de chlorure stanneux puis, après rinçage, dans une solution aqueuse de chlorure de palladium. ta réalisation d'un masque s'effectue, de facon connue, en mettant en place un écran sur la plaquette-support dans les zones où le masque ne doit pas apparaftre et en étalant sur l'ensemble un vernis destiné à constituer le masque.Cette première technique présente un inconvénient important en raison du fait que le dépôt chimique de cuivre ne s'effectue que très lentement si l'on désire que son épaisseur soit suffisante ; en outre, pour que le dépôt soit convenable, il faut que le bain soit maintenu dans des conditions constantes pendant tout le dépôt, ce qui implique une régulation onéreuse.
Selon une deuxième technique dite "semi-additive" on perce les trous de passage dans une plaque-ressort, on assure le dépôt d'un catalyseur sur ladite plaque, on réalise un dépit chimique sur l'ensemble du support, on met en place un masque sur le dessin négatif du circuit, on fait un dépôt électrolytique sur les parties non masquées puis on attaque chimiquement toute la surface de la plaque pour enlever le masque et faire disparattre le dépôt chimique de faible épais seur dans les zones du dessin négatif du circuit ; au cours de cette attaque chimique, les zones du dessin positif du circuit sont également attaqués mais elles ne disparaissent pas étant donné que le déport électrolytique est beaucoup plus épais que le dépôt chimique.Cette technique est plus rapide que la précédente puisque le dépôt chimique n'a pas besoin d'avoir une épaisseur mais elle présente l'inconvénient d'attaquer le dépôt du dessin conducteur de sorte que les voies conductrices du circuit ont une épaisseur irrégulière surtout au voisinage des arêtes des trous de passage.
Selon une troisième technique dite "semi-addltive améliorée" et décrite dans le brevet français 2 407 639, on perce des trous de passage dans une plaque-support, on met en place sur tout le support un catalyseur de dép8t chimique, on réalise sur tout le support un dépôt chimique puis un dépôt électrolytique, on met en place un masque du dessin positif du circuit et on procède à l'attaque chimique des parties non masquées.Cette technique a l'avantage d'assurer une épaisseur régulière des voies conductrices du circuit mais elle a l'inconvénient de déposer du cuivre sur la totalité de la surface du support pour ensuite procéder à son attaque chimique sur les zones du dessin négatif du circuit, ce qui correspond à une perte de cuivre et à un temps relativement important en raison de la forte épaisseur des dépôts àenlever.
Selon une quatrième technique, dite "soustractive", on utilise un support revetu d'une feuille de cuivre, on perce les trous de passage dans cette plaque, on met en place sur sur l'ensemble de la plaque un catalyseur de dépit chimique, on pratique successivement sur la totalité de la plaque un p6t chimique puis un dépôt électrolytique, on masque les zones du dessin négatif du circuit, on étame les zones du dessin positif du circuit, on enlève le masque et on masque les zones du dessin négatif du circuit, on étame les zones du dessin positif du circuit, on enlève le masque et on attaque chimiquement le cuivre des zones du dessin négatif du circuit.Cette technique a l'avantage de produire un dépôt important sur les parois des trous de passage mais elle a l'inconvénient d'effectuer un dépôt électrolytique sur toute la surface de la plaque pour ensuite extraire le cuivre déposé sur les zones du dessin négatif au moyen d'une attaque chimique ; cette technique pré- sente donc le meme inconvénient que la précédente.
Une cinquième technique dite "soustractive améliorée'1 est décrite dans le brevet français 2 218 718 utilise également un support revêtu d'une feuille de cuivre dans lequel on perce les trous de passage. On dépose sur la plaque un catalyseur de dépôt chimique, on masque les zones du dessin positif du circuit, on attaque chimiquement les parties non masquées, on enlève le masque et on réalise un dépôt chimique sur les zones du dessin positif du circuit. L'inconvénient de cette technique est le même que celui mentionné pour la première technique car le dép8t de cuivre sur les parois des trous de passage 'est obtenu uniquement par voie chimique.
Il est clair qu'aucune des techniques connues précédemment citées, ne donne entièrement satisfaction car ou bien le temps de fabrication est important si l'on veut un dépôt chimique épais, ou bien la métallisation est insuffisante quand on se contente d'un dépôt chimique de faible durée, ou bien la consommation de cuivre est excessive quand on réalise un dépôt électrolytique dont une grande partie est ensuite à attaquer chimiquement dans les zones du dessin négatif du circuit.Pour éviter tous ces inconvénients, il faudraitpou voirr#ali#rtndépôt électrolytique uniquement dans les zones des trous de passage du circuit et, éventuellement sur l'ensemble du dessin positif du circuit ; or, si un dépit chimique est possible en raison de la mise en place préalable d'un catalyseur de dépôt sur toute la plaquette, par contre le dépôt élec- trolytique souhaité ne l'est pas car le dessin du circuit est tel que toutes les voies conductrices du circuit ne sont pas reliées les unes aux autres, chaque circuit comportant en fonction de son dessin plusieurs plages de voies conductrices, qui ne sont pas reliées électriquement les unes avec les autres.
La présente invention a pour but de proposer un pro cédé de fsbricarion de circuits imprimés permettant, de façon simple, de réaliser un dépôt électrolytique uniquement sur les zones du dessin positif du circuit. Selon l'invention, on dessine le circuit suivant un tracé initial, dans lequel les différentes plages de voies conductrices, qui dans la structure finale du circuit seront isolées les unes des autres, se trouvent électriquement reliées par des zones de liaison temporai- nes ; on prévoit donc un tracé initial du circuit à réaliser, dans lequel toutes les voies conductrices du circuit sont électriquement liées et, lorsque l'on a fabriqué le circuit imprimé selon ce tracé initial, on détruit les liaisons temporaires, par par exemple, par perçage de la plaquette dans les zones de liaisons temporaires. Ce procédé permet d'assurer un dépôt électrolytique suffisamment épais sur la paroi des trous de passage, de sorte que le dépôt chimique peut etre d'une épaisseur réduite, comprise par exemple entre 0,5 et 1,5 micron.Le métal déposé électrolytiquement est déposé uniquement dans les zones à rendre conductrices et il n'y a donc pas de perte de métal, ce qui est important compte-tenu du prix du cuivre et du temps nécessaire à l'attaque chimique d'une couche épaisse. Aucune attaque chimique n'intervient sur les voies conductrices du circuit, de sorte qu'il y a une grande régularité de l'épais seur du dépôt sur l'ensemble du circuit fini. En d'autres termes, le procédé selon l'invention permet, d'une part, une économie de matière première, d'autre part, une augmentation de la rapidité de la fabrication et, enfin, une amélioration de la qualité du produit obtenu.
La présente invention a, en conséquence, pour objet un procédé de fabrication d'un circuit imprimé sur un substrat comportant un support isolant, procédé dans lequel on perce dans le substrat, en au moins un point du circuit, un trou de passage, dont les parois doivent être métallisés au moins par un dépôt chimique, lesdites parois étant reliées à au moins une voie conductrice portée par le support isolant, caractérisé par le fait que l'on donne à la voie conductrice un tracé ini- tial correspondant au tracé final du circuit auquel on a adjoint des liaisons temporaires, lesdites liaisons temporaires assurant une continuité du tracé initial du circuit ; qu'après un dépôt métallique chimique, on réalise au moins à la surface du (ou des) trou(s) de passage un dépôt électrolytique de mél tal ; et qu'enfin on supprime les liaisons temporaires pour obtenir le tracé final du circuit.
Dans une première variante de l'invention, on réalise le tracé initial du circuit à partir d'un support isolant recouvert d'une feuille métallique sur toute sa surface qui est attaquée chimiquement suivant le dessin négatif du tracé initial du circuit jusqu'à faire disparaftre en dehors du tracé initial du circuit ladite feuille métallique ; on réalise l'attaque chimique du dessin négatif du tracé initial du circuit, après avoir mis en place une protection dudit tracé initial, alors que le (ou les) trou(s) de passage a (ou ont) déjà été perc6(s) ; on réalise la protection du tracé initial du circuit en disposant un masque sur ledit tracé ; on réalise la protection du tracé initial du circuit en disposant un masque sur le dessin négatif dudit tracé initial, en déposanteuuite un métal protecteur sur ledit tracé initial et en supprimant enfin ledit masque ; on choisit comme métal protecteur un alliase d'étain et de plomb ou d'or ; entre l'attaque chimique du dessin négatif du circuit et le dépôt métallique chimique à la surface du (ou des) trou(s) de passage, on réalise, au moins sur les surfaces où doit avoir lieu ledit dépôt métallique chimique, un traitement de préparation comprenant, en premier lieu, une attaque acide créant une rugosité superficielle et, en deuxième lieu, le dépôt d'un catalyseur sur la surface rugueuse obtenue, ledit catalyseur permettant le dépôt métallique chimique ultérieur ; on met en place le catalyseur de dépôt chimique sur toute le surface du substrat ; on réalise, après le dépôt du catalyseur, un masque protégeant le dessin négatif du tracé initial du circuit, on procède au dép8t chimique de métel sur tout le tracé initial du circuit et dans le (ou les) trou(s) de passage, puis on procède enfin au dépôt électrolyti- que ; on réalise, après le dépôt du catalyseur, un masque protégeant les dessins négatifs et positifs du tracé initial du circuit, à l'exception du (ou des) trou(s) de passage et de son (leur) voisinage, on procède au dépôt chimique de métal, et on procède enfin au dépôt électrolytique,
Dans une deuxième variante de l'invention, on réalise le tracé initial du circuit à partir d'un support isolant brut percé du (ou des) trou(s) de passage ; le traitement de préparation affecte au moins toute la zone du substrat, qui correspond au dessin positif du circuit, ledit traitement comprenant, en premier lieu, une attaque acide créant une rugosité superficielle et, en deuxième lieu, le dépôt d'un catalyseur sur la surface rugueuse obtenue, ledit catalyseur permettant le dépôt chimique ultérieur ; le traitement de préparation affecte toute la surface du substrat ; pour réaliser le dépôt du catalyseur sur la surface rugueuse, on immerge le circuit, de façon connue, dans une solution aqueuse de chlorure stanneux, puis dans une solution aqueuse de chlorure de pal la dium ; pour réaliser l'attaque acide préalable au dépôt du catalyseur, on immerge le circuit, de façon connue, dans une 80- lution aqueuse d'acide sulfochromique ; on procède à la suppression des liaisons temporaires par perçage du circuit im
primé dans les zones concernées.
Pour mieux faire comprendre l'objet de l'invention, on va décrire maintenant, à titre d'exemple purement illustratif et non limitatif, un mode de réalisation représenté sur le dessin annexé.
Sur ce dessin
- la figure unique représente schématiquement en plan un circuit imprimé comportant, dans son tracé final, deux plages de voies conductrices électriquement séparées l'une de l'autre, ces deux plages étant reliées l'une à l'autre par une liaison temporaire dans le tracé initial du circuit.
Dans l'exemple décrit, on voit que l'on a désigné par 1 le support électriquement isolant sur lequel repose le circuit imprimé fabriqué par le procédé selon l'invention. Le support 1 est, par exemple, un papier imprégné de résine époxy ayant une épaisseur d'un millimètre ; il porte un circuit imprimé sur une seule de ses faces, à savoir celle représentée sur la figure 1. Dans son tracé final, le circuit imprimé porté par le support 1 comporte des voies conductrices 2 réalisées en cuivre d'une épaisseur d'environ 70 microns. Cette plaque comprend un certain nombre de trous de passage 3 destinés à recevoir les pattes de connexion de divers composants électroniques.
Les parois des trous de passage 3 sont revêtues d'un dépôt de cuivre d'une épaisseur d'environ 35 microns.
Pour obtenir le circuit de la figure 1, on définit un tracé initial de circuit, qui comporte une branche de liaison 4 reliant les voies conductrices d'une plage Sa du circuit final avec les voies conductrices de l'autre plage 5b du circuit final. On utilise pour la fabrication une plaque constituée du support 1 revêtue d'une feuille de cuivre continue de 35 microns d'épaisseur s étendant sur toute sa surface. On perce dans cette plaque de départ tous les trous 3, qui son prévus pour le circuit final. On met en place sur la plaque un masque s'étendant sur le dessin positif du tracé initial du circuit, c'est-à-tire sur l'ensemble du dessin des voies conduc- trices des plages 5a et 5b et sur la branche de liaison 4.De façon connue, ce masque est mis en place en posant sur la plaque un écran correspondant au dessin négatif du tracé initial du circuit et en étalant sur l'ensemble (plaque + écran) un vernis, qui en séchant constitue le masque. On réalise alors une attaque chimique des parties non masquées avec de l'acide chlorhydrique, ce qui fait disparattre la feuille de cuivre dans les zones non protégées par le masque ; il reste alors le dessin des voies conductrices du circuit.Dans une variante, après avoir réalise les trous 3, on aurait pu mettre en place un masque sur les zones correspondant au dessin négatif du circuit, puis procéder à un étamage des zones non masquées, c'est à-dire des voies conductrices Sa, 5b et 4, puis enlever le masque et procéder à l'attaque chimique du cuivre non protégé par étamage
On soumet ensuite la plaque ainsi obtenue à un trempage dans une solution aqueuse d'acide sulfochromique pour obtenir une rugosité de surface importante ; après rinçage,on plonge la plaque ainsi préparée dans un bain constitue d'une solution aqueuse de chlorure stanneux puis, après un nouveau rinçage, dans un bain constitué d'une solution aqueuse de chlorure de palladium.Finalement, on lave à l'eau et on obttient une plaque, qui est recouverte sur l'ensemble de sa surface d'une quantité catalytique répartie de palladium. On sait en effet (voir, par exemple, la revue "Electronique applica- tions" n 14, page 82) qu'un tel dépôt catalytique permet de produire ensuite un dépôt chimique de cuivre sur le support, qui le porte, à partir d'un bain de sulfate de cuivre. Un tel dépôt chimique permet d'obtenir une épaisseur de cuivre d'un micron environ.
On reprend alors la plaque ainsi obtenue et on rda- lise un dépôt électrolytique de cuivre avec une densité de cou- rant de 1,5 ampère par décimètre carré, le bain d'électrolyse étant constitué d'une solution aqueuse de sulfate de cuivre.
Un tel dépôt électrolytique est possible sur l'ensemble des voies conductrices constituant le tracé initial du circuit en raison de la présence de la liaison temporaire 4, qui relie les deux plages indépendantes Sa, 5b du circuit final. Un dépôt de 35 microns est obtenu tant sur les voies conductrices que sur les parois des trous de passage 3.
On perce alors dans la plaque ainsi obtenue un trou 6 qui coupe dans sa zone centrale la liaison 4 et on obtient le circuit final désiré. Il convient de remarquer que la consommation de cuivre a été réduite au mimimum en cours de fabrication, que le temps de fabrication est extrêmement restreint puisque la durée du dépôt chimique est faible et que la qualité du produit obtenu est très satisfaisante étant donné l'uniformité de l'épaisseur des voies conductrices et l'importance du revêtement conducteur des parois des trous de passage 3.
Dans une variante le support isolant 1 n'est initialement revêtu d'aucune feuille métallique conductrice. On y perce les trous 3 et on réalise le traitement de préparation à l'acide sulfochromique avec dépôt catalytique ultérieur de palladium comme ci-dessus indiqué. On réalise ensuite sur le dessin négatif du circuit un masque de vernis comme précédein- Pent indiqué et on procède à un dépôt chimique de cuivre : le cuivre se dépose sur un micron d'épaisseur sur le dessin positif du circuit c'est-à-dire sur les voies conductrices des plages Sa et Sb, sur la liaison 4 et sur les parois des trous 3.
On réalise ensuite un dépôt électrolytique de cuivre sur le même dessin positif du circuit : on dépose 35 microns, co e précédemment indiqué. Enfin, on termine en composant la liaison 4 comme dans la première variante.

Claims (16)

  1. REVENDICATIONS
    I - Procédé de fabrication d'un circuit imprimé sur un substrat comportant un support isolant, procédé dans lequel on perce dans le substrat en au moins un point du circuit un trou de passage, dont les parois doivent entre métallisées au moins par un dépôt chimique, lesdites parois étant reliées à au moins une voie conductrice portée par le support isolant, caractérisé par le fait que l'on donne à la voie conductrice un tracé initial correspondant au tracé final du circuit auquel on a adjoint des liaisons temporaires (4), ledites liaisons temporaires assurant une continuité du tracé initial du circuit; qu'après un dépôt métallique chimique, on réalise au moins à la surface du (ou des) trou(s) de passage (3), un dépôt électrolytique de métal ; et qu'enfin on supprime les liaisons temporaires pour obtenir le tracé final du circuit.
  2. 2 - Procédé selon la revendication 1, caractérisé par le fait que l'on réalise le tracé initial du circuit à partir d'un support isolant recouveru d'une feuille métallique sur toute sa surface qui est attaquée chimiquement suivant le dessin négatif du tracé initial du circuit jusqu'à faire disparattre endehors du tracé initial du circuit, ladite feuille métallique.
  3. 3 - Procédé selon la revendication 2, caractérisé par le fait que l'on réalise l'attaque chimique du dessin négatif du tracé initial du circuit, après avoir mis en place une protection dudit tracé initial, alors que le (ou les) trou(s) de passage (3) a (ou : ont) déjà été percé(s).
  4. 4 - Procédé selon la revendication 3, caractérisé par le fait que l'on réalise la protection du tracé initial du circuit en disposant un masque sur ledit tracé.
  5. 5 - Procédé selon la revendication 3, caractérisé par le fait que l'on réalise la protection du tracé initial du circuit en disposant un masque sur le dessin négatif dudit tracé initial, en déposant ensuite un matai protecteur sur ledit tracé initial et en supprimant enfin ledit masque.
  6. 6 - Procédé selon la revendication 5, caractérisé parle fait que l'on choisit comme métal protecteur un alliage d'étain et de plomb ou d'or.
  7. 7 - Procédé selon l'une des revendications 2 à 6, caractérisé par le fait qu'entre l'attaque chimique du dessin négatif du circuit et le dépôt métallique chimique à la surface du (ou des) trou(s) de passage (3) on réalise, au moins sur les surfaces où doit avoir lieu ledit dépôt métallique chimique, un traitement de préparation comprenant, en premier lieu, une attaque acide créant une rugosité superficielle et, en deuxième lieu, le dépôt d'un catalyseur sur la surface rugueuse obtenue, ledit catalyseur permettant le dépôt métallique chimique ul térieur.
  8. 8 - Procédé selon la revendication 7, caractérisé par le fait que l'on met en place le catalyseur de dépôt chimique sur toute la surface du substrat.
  9. 9 - Procédé selon la revendication 7, caractérisé par le fait que l'on réalise après le dépôt du catalyseur un masque protégeant le dessin négatif du tracé initial du circuit, que l'on procède au dépôt chimique de métal sur tout le tracé initial du circuit et dans le (ou les) trou(s) de passage (3), et que l'on procède enfin au dépôt électrolytique.
  10. 10 - Procédé selon la revendication 7, caractérisé par le fait que l'on réalise après le dépôt du catalyseur un masque protégeant les dessins négatifs et positifs du tracé initial du circuit à l'exception du (ou des) trou(s) de passage (3) et de son (leur) voisinage, que l'on procède au dé- pôt chimique de métal, et que l'on procède enfin au dépôt é- lectrolytique.
  11. 11 - Procédé selon la revendication 1, caractérisé par le fait que l'on réalise le tracé initial du circuit à partir d'un support isolant brut percé du (ou des) trou(s) de passage, ayant reçu le dépôt métallique chimique effectué après un traitement de préparation et après la mise en place d'un masque sur le dessin négatif du tracé initial du circuit.
  12. 12 - Procédé selon la revendication 11, caractérisé par le fait que le traitement de prdpdration affecte au moins toute la zone du substrat, qui correspond au dessin positif du circuit, ledit traitement comprenant, en premier lieu, une
    attaque acide créant une rugosité superficielle et, en deuxiè- me lieu, le dépôt d'un catalyseur sur la surface rugueuse ob
    tenue, ledit catalyseur permettant le dépôt chimique ultérieur.
  13. 13 - Procédé selon la revendication 12, caractérisé par le fait que le traitement de préparation affecte toute la surface du substrat.
  14. 14 - Procédé selon l'une des revendications 7 ou 12, caractérisé par le fait que, pour réaliser le dépôt du catalyseur sur la surface rugueuse, on immerge le circuit, de fa çon connue, dans une solution aqueuse de chlorure stanneux, puis dans une solution aqueuse de chlorure de palladium.
  15. 15 - Procédé selon l'une des revendications 2 ou 11, caractérisé par le fait que, pour réaliser l'attaque acide préalable au dépit du catalyseur, on immerge le circuit, de façon connue, dans une solution aqueuse d'acide sulfochromique.
  16. 16 - Procédé selon l'une des revendications 1 à 15, caractérisé par le fait que l'on procède à la suppression des liaisons temporaires (4) par perçage du circuit imprimé dans les zones concernées (6).
FR8101223A 1981-01-23 1981-01-23 Procede de fabrication de circuits imprimes Granted FR2498873A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8101223A FR2498873A1 (fr) 1981-01-23 1981-01-23 Procede de fabrication de circuits imprimes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8101223A FR2498873A1 (fr) 1981-01-23 1981-01-23 Procede de fabrication de circuits imprimes

Publications (2)

Publication Number Publication Date
FR2498873A1 true FR2498873A1 (fr) 1982-07-30
FR2498873B1 FR2498873B1 (fr) 1984-08-31

Family

ID=9254438

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8101223A Granted FR2498873A1 (fr) 1981-01-23 1981-01-23 Procede de fabrication de circuits imprimes

Country Status (1)

Country Link
FR (1) FR2498873A1 (fr)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0166665A2 (fr) * 1984-06-25 1986-01-02 Ciba-Geigy Ag Procédé d'obtention de plaques supports de circuits imprimés, composition pour la mise en oeuvre du procédé et plaques ainsi obtenues
EP0370438A1 (fr) * 1988-11-21 1990-05-30 Hewlett-Packard Company Méthode pour préparer un connecteur électrique flexible
WO1997026780A1 (fr) * 1996-01-16 1997-07-24 Siemens Aktiengesellschaft Substrat de cartes de circuits
EP0966185A1 (fr) * 1997-02-28 1999-12-22 Ibiden Co., Ltd. Plaquette de circuit imprime et son procede de fabrication
US6986917B2 (en) 1997-01-10 2006-01-17 Ibiden Co., Ltd. Printed wiring board and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1445569A (fr) * 1965-05-18 1966-07-15 Thomson Houston Comp Francaise Perfectionnements aux réalisations de câblages imprimés et de leurs interconnexions
US3475284A (en) * 1966-04-18 1969-10-28 Friden Inc Manufacture of electric circuit modules
US3876460A (en) * 1974-01-24 1975-04-08 Plessey Inc Fine-line thick-film substrate fabrication
FR2251983A1 (fr) * 1973-11-15 1975-06-13 Orion Radio

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1445569A (fr) * 1965-05-18 1966-07-15 Thomson Houston Comp Francaise Perfectionnements aux réalisations de câblages imprimés et de leurs interconnexions
US3475284A (en) * 1966-04-18 1969-10-28 Friden Inc Manufacture of electric circuit modules
FR2251983A1 (fr) * 1973-11-15 1975-06-13 Orion Radio
US3876460A (en) * 1974-01-24 1975-04-08 Plessey Inc Fine-line thick-film substrate fabrication

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0166665A2 (fr) * 1984-06-25 1986-01-02 Ciba-Geigy Ag Procédé d'obtention de plaques supports de circuits imprimés, composition pour la mise en oeuvre du procédé et plaques ainsi obtenues
EP0166665A3 (fr) * 1984-06-25 1986-07-23 Ciba-Geigy Ag Procédé d'obtention de plaques supports de circuits imprimés, composition pour la mise en oeuvre du procédé et plaques ainsi obtenues
EP0370438A1 (fr) * 1988-11-21 1990-05-30 Hewlett-Packard Company Méthode pour préparer un connecteur électrique flexible
US4989317A (en) * 1988-11-21 1991-02-05 Hewlett-Packard Company Method for making tab circuit electrical connector supporting multiple components thereon
WO1997026780A1 (fr) * 1996-01-16 1997-07-24 Siemens Aktiengesellschaft Substrat de cartes de circuits
US6986917B2 (en) 1997-01-10 2006-01-17 Ibiden Co., Ltd. Printed wiring board and method of manufacturing the same
US7594320B2 (en) 1997-01-10 2009-09-29 Ibiden Co., Ltd. Method of manufacturing printed wiring board
US7765692B2 (en) 1997-01-10 2010-08-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board
EP0966185A1 (fr) * 1997-02-28 1999-12-22 Ibiden Co., Ltd. Plaquette de circuit imprime et son procede de fabrication
EP0966185A4 (fr) * 1997-02-28 2004-08-25 Ibiden Co Ltd Plaquette de circuit imprime et son procede de fabrication
EP1667502A3 (fr) * 1997-02-28 2007-07-25 Ibiden Co., Ltd. Carte à circuit imprimé et son procédé de fabrication

Also Published As

Publication number Publication date
FR2498873B1 (fr) 1984-08-31

Similar Documents

Publication Publication Date Title
KR100193979B1 (ko) 캡핑된 구리 전기적 상호접속
JP3313277B2 (ja) ファインパターン用電解銅箔とその製造方法
US4943346A (en) Method for manufacturing printed circuit boards
US4444619A (en) Method of producing printed circuits
WO1999057342A1 (fr) Procede et dispositif de placage d'un substrat
JP2004513221A5 (fr)
KR940010224A (ko) 절연 기판의 주표면상에 박막 성분 및 전기적 상호 연결부를 포함하는 회로 및 그의 형성 방법
JP3728572B2 (ja) 配線基板の製造方法
FR2498873A1 (fr) Procede de fabrication de circuits imprimes
JP3442403B2 (ja) 電気絶縁性支持体上に金属導体路パターンを形成させる方法
FR2503977A1 (fr) Procede de realisation d'une metallisation sur la tranche d'un support plat, et circuit electronique comportant un tel support
JPH11315385A (ja) 基板のめっき方法及び装置
CN115066109A (zh) 具有电镀硬金孤立pad的柔性线路板及其制作方法
FR2513476A1 (fr) Plaquette a circuit a plusieurs couches et son procede de fabrication
CA1332328C (fr) Methode pour enlever le catalyseur residuel en metal precieux d'une surface en matiere plastique recouverte d'un placage metallique
US6003225A (en) Fabrication of aluminum-backed printed wiring boards with plated holes therein
JPH06260759A (ja) プリント回路板の製造方法
JPH05198920A (ja) プリント板の製造方法
FR2476427A1 (fr) Procede de fabrication de plaques de conducteurs comportant au moins deux plans de traits conducteurs
JP3714812B2 (ja) 配線基板の導体パターン形成方法
JP2001168147A5 (fr)
JP3904328B2 (ja) 基板のめっき方法
CN109803499B (zh) 一种在基材上制备电子线路的方法
JP2004186597A (ja) 半導体装置用テープキャリアの製造方法
KR930008868B1 (ko) 다층상호 연결구조를 갖는 반도체장치와 그 제조 방법

Legal Events

Date Code Title Description
ST Notification of lapse