FR2476427A1 - Procede de fabrication de plaques de conducteurs comportant au moins deux plans de traits conducteurs - Google Patents

Procede de fabrication de plaques de conducteurs comportant au moins deux plans de traits conducteurs Download PDF

Info

Publication number
FR2476427A1
FR2476427A1 FR8103174A FR8103174A FR2476427A1 FR 2476427 A1 FR2476427 A1 FR 2476427A1 FR 8103174 A FR8103174 A FR 8103174A FR 8103174 A FR8103174 A FR 8103174A FR 2476427 A1 FR2476427 A1 FR 2476427A1
Authority
FR
France
Prior art keywords
layer
conductive lines
process according
conductive
galvanic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8103174A
Other languages
English (en)
Other versions
FR2476427B1 (fr
Inventor
Gunter Kisters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kollmorgen Technologies Corp
Original Assignee
Kollmorgen Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kollmorgen Technologies Corp filed Critical Kollmorgen Technologies Corp
Publication of FR2476427A1 publication Critical patent/FR2476427A1/fr
Application granted granted Critical
Publication of FR2476427B1 publication Critical patent/FR2476427B1/fr
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H05K3/387Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive for electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796Oxidant in aqueous solution, e.g. permanganate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

PROCEDE DE FABRICATION DE PLAQUES DE CONDUCTEURS A AU MOINS DEUX PLANS DE CONDUCTEURS. APRES AVOIR REALISE LE DESSIN CONDUCTEUR DU PREMIER PLAN, PUIS AVOIR APPLIQUE UNE COUCHE ISOLANTE FORMANT CACHE ET LAISSANT DES PREMIERES FENETRES SUR LES TRAITS CONDUCTEURS AUX ENDROITS DES JONCTIONS AVEC LE PLAN CONDUCTEUR VOISIN, ON APPLIQUE UNE COUCHE D'UN ADJUVANT D'ADHERENCE LAISSANT LIBRES DES FENETRES PLUS ETROITES DANS LES PREMIERES, ON TRAITE CETTE COUCHE PAR UN AGENT CAPABLE DE LA RENDRE MICROPOREUSE ET MOUILLABLE, ET ENFIN ON CREE LE DESSIN CONDUCTEUR ET LES JONCTIONS PAR METALLISATION NON GALVANIQUE EVENTUELLEMENT SUIVIE D'UNE METALLISATION GALVANIQUE. ON PARVIENT AINSI A FABRIQUER ECONOMIQUEMENT, ET EN ECONOMISANT DE LA PLACE, DES PLAQUES DE CONDUCTEURS CAPABLES DE SUPPORTER DES CONTRAINTES MECANIQUES ET THERMIQUES.

Description

La présente invention concerne un pro-
cédé de fabrication de plaquesde conducteurs du type des circuits imprimés à traits conducteurs, plaques qui sont
disposées en deux ou plus de deux plans.
Il est déjà connu de fabriquer des plaques de conducteurs dans lesquelles les traits conducteurs se trouvent sur les deux faces d'une plaque
d'un matériau isolant. Dans de telles plaques de con-
ducteurs, qui sont connues sous le nom de "plaques de conducteurs bilatérales à jonctions par trous métallisés", on relie des traits conducteurs, placés sur différents côtés et formant un chemin électrique, au moyen de trous à parois métallisées qui traversent le support isolant, le dépôt appliqué sur la paroi d'un trou étant conçu de manière à former la jonction électrique entre les traits
conducteurs voulus.
En outre on a également déjà proposé de fabriquer, à partir de plusieurs supports isolants minces portant des dessins de conducteurs sur leurs surfaces, par une, opération de moulage avec compression effectuée à chaud, des circuits à plusieurs plans dans lesquels la jonction entre traits conducteurs placés dans des plans
différents est réalisée par des trous judicieusement pla-
cés dont les parois sont revêtues d'une couche métallique.
Dans une autre variante connue on ne se contente pas de métalliser seulement les parois des trous mais on comble ceux-ci totalement par un métal. L'emploi
de trous emplis d'un métal ou de trous à parois métalli-
sées comme chemirsde jonction entre différents plans a l'in-
convénient principal suivant: l'espace, sur la surface de la plaque des conducteurs, qui correspond à la jonction entre deux traits conducteurs n'est plus disponible pour des jonctions supplémentaires ni pour des trous de montage indépendants ou des surfaces de contact pour la connexion de composants à jonctions de surface. Une grande partie de
la surface est ainsi perdue, ce qui n'est guère économique.
Il en résulte qu'on est obligé de faire des plaques de conducteurs de plus grandes dimensions, ce qui est gênant
non seulement pour des raisons de prix de revient mais en-
core et surtout en raison de l'emploi de composants très intégrés et de la tendance, de plus en plus marquée, à la miniaturisation. On a déjà proposé des trous de jonction de faible diamètre. Mais cela complique beaucoup l'opération de formation des trous et aussi la méthode pour métalliser de façon fiable les parois des trous, cela sans apporter
au problème um solution entièrement satisfaisante.
On a également proposé de fabriquer des pla-
ques de conducteurs à plusieurs plans de la façon suivante après avoir confectionné le dessin des traits conducteurs du premier plan on applique une couche formant cache qui laisse à nu les endroits o l'on souhaite créer des jonctions électriques entre les traits conducteur du premier plan et
ceux du plan voisin, pour appliquer ensuite de manière con-
nue, par métallisation non galvanique, le dessin des traits conducteurs du second plan. La jonction entre les traits
conducteurs doit être réalisée au moyen de la couche métalli-
que à créer par le dépôt non galvanique sur les surfaces
métalliques des traits conducteurs qui ne sont pas recouver-
tes par le masque.
Ce procédé ne convient cependant pas pour réaliser des jonctions de contact fiables, capables en particulier de supporter des contraintes mécaniques et thermiques. Cela étant, la présente invention a pour objet un procédé permettant de réaliser, économiquement et sans perte de place, des plaques de conducteurs dans
lesquelles les jonctions entre conducteurs de plans succes-
sifs sont formées, principalement ou exclusivement, sans trous à parois métallisées, et qui se signalent par une excellente qualité des jonctions entre traits conducteurs
de plans superposés.
Dans le procédé de l'invention on commence
par réaliser, par une méthode connue, les traits conduc-
teurs du premier plan sur la surface d'une matière support appropriée. On recouvre ensuite la surface avec une couche formant cache en un matériau isolant, en ne laissant à nu que les endroits des traits conducteurs du premier plan qui devront servir, dans la suite du procédé, à la création des jonctions entre traits conducteurs correspondants du premier plan et du plan suivant. Ces endroits laissés à
nu seront également nommés ci-dessous, "premières fenêtres".
Après cela on applique une couche d'un adjuvant d'adhérence de telle façon que celle-ci recouvre la surface du cache au moins aux endroits o le dessin des conducteurs du deuxième plan doit être établi et, en plus, qu'elle s'étende au-delà des bords des premières fenêtres et sur la couche métallique, laissée à nu par le cache à l'endroit de ces fenêtres, des traits conducteurs correspondants, cela en laissant une seconde fenêtre, plus petite. Cela fait, on expose la plaque munie de la couche d'adjuvant d'adhérence à l'action d'un agent corrosif capable de donner à des zones de surface un caractère microporeux et polaire et, ainsi, de les rendre mouillables. Sur la couche superficielle ainsi traitée on établit ensuite le dessin des conducteurs du
deuxième plan par un procédé de métallisation non galvani-
que connu, seul ou associé à une opération de métallisation galvanique; il se forme alors un revêtement métallique ou des traits conducteurs métalliques s'étendant, sous la forme d'une couche uniforme, jusque dans les secondes fenêtres et y recouvrant,avec une bonne adhérence, la surface
des traits conducteurs correspondants du premier plan.
Si l'on veut avoir plus de deux plans de traits conducteurs on répète aussi souvent qu'il le faut
les étapes du procédé conforme à l'invention.
On a constaté qu'il est particulièrement
37 avantageux d'utiliser, comme couche d'adjuvant d'adhéren-
ce, une couche de ce genre qui contient un corps la rendant, dans toute sa masse ou au moins en surface, catalytique pour la métallisation non galvanique. Comme corps ayant
cette propriété on pourra utiliser par exemple des com-
posés organométalliquesd'un métal des groupes IB et VIII de la classification périodique. Ce n'est qu'en utilisant la couche d'adjuvant d'adhérence sur la couche isolante diélectrique que l'on
parvient à fabriquer des plaques de conducteurs utilisa-
bles en pratique qui satisfont pleinement aux exigences,
même en ce qui concerne la résistance aux contraintes mé-
caniques et thermiques.
D'autres recherches effectuées par la Demanderesse ont montré qu'il est indispensable, pour la fabrication de telles plaques de conducteurs, que la couche d'adjuvant d'adhérence s'étende au-delà des bords formés par les fenêtres dans la couche diélectrique
du cache et aille jusqu'aux surfaces des traits conduc-
teurs correspondants du premier plan de conducteurs, la couche d'adjuvant d'adhérence laissant alors à nu une seconde fenêtre, de plus petite dimension. Lors de la création de la couche métallique du deuxième plan de traits conducteurs il peut ainsi se former de manière fiable, et cela pour la première fois, un depôt régulier qui forme non seulement le dessin conducteur du deuxième plan mais
encore la jonction de celui-ci au dessin conducteur corres-
pondant du premier plan.
Si l'on prend des plaques de conducteurs fa-
briquées par le procédé de l'invention et qu'on les asso-
cie à des composants appropriés pour le montage en sur-
face, on crée, par le procédé décrit, les surfaces de contact correspondantes sur la plaque de conducteurs dans
son plan de conducteurs extérieur.
Si l'on doit utiliser des trous pour le mon-
tage de composants comportant des fils de connexion on peut appliquer un dépôt métallique sur les parois desdits
trous, ainsi que cela est connu, pour améliorer les pro-
priétés des endroits de soudure.
D'après les recherches effectuées par la
Demanderesse on peut préparer de telles plaques de con-
ducteurs comportant des trous à parois métallisées d'une manière particulièrement simple si l'on utilise, d'une part, un adjuvant d'adhérence ayant un effet catalytique sur le dépôt non galvanique de métal et, d'autre part, une matière de départ renfermant un additif ayant un
effet catalytique du même genre.
Les trous de jonction à parois métallisées
servent également, selon un autre mode d'exécution de l'in-
vention, à relier entre eux, de manière connue, des traits conducteurs qui se trouvent sur des côtés différents de la matière de départ. Etant donnéque, même dans de tels cas,
la majorité ou la totalité des jonctions entre traits con-
ducteurs de différents plans sont réalisées sans l'aide de
trous à parois métallisées on conserve pleinement l'exploita-
tion économique de la surface des plaquesde conducteurset
l'excellente fiabilité de celles-ci.
Généralement on utilise le premier ou les premiers plans de conducteurs pour la réalisation de dessins de conducteurs de densité relativement faible et on crée
ces dessins en ayant recours par exemple au procédé d'im-
pression connu sous le nom de sérigraphie. Le ou les plans
des conducteurs suivants sont ensuite utilisés pour la réali-
sation de dessins de conducteurs de haute densité, qui sont
éventuellement produits par phototypie. Il devient ainsi pos-
sible d'utiliser différentes méthodes, même pour la réali-
sation de dessins de conducteurs pour plaques comportant des traits conducteurs sur deux plans seulement ou sur un
plus grand nombre de plans,pour arriverainsi, grâce à l'em-
ploi du procédé de sérigraphie, plus économique, pour la ou
les couches à faible densité de traits conducteurs, à un mo-
de de production extrêmement économique.
Pour fabriquer la région superficielle micro-
poreuse, polaire et mouillable de la couche d'adjuvant d'adhé-
rence on utilise, selon le procédé de l'invention, un agent qui n'attaque pas le métal des traits conducteurs ou qui ne l'attaque que dans une très faible mesure. Pour les traits conducteurs en cuivre l'emploi d'une solution alcaline de permanganate s'est montré particulièrement avantageux. Il est bon d'appliquer la couche diélectrique formant cache sous la forme d'une couche de résine ayant, à l'état sec, une épaisseur de 30 à 100 um. Les mélanges à base de résines époxydiques ainsi que ceux qui sont à base de
résines époxydiques et de résines phénoliques sont parti-
culièrement recommandés. Il est préférable que l'épaisseur
du feuil sec soit de 50/um.
Pour les couches d'adjuvants d'adhérence il est conseillé d'utiliser par exemple les systèmes de résines à deux phases qui renferment un constituant pouvant être le siège de la formation de micropores sous l'action
d'un milieu approprié.
Les recherches en ce sens que la Demanderesse
a effectuées ont montré que la surface de la zone de la se-
conde fenêtre, c'est-à-dire de la fenêtre se trouvant dans
la couche d'adjuvant d'adhérence, doit être avantageuse-
ment comprise entre 0,1 et 1 mm, de préférence d'au moins
0,5 mm2.
Le procédé de l'invention est illustré
ci-dessous à l'aide de quelques exemples.
EXEMPLE 1:
Comme matière de départ pour la fabrication d'une plaque de conducteursà traits conducteurs répartis sur deux plans on se sert d'une matière de base doublée de cuivre
sur l'une de ses faces, matière que l'on trouve dans le com-
merce. Après avoir découpé le panneau à travailler on
nettoie la surface de cuivre sur laquelle on applique en-
suite un cache de recouvrement correspondant au dessin des conducteurs voulu, par exemple par sérigraphie. Après avoir attaqué le métal et avoir éliminé le cache on vérifie le panneau muni des traits conducteurs
du premier plan.
Cela fait, on applique une couche formant
cache permanent en une matière isolante diélectrique.
Pour cela on applique par sérigraphie un mélange à base d'une résine époxydique, en laissant à nu, sur les traits conducteurs correspondants, des fenêtres un peu plus grandes
que les surfaces nécessaires pour la formation des contacts.
Après avoir été durci à 1200C pendant une heure le mélange
résineux laisse un feuil sec de 50 /um d'épaisseur.
On applique alors par sérigraphie une couche
d'adjuvant d'adhérence qui est constituée d'une résine phé-
nolique modifiée par un caoutchouc butadiène-nitrile et qui contient un composé organanétallique du palladium. Cette couche s'étend au-delà des bords des fenêtres existant dans le cache diélectrique et atteint la surface des traits conducteurs correspondants, tout en laissant une seconde
fenêtre ayant une surface plus petite que celle de la pre-
mière. Dans le présent exemple la surface de la seconde fe-
nêtre ainsi formée est de 0,5 mmi On durcit ensuite la couche d'adjuvant d'adhérence à 1600C pendant 40 minutes et, pour former des micropores ainsi qu'une surface polaire mouillable, on la soumet à
l'action d'une solution alcalinede permanganate à une tem-
pérature de 50 à 600C pendant 1 à 3 minutes. Cette solution contient de 40 à 60 g/litre de permanganate de potassium
et de 40 à 60 g/litre d'hydroxyde de sodium.
Après avoir rincé à l'eau, avec de l'acide chlo-
rhydrique dilué et à nouveau à l'eau on nettoie les surfaces
de cuivre libres, à l'intérieur des secondes fenêtres, pen-
dant un court mcnent dans une solution de persulfate d'ammo-
nium à 30 - 400C. Cette solution contient de 100 à 250 g/litre
de persulfate d'ammonium.
Après avoir rincé à l'eau, avec de l'acide sulfu-
rique dilué et à nouveau à l'eau on dépose, dans un bain de cuivrage non galvanique, une couche métallique d'épaisseur
comprise.entre 0,5 et 2,5 /um qui recouvre aussi bien la sur-
face de la couche d'adjuvant d'adhérence que les surfaces de
cuivre laissées libres dans les secondes fenêtres.
On applique ensuite, par phototypie, une couche
formant cache qui correspond au négatif du dessin des con-
ducteurs voulu du deuxième plan et on crée le dessin des conducteurs dans un bain galvanique à haut pouvoir de nivellement. La finition des plaques de conducteurs comprend une impression avec un vernis d'arrêt de soudure et un
découpage dans le panneau.
EXEMPLE 2:
On opère comme à l'exemple 1 jusqu'à et y compris l'application de la couche d'adjuvant d'adhérence et son
durcissement. Après le durcissement on imprime avec un ca-
che correspondant au négatif du dessin des conducteurs du
deuxième plan, cache qui laisse à nouveau libres les secon-
des fenêtres. On traite ensuite la couche d'adjuvant d'adhé-
rence par la solution de permanganate de potassium et, après avoir rincé le panneau en plusieurs étapes, on le plonge dans un bain de cuivrage non galvanique. Le panneau reste dans ce bain jusqu'à ce que les traits conducteurs se soient formés à l'épaisseur voulue. Après rinçage on applique à nouveau un cache de vernis d'arrêt de soudure et on durcit,
pour découper ensuite à l'emporte-pièce les plaques des con-
ducteurs dans le panneau de travail.
EXEMPLE 3
Pour fabriquer une plaque de conducteurs à quatre plans de traits conducteurs on procède d'abord comme décrit à l'exemple 1 ou à l'exemple 2. Toutefois, avant d'appliquer le cache de vernis d'arrêt de soudure oneffectue deux fois de plus les étapes constistant en - l'application de la couche diélectrique formant cache et le durcissement de celle-ci, l'application de la couche d'adjuvant d'adhérence et le durcissement de celle-ci, - le traitement par la solution de permanganate de potassium, et la réalisation des traits conducteurs du
plan correspondant.
EXEMPLE 4:
Dans cet exemple on part d'une matière de base doublée de cuivre sur ses deux faces, matière qui renferme dans toute sa masse un corps qui donne aux surfaces de la matière de base une action catalytique à l'égard de la métallisation non galvanique. Pour cela il est bon d'ajouter
un composé organométallique du palladium aux mélanges rési-
neux dont on se sert pour préparer la matière de base.
On confectionne d'abord sur les deux faces de la
matière de base, de manière connue, les traits conduc-
teurs des deux premiers plans de conducteurs. Ensuite, sur les deux surfaces porteuses des dessins constitués de traits conducteurs, on applique, comme décrit à l'exemple 1, la
couche diélectrique et la couche d'adjuvant d'adhérence.
Cela fait, on crée des trous de passage aux endroits o
des traits conducteurs de plans situés d'un côté de la ma-
tière de base doivent être reliés à des traits conducteurs
de plans situés de l'autre côté. Après cela, en opérant com-
me décrit dans l'exemple 1, 2 ou 3, on traite les parois de ces trous et, en même temps, on réalise les traits conducteurs
des deuxièmes plans, et on finit la plaque de conducteurs.
EXEMPLE 5
Dans cet exemple on part d'une matière de base qui, au lieu d'être doublée par du cuivre, porte une couche d'adjuvant d'adhérence. On édifie ensuite complètement,de manière connue, le premier plan du dessin des conducteurs par métallisation non galvanique éventuellement suivie d'une
métallisation galvanique, après quoi on poursuit les opéra-
tions comme décrit dans l'un des exemples 1 à 4.
EXEMPLE 6:
Comme matière de départ on utilise ici une matière de base qui est doublée de cuivre sur un côté. On commence par appliquer sur cette matière le dessin des conducteurs du premier plan, puis, en opérant comme décrit à l'exemple 1, la couche diélectrique formant cache et la couche d'adjuvant d'adhérence. Toutefois, à la différence de l'exemple 1, la couche d'adjuvant d'adhérence utilisée ici est dépourvue
d'additif catalysant la métallisation non galvanique.
Après le traitement par la solution de permanganate de potassium on expose le panneau de travail à une solution qui sert à donner la sensibilité catalytique à l'égard de la métallisation non galvanique. Dans le cas présent on utilise
une solution renfermant le produit de réaction de chlo-
rure de palladiumî"I) et de chlorure d'étain(II).
Là encore, on achève les opération comme décrit à
l'exemple 1.
il

Claims (15)

R E V E N D I C A T I O N S
1.- Procédé de fabrication de plaques de conduc-
teurs comportant au moins deux plans de traits conducteurs,
procédé selon lequel on crée d'abord le dessin des conduc-
teurs du premier plan, puis on le recouvre d'une couche isolante formant cache qui laisse libres les endroits des
traits conducteurs du premier plan servant à créer la jonc-
tion avec les traits conducteurs correspondants d'un plan de conducteurs ultérieur, on réalise ensuite les traits
conducteurs du deuxième plan par une opération de métallisa-
tion, la jonction entre les traits conducteurs de deux plans étant créée par le dépôt métallique qui se forme en même temps sur les endroits non recouverts par le cache (endroits nommés ici "premièresfenêtres") des traits conducteurs du premier plan des conducteurs, et qui est caractérisé en ce qu'après avoir appliqué la couche isolante formant cache
on applique une couche d'un adjuvant d'adhérence suscep-
tible d'être rendue microporeuse, polaire et mouillable
par un traitement ultérieur, ladite couche d'adjuvant d'adhé-
rence dépassant les bords des premières fenêtres dans la couche formant cache et atteignant la surface métallique des traits conducteurs correspondants tout en laissant libre,
sur la surface métallique des traits conducteurs correspon-
dants, une deuxième zone, formant une fenêtre plus petite, puis on traite la couche d'adjuvant d'adhérence par un agent qui la rend microporeuse et mouillable sans attaquer le métal des traits conducteurs si ce n'est dans une mesure négligeable, ensuite on crée le dessin des conducteurs et les jonctions aux traits conducteurs du premier plan dans les zones des "secondes fenêtres" par un dépôt non galvanique
associé ou non à une métallisation galvanique ou par un au-
tre procédé connu, et on répète éventuellement, autant de
fois qu'il le faut, le procédé de fabrication de traits con-
ducteurs en un grand nombre de plans.
2.- Procédé selon la revendication 1, caractérisé en ce que la seconde fenêtre.présente une ouverture d'une
surface comprise entre 0,1 et 1 mm2.
3.-Procédé selon la revendication 2, caractérisé
en ce que l'ouverture a une surface d'au moins 0,5 mm.
4.- Procédé selon l'une quelconque des revendi-
cations 1 à 3, caractérisé en ce que le feuil sec de la couche formant cache est en une matière isolante diélec-
trique d'une épaisseur de 30 à 100 /um.
5.- Procédé selon l'une quelconque des revendi-
cations lé 4, caractérisé en ce que la couche d'adjuvant
d'adhérence a une épaisseur de 10 à 50 /um.
6.- Procédé selon l'une des revendications 4 et 5,
caractérisé en ce que la couche formant cache a une épais-
seur de 50 /um et la couche d'adjuvant d'adhérence une épais-
seur de 20/um.
7.- Procédé selon l'une quelconque des revendications
1 à 6, caractérisé en ce que la couche d'adjuvant d'adhérence renferme un corps qui est- capable, soit tel quel soit
après avoir subi un traitement approprié, de déclencher cata-
lytiquement, sur sa surface, la métallisation non galvanique
à partir de bains appropriés.
S.- Procédé selon l'une quelconque des revendica-
tions 1 à 7, caractérisé en ce que la couche d'adjuvant d'adhérence est exposée à l'action d'une solution alcaline
de permanganate pour être rendue microporeuse et mouillable.
9.- Procédé selon l'une quelconque des revendica-
tions 1 à 8, caractérisé en ce qu'on utilise, comme matière
de départ pour la plaque de conducteurs, une matière qui con-
tient, dans toute sa masse, un corps grâce auquel les sur-
faces ainsi que les parois de trous ménagés dans ces surfaces, lorsqu'elles sont exposées à des bains de métallisation non
galvaniques, se recouvrent d'un dépôt métallique adhé-
rant solidement.
10.- Procédé selon l'une quelconque des revendica-
tions 1 à 9, caractérisé en ce qu'on coannence par exposer à un bain de métallisation non galvanique la surface de la couche d'adjuvant d'adhérence et-les surfaces métalliques laissées libres dans les fenêtres de cette couche, puis on recouvre la couche métallique ainsi déposée d'une couche
formant cache correspondant au négatif du dessin des con-
ducteurs voulu pour le plan en question, et on édifie en-
suite les traits conducteurs par dépôt galvanique.
11.- Procédé selon la revendication 10, caractérisé en ce qu'on renforce d'abord par voie galvanique la couche qui a été édifiée par voie non galvanique et en ce qu'on
utilise, pour édifier les traits conducteurs, un bain gal-
vanique à haut pouvoir de nivellement.
12.- Procédé selon l'une des revendications 10 et
11, caractérisé en ce que tous les plans de traits conduc-
teurs sont disposés d'un côté de la matière de départ pour
la plaque de conducteurs et en ce que, lors de la métalli-
sation galvanique, on place dans le bain, à chaque fois, deux plaques de conducteurs en mettant l'une contre l'autre les faces qui ne portent pas de traits conducteurs, de
telle façon qu'elles se touchent réellement ou presque.
13.- Procédé selon l'une quelconque des revendi-
cationsl à 12, caractérisé en ce que, en même temps qu'on édifie les traits conducteurs d'un plan et la jonction aux traits conducteurs du plan suivant, on crée des trous
à parois métallisées destinés soit à servir de trous de mon-
tage pour des composants soit à assurer la jonction de traits conducteurs se trouvant sur des faces différentes
de la matière de départ, soit à ces deux usages.
14.- Procédé sebn l'une quelconque des revendi-
cations 1 à 13, caractérisé en ce qu'on utilise un dessin de conducteurs à densité de traits relativement faible
pour le plan de conducteur voisin de la surface de la ma-
tière de départ, et en ce que, pour le plan suivant ou,
dans le cas o il y a plus de deux plans de traits conduc-
teurs, dans chacune des couches ultérieures, on choisit des
traits conducteurs de la densité plus élevée.
15.- Procédé selon la revendication 14, caractérisé en ce que les traits conducteurs de moindre densité sont confectionnés par sérigraphie et les traits conducteurs de
plus forte densité sont réalisés par phototypie.
16.- Plaque de conducteurs comportant des traits conducteurs dans au moins deux plans, caractérisée en ce
qu'elle a été fabriquée selon l'une quelconque des revendi-
cations 1 à 15.
FR8103174A 1980-02-19 1981-02-18 Procede de fabrication de plaques de conducteurs comportant au moins deux plans de traits conducteurs Granted FR2476427A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3006117A DE3006117C2 (de) 1980-02-19 1980-02-19 Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen

Publications (2)

Publication Number Publication Date
FR2476427A1 true FR2476427A1 (fr) 1981-08-21
FR2476427B1 FR2476427B1 (fr) 1985-02-01

Family

ID=6094962

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8103174A Granted FR2476427A1 (fr) 1980-02-19 1981-02-18 Procede de fabrication de plaques de conducteurs comportant au moins deux plans de traits conducteurs

Country Status (12)

Country Link
US (1) US4751105A (fr)
JP (1) JPS56150900A (fr)
AT (1) AT378308B (fr)
CA (1) CA1162323A (fr)
CH (1) CH658157A5 (fr)
DE (1) DE3006117C2 (fr)
DK (1) DK71481A (fr)
FR (1) FR2476427A1 (fr)
IL (1) IL62169A (fr)
IT (1) IT1170737B (fr)
NL (1) NL8100807A (fr)
SE (1) SE456388B (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0275070A2 (fr) * 1987-01-14 1988-07-20 AMP-AKZO CORPORATION (a Delaware corp.) Circuit imprimé multicouche et son procédé de fabrication

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4735676A (en) * 1986-01-14 1988-04-05 Asahi Chemical Research Laboratory Co., Ltd. Method for forming electric circuits on a base board
DE3733002A1 (de) * 1986-09-30 1988-04-07 Wilde Membran Impuls Tech Additiv metallisierte elektrisch leitfaehige struktur
DE3812414A1 (de) * 1988-04-14 1989-10-26 Standard Elektrik Lorenz Ag Verfahren zum herstellen einer allseitig geschirmten signalleitung
PL365417A1 (en) * 2001-06-04 2005-01-10 Qinetiq Limited Patterning method
DE102006008050A1 (de) * 2006-02-21 2007-08-23 Imi Intelligent Medical Implants Ag Vorrichtung mit flexiblem Mehrschichtsystem zur Kontaktierung oder Elektrostimulation von lebenden Gewebezellen oder Nerven

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2010984A1 (fr) * 1968-06-15 1970-02-20 Philips Nv
DE1590753A1 (de) * 1966-10-01 1970-05-14 Telefunken Patent Verfahren zur Herstellung einer doppelseitig mit Leitungszuegen bedeckten Isolierstoffplatte mit metallisierten Loechern
FR2027195A1 (fr) * 1968-12-27 1970-09-25 Rca Corp
GB1240189A (en) * 1968-02-14 1971-07-21 Texas Instruments Inc Method and structure in forming electrically continuous circuit through insulating layer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1073197B (fr) * 1955-06-28 1960-01-14
US3102213A (en) * 1960-05-13 1963-08-27 Hazeltine Research Inc Multiplanar printed circuits and methods for their manufacture
DE1142926B (de) * 1961-11-15 1963-01-31 Telefunken Patent Verfahren zur Herstellung gedruckter Schaltungsplatten
DE1267738B (de) * 1962-10-29 1968-05-09 Intellux Inc Verfahren zur Herstellung von elektrischen Verbindungen zwischen den Stromkreisen von mehrlagigen gedruckten elektrischen Schaltungen
FR1345163A (fr) * 1962-10-29 1963-12-06 Intellux Circuits électriques en couches multiples et procédé pour leur fabrication
US3226256A (en) * 1963-01-02 1965-12-28 Jr Frederick W Schneble Method of making printed circuits
US3350498A (en) * 1965-01-04 1967-10-31 Intellux Inc Multilayer circuit and method of making the same
US3672986A (en) * 1969-12-19 1972-06-27 Day Co Nv Metallization of insulating substrates
US3697319A (en) * 1970-12-09 1972-10-10 Rca Corp Method of metallizing an electrically insulating surface
US4005238A (en) * 1973-10-25 1977-01-25 Akademie Der Wissenschaften Der Ddr Metallized articles and method of producing the same
JPS5210568A (en) * 1974-12-28 1977-01-26 Hideo Machida Method of manufacturing multilayered printed wiring substrate
JPS528504A (en) * 1975-07-09 1977-01-22 Toshiba Corp Electro magnetic pump
JPS5288772A (en) * 1976-01-20 1977-07-25 Matsushita Electric Ind Co Ltd Method of producing printed circuit board
JPS5388960A (en) * 1977-01-14 1978-08-04 Matsushita Electric Ind Co Ltd Method of producing printed circuit board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1590753A1 (de) * 1966-10-01 1970-05-14 Telefunken Patent Verfahren zur Herstellung einer doppelseitig mit Leitungszuegen bedeckten Isolierstoffplatte mit metallisierten Loechern
GB1240189A (en) * 1968-02-14 1971-07-21 Texas Instruments Inc Method and structure in forming electrically continuous circuit through insulating layer
FR2010984A1 (fr) * 1968-06-15 1970-02-20 Philips Nv
FR2027195A1 (fr) * 1968-12-27 1970-09-25 Rca Corp

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0275070A2 (fr) * 1987-01-14 1988-07-20 AMP-AKZO CORPORATION (a Delaware corp.) Circuit imprimé multicouche et son procédé de fabrication
EP0275070A3 (en) * 1987-01-14 1989-10-11 Kollmorgen Corporation Multilayer printed wiring board and method for making same

Also Published As

Publication number Publication date
CA1162323A (fr) 1984-02-14
ATA15881A (de) 1984-11-15
JPH0261160B2 (fr) 1990-12-19
DE3006117A1 (de) 1981-08-27
IT8147843A0 (it) 1981-02-19
SE8100733L (sv) 1981-08-20
CH658157A5 (de) 1986-10-15
IL62169A0 (en) 1981-03-31
US4751105A (en) 1988-06-14
FR2476427B1 (fr) 1985-02-01
IL62169A (en) 1986-04-29
NL8100807A (nl) 1981-09-16
SE456388B (sv) 1988-09-26
DK71481A (da) 1981-08-20
AT378308B (de) 1985-07-25
IT1170737B (it) 1987-06-03
JPS56150900A (en) 1981-11-21
IT8147843A1 (it) 1982-08-19
DE3006117C2 (de) 1981-11-26

Similar Documents

Publication Publication Date Title
TWI652377B (zh) 電化學電鍍方法
EP0101409B1 (fr) Circuit imprimé et procédé de fabrication du circuit
US4444619A (en) Method of producing printed circuits
JP2014053608A (ja) 回路基板及びその製造方法
JP2004513221A5 (fr)
FR2476427A1 (fr) Procede de fabrication de plaques de conducteurs comportant au moins deux plans de traits conducteurs
CA2470373C (fr) Procede de fabrication d'un module multicouches a circuits imprimes a haute densite
JP2001053077A (ja) 半導体集積回路装置およびその製造方法
FR2530083A1 (fr) Plaques de circuits a micro-ondes et leur procede de fabrication
US5183553A (en) Method of forming a high temperature resistant copper coating on an inorganic dielectric
FR2498873A1 (fr) Procede de fabrication de circuits imprimes
FR2650472A1 (fr) Procede de depot d'une couche isolante sur une couche conductrice du reseau multicouche d'une carte de connexion de circuit integre de haute densite, et carte en resultant
JP2001168147A5 (fr)
JP7313559B2 (ja) 半導体素子および半導体素子の製造方法
JP2008251935A (ja) 誘電体基板の製造方法
US4759829A (en) Device header and method of making same
FR2463569A1 (fr) Procede de production de circuits imprimes
KR100475534B1 (ko) 반도체 소자의 금속 배선 형성 방법
FR3051313B1 (fr) Procede de fabrication d’un circuit imprime, circuit imprime obtenu par ce procede et module de carte a puce comportant un tel circuit imprime
JP4322778B2 (ja) 配線基板、及びその製造方法
CA1242531A (fr) Carte en-tete et procede de fabrication
CH332904A (fr) Procédé de fabrication de cadrans à signes en creux ou en relief
JP2914019B2 (ja) 電子部品の製造方法
US5192588A (en) Electroformed method for fabricating round mesa millimeter wave waffleline structure
TWI405521B (zh) 線路結構的製作方法

Legal Events

Date Code Title Description
TP Transmission of property
TP Transmission of property
ST Notification of lapse