TWI405521B - 線路結構的製作方法 - Google Patents

線路結構的製作方法 Download PDF

Info

Publication number
TWI405521B
TWI405521B TW100106919A TW100106919A TWI405521B TW I405521 B TWI405521 B TW I405521B TW 100106919 A TW100106919 A TW 100106919A TW 100106919 A TW100106919 A TW 100106919A TW I405521 B TWI405521 B TW I405521B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
layer
circuit
fabricating
conductive
Prior art date
Application number
TW100106919A
Other languages
English (en)
Other versions
TW201238420A (en
Inventor
Cheng Po Yu
Chia Liang Hsu
Wei Ming Cheng
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW100106919A priority Critical patent/TWI405521B/zh
Publication of TW201238420A publication Critical patent/TW201238420A/zh
Application granted granted Critical
Publication of TWI405521B publication Critical patent/TWI405521B/zh

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

線路結構的製作方法
本發明是有關於一種線路結構的製作方法,且特別是有關於一種具有細線路的線路結構的製作方法。
近年來,隨著電子技術的日新月異,高科技電子產業的相繼問世,使得更人性化、功能更佳的電子產品不斷地推陳出新,並朝向輕、薄、短、小的趨勢設計。在這些電子產品內通常會配置用來安裝電子元件於其上的線路板。
現今的線路板科技已發展出內埋式線路板(embedded circuit board),而這種線路板在其表面的線路結構是埋入於介電層中,並非突出於介電層的表面。美國專利申請案第09/443369號揭露了一種內埋式線路結構的製程,其是先於線路基板上形成介電層。然後,於介電層中形成凹槽圖案。接著,以化學方法於凹槽圖案中全面性形成底導電層。而後,再以刷磨蝕刻化學鍍的方式移除過厚的導電層及部分厚度的介電層,最後形成具有圖案化的內埋式線路結構的線路板。
在上述製作內埋式線路板的過程中,通常會採用過鍍(over-plating)的方式以使凹槽圖案中填入足夠的導電材料。然而,此方式往往導致介電層的表面上會形成較厚的導電材料,而且整體的導電層厚度的均勻性不足,也會因而導致後續凹槽圖案化流程中的線路產生斷路或短路的品質問題。為了解決上述存在導電材料的品質問題,除了採用化學蝕刻移除過厚的導電材料外,還必須額外增加機械研磨處理來移除介電層表面上不需要的導電材料,因而提高了製造的複雜度以及增加了生產時間。
本發明提供一種線路結構的製作方法,用以製作具有細線路的線路結構。
本發明提出一種線路結構的製作方法,其是先提供基板。此基板上具有線路層、第一介電層與第二介電層,其中第一介電層覆蓋線路層,第二介電層形成於第一介電層上,且第一介電層具有多個觸媒顆粒。然後,進行第一雷射處理,以於第二介電層與第一介電層中形成線路溝槽以及與線路溝槽連通的盲孔,且使觸媒顆粒活化而於線路溝槽與盲孔的內壁上的第一介電層形成活化表面,其中盲孔暴露出部分線路層。之後,藉由活化表面,於線路溝槽與盲孔中以化學沈積的方式填入導電材料,以形成導電線路與導電孔道。
基於上述,本發明於具有觸媒顆粒的第一介電層上形成不具有觸媒顆粒的第二介電層,因此在以雷射於線路溝槽與盲孔內形成活化表面時,第二介電層並不會形成活化表面,因此後續藉由活化表面所形成的導電線路不會形成於第二介電層的表面上。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1E為依照本發明實施例所繪示的線路結構的製作流程剖面圖。首先,請參照1A,提供基板100。基板100例如是介電基板。然後,於基板100上形成線路層102。接著,於基板100上形成第一介電層104以覆蓋線路層102。第一介電層104具有多個觸媒顆粒106。觸媒顆粒106例如為奈米顆粒,其材料可以是過渡金屬錯化物(例如錳、鉻、鉑、鈀或其組合)。此外,觸媒顆粒106也可以是奈米顆粒外包覆有高分子膜的顆粒。上述的高分子膜的材料例如是聚醯亞胺或其他適當的高分子材料。而後,於第一介電層104上形成不具有觸媒顆粒的第二介電層108。
然後,請參照圖1B,進行第一雷射處理110,切割第二介電層108與第一介電層104,以於第二介電層108與第一介電層104中形成線路溝槽112以及與線路溝槽112連通的盲孔114。盲孔114暴露出部分線路層102。
在進行第一雷射處理110來形成線路溝槽112與盲孔114的過程中,所使用的雷射同時可使觸媒顆粒106活化,因此會使線路溝槽112與盲孔114的內壁上的第一介電層104形成活化表面104a。此外,由於第二介電層108不具有觸媒顆粒,因此線路溝槽112與盲孔114的由第二介電層108構成的部分的內壁上以及第二介電層108的表面並不會形成活化表面。
另外,在形成盲孔114之後,盲孔114的底部(即盲孔114所暴露的線路層102的表面)會殘留有膠渣116,而這些膠渣116會嚴重影響後續形成於盲孔114中的導電線路的導電效能。
接著,請參照圖1C,對盲孔114所暴露的線路層102進行表面清潔處理。表面清潔處理可以去除膠渣116。此外,表面清潔處理亦可對盲孔114所暴露的線路層102進行蝕刻,以進一步去除附著於線路層102上的殘留物。然而,表面清潔處理通常是利用化學藥劑對基板100進行全面性地處理,因此除了去除膠渣116和殘留物之外,表面清潔處理也會使活化表面104a劣化。
而後,請參照圖1D,進行第二雷射處理118,以修補劣化的活化表面104a。在本實施例中,第二雷射處理118是對基板100全面地進行。由於第二介電層108不具有觸媒顆粒,因此在進行第二雷射處理118之後,線路溝槽112與盲孔114的由第二介電層108構成的部分的內壁上以及第二介電層108的表面仍不會形成活化表面。
之後,請參照圖1E,藉由活化表面104a,以化學沈積的方式於線路溝槽112與盲孔114中填入導電材料,以形成導電線路120a與導電孔道120b。填入導電材料的方法例如是藉由活化表面104a來進行化學鍍處理。
綜上所述,本發明於具有觸媒顆粒的第一介電層上形成不具有觸媒顆粒的第二介電層,因此在以雷射於形成於第二介電層與第一介電層中的線路溝槽與盲孔的內壁上形成活化表面時,線路溝槽與盲孔的的壁上的第二介電層以及第二介電層的表面並不會形成活化表面,因此後續藉由活化表面所形成的導電線路不會形成於第二介電層的表面上,可以避免線路之間產生短路的問題。
此外,由於藉由活化表面所形成的導電線路不會形成於第二介電層的表面上,因此在形成導電線路之後不需進行蝕刻或研磨處理來移除介電層表面上不需要的導電材料,因此可以降低製造的複雜度以及縮短生產時間。
另外,在進行表面清潔處理之後,本發明再次進行了雷射處理來修補在表面清潔處理過程中劣化的活化表面,因此可以提高導電線路與導電孔道的製作良率。同時,在表面清潔處理過程中,無須顧慮到活化表面會被過度劣化,故可選用較強的清潔劑(或蝕刻液)來提高清潔效果。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...基板
102...線路層
104...第一介電層
104a...活化表面
106...觸媒顆粒
108...第二介電層
110...第一雷射處理
112...線路溝槽
114...盲孔
116...膠渣
118...第二雷射處理
120a...導電線路
120b...導電孔道
圖1A至圖1E為依照本發明實施例所繪示的線路結構的製作流程剖面圖。
100...基板
102...線路層
104...第一介電層
104a...活化表面
106...觸媒顆粒
108...第二介電層
112...線路溝槽
114...盲孔
118...第二雷射處理

Claims (7)

  1. 一種線路結構的製作方法,包括:提供一基板,該基板上具有一線路層、一第一介電層與一第二介電層,其中,該第一介電層覆蓋該線路層,該第二介電層形成於該第一介電層上,且該第一介電層具有多個觸媒顆粒;進行一第一雷射處理,以於該第二介電層與該第一介電層中形成一線路溝槽以及與該線路溝槽連通的一盲孔,且使該些觸媒顆粒活化而於該線路溝槽與該盲孔的內壁上的第一介電層形成一活化表面,其中該盲孔暴露出部分該線路層;以及藉由該活化表面,於該線路溝槽與該盲孔中以化學沈積的方式填入一導電材料,以形成一導電線路與一導電孔道。
  2. 如申請專利範圍第1項所述之線路結構的製作方法,其中該填入該導電材料的方法包括藉由該活化表面進行化學鍍處理。
  3. 如申請專利範圍第1項所述之線路結構的製作方法,其中在進行該第一雷射處理之後以及在填入該導電材料之前,更包括:對該盲孔所暴露的該線路層進行一表面清潔處理;以及進行一第二雷射處理,以修補該活化表面。
  4. 如申請專利範圍第3項所述之線路結構的製作方法,其中該表面清潔處理包括對該盲孔所暴露的該線路層進行除膠。
  5. 如申請專利範圍第3項所述之線路結構的製作方法,其中該表面清潔處理包括對該盲孔所暴露的該線路層進行蝕刻。
  6. 如申請專利範圍第3項所述之線路結構的製作方法,其中該表面清潔處理使該活化表面劣化。
  7. 如申請專利範圍第3項所述之線路結構的製作方法,其中該第二雷射處理是對該基板全面地進行。
TW100106919A 2011-03-02 2011-03-02 線路結構的製作方法 TWI405521B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100106919A TWI405521B (zh) 2011-03-02 2011-03-02 線路結構的製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100106919A TWI405521B (zh) 2011-03-02 2011-03-02 線路結構的製作方法

Publications (2)

Publication Number Publication Date
TW201238420A TW201238420A (en) 2012-09-16
TWI405521B true TWI405521B (zh) 2013-08-11

Family

ID=47223396

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100106919A TWI405521B (zh) 2011-03-02 2011-03-02 線路結構的製作方法

Country Status (1)

Country Link
TW (1) TWI405521B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087976A (ja) * 2002-08-28 2004-03-18 Dainippon Printing Co Ltd 導電性パターン形成体の製造方法
TW201105187A (en) * 2009-07-22 2011-02-01 Unimicron Technology Corp Circuit board and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087976A (ja) * 2002-08-28 2004-03-18 Dainippon Printing Co Ltd 導電性パターン形成体の製造方法
TW201105187A (en) * 2009-07-22 2011-02-01 Unimicron Technology Corp Circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
TW201238420A (en) 2012-09-16

Similar Documents

Publication Publication Date Title
TWI604766B (zh) 一種在非導電性基板之表面建立連續導電線路的無害技術
JP5350138B2 (ja) 電気回路の製造方法、及びその方法により得られる電気回路基板
TWI399150B (zh) 線路板及其製程
JP2006041459A (ja) Bgaパッケージ基板及びその製作方法
US20110283535A1 (en) Wiring board and method of manufacturing the same
TW200939927A (en) Wiring substrate and its manufacturing process
TWI392419B (zh) 線路結構的製作方法
JP2010263000A (ja) 電子部品製造方法
KR20130051710A (ko) 인쇄회로기판 및 그의 제조방법
TW201352095A (zh) 線路板及其製作方法
TWI399143B (zh) 線路板及其製程
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
TWI625991B (zh) 電路板結構與其製造方法
TW201618622A (zh) 電路板及其製作方法
TWI405521B (zh) 線路結構的製作方法
JP3692761B2 (ja) プリント基板の製造方法及びプリント基板
TWI405516B (zh) 線路板及其製作方法
JP5075157B2 (ja) 配線基材の製造方法及び該製造方法により得られた配線基材
KR100797708B1 (ko) 인쇄회로기판의 제조방법
TWI494037B (zh) 線路板及其製造方法
CN102695376A (zh) 线路结构的制作方法
CN103813657B (zh) 形成有局部镀铜的柔性印刷基板的厚度最小化方法
KR20170032945A (ko) 회로기판 제조방법
JP2017123387A (ja) 配線基板の製造方法、配線基板
JP2010010538A (ja) セラミックパッケージの製造方法及びセラミックパッケージ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees