DE3006117A1 - Verfahren zum herstellen von leiterplatten mit mindestens zwei leiterzugebenen - Google Patents

Verfahren zum herstellen von leiterplatten mit mindestens zwei leiterzugebenen

Info

Publication number
DE3006117A1
DE3006117A1 DE19803006117 DE3006117A DE3006117A1 DE 3006117 A1 DE3006117 A1 DE 3006117A1 DE 19803006117 DE19803006117 DE 19803006117 DE 3006117 A DE3006117 A DE 3006117A DE 3006117 A1 DE3006117 A1 DE 3006117A1
Authority
DE
Germany
Prior art keywords
conductor
layer
conductor tracks
adhesion promoter
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803006117
Other languages
English (en)
Other versions
DE3006117C2 (de
Inventor
Günter 4174 Issum Kisters
Fritz 4154 Tönisvorst Stahl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RUWEL WERKE GmbH
Original Assignee
RUWEL WERKE GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RUWEL WERKE GmbH filed Critical RUWEL WERKE GmbH
Priority to DE3006117A priority Critical patent/DE3006117C2/de
Priority to AT0015881A priority patent/AT378308B/de
Priority to SE8100733A priority patent/SE456388B/sv
Priority to FR8103174A priority patent/FR2476427A1/fr
Priority to DK71481A priority patent/DK71481A/da
Priority to CH1074/81A priority patent/CH658157A5/de
Priority to CA000371147A priority patent/CA1162323A/en
Priority to NL8100807A priority patent/NL8100807A/nl
Priority to IL62169A priority patent/IL62169A/xx
Priority to IT47843/81A priority patent/IT1170737B/it
Priority to JP2481981A priority patent/JPS56150900A/ja
Publication of DE3006117A1 publication Critical patent/DE3006117A1/de
Application granted granted Critical
Publication of DE3006117C2 publication Critical patent/DE3006117C2/de
Priority to US06/558,710 priority patent/US4751105A/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H05K3/387Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive for electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796Oxidant in aqueous solution, e.g. permanganate

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von Leiterplatten nach Art gedruckter Schaltungen mit Leiterzügen, die in zwei oder mehr Ebenen angeordnet sind.
Es ist bereits bekannt, Leiterplatten anzufertigen, bei denen die Leiterzüge auf beiden Seiten einer Isolierstoffplatte angeordnet sind. Bei derartigen Leiterplatten, die unter dem Begriff "zweiseitige Leiterplatten mit durchplattierten Loch-, verbindungen" bekannt geworden sind, werden auf verschiede-an Seiten angeordnete Leiterzüge, die einen Strompfad bilden, vermittels den Isolierstoffträger durchsetzende Lochungen mit metallisierten Wandungen verbunden, wobei der Lochwandbelag derart ausgebildet ist, daß er die elektrische Verbindung zwischen den betreffenden Leiterzügen bildet.
Weiters ist bereits vorgeschlagen worden, aus einer Mehrzahl von dünnen, auf ihrer Oberfläche'; Leiterzugmuster tragenden Isolierstoffträgern in einem unter/ Erwärmung durchgeführten Verpreßvorgang Vielebenen-Schaltungen herzustellen, bei denen die Verbindung zwischen Leiterzügen in verschiedenen Ebenen "■'-"' mittels Lochungen an den betreffenden Stellen erfolgt, deren Wandungen mit einer Metallschicht versehen sind.
In einen anderen, bekannt gewordenen Verfahrensvariante werden nicht nur die Lochwandungen metallisiert, sondern die'Löcher im ganzen mit Metall ausgefüllt. Die Verwendung von mit Metall gefüllten Löchern oder solchen mit metallisierten Wandungen als Verbindungswege zwischen verschiedenen Ebenen hat vor allem den Nachteil, daß der von einer Verbindung zwischen zwei Lei-
130035/0072 " ~BAD ORIGINAL
3QQ6117
terzügen beanspruchte Raum auf der Leiterplattenoberfläche * weder für weitere Verbindungen noch für unabhängige Montage- '
i löcher oder Kontaktflächen zum Anschluß von Oberflächen-Ver- ί bundenen Bauelementen zur Verfügung steht. Damit wird ein un~ . wirtschaftlich großer Anteil der Oberfläche verbraucht. Dies führt zu der Notwendigkeit, die Leiterplatten größer zu machen, was nicht nur aus Kostengründen, sondern insbesondere im Hinblick auf die Verwendung von hochintegrierten Bauteilen und dem immer stärker werdenden Trend zur Miniaturisierung unerwünscht ist.
Es wurde bereits vorgeschlagen, als VerbinduncsLöcher solche mit kleinem Durchmesser zu verwenden. Dies führt jedoch zu einer wesentlichen Komplizierung des Lochherstellverfahrenn und der Ausbildung einer verläßlichen Lochwandmetallisierung, ohne das Problem einer voll befriedigenden'Lösung näher zu bringen.
Es wurde auch vorgeschlagen, Mehrebenenleiterplatten derge - ; stalt herzustellen, daß nach dem Anfertigen des Leiterzug*- ' musters der ersten Ebene eine Maskenschicht aufgebracht wird, ( die jene Stellen, an denen elektrische Verbindungen zwischen Leiterzügen der ersten und solchen der nächsten Ebene ge- <; wünscht sind, unbedeckt läßt, um sodann in bekannter Weise vermittels stromloser Metallabscheidung des Leiterzugmustor der zweiten Ebene aufzubauen. Die Verbindung zwischen Leiter- i;
f ■ zügen soll durch die auf den von der Maske unbedeckten Metall- i.
oberflächen der Leiterzüge der ersten Ebene durch die stromlose k Abscheidung aufzubauende Metallschicht bewirkt werden. j
Dieses Verfahren hat sich jedoch als nicht geeignet erwiesen, ^ um verläßliche Kontaktverbindungen, die insbesondere auch me-
130035/0072
chanischen und thermischen Belastungen gewachsen sind, herzustellen.
Ziel des Verfahrens nach der vorliegenden Erfindung ist es, in wirtschaftlicher und raumsparender Weise Leiterplatten anzufertigen, bei denen die Verbindungen zwischen Leitern aufeinander folgender Ebenen vorwiegend oder ausschließlich ohne
Zuhilfenahme von Löchern mit metallisierten Wandungen ausgebildet werden, und die siqh durch hervorragende Güte der Verbindungen zwischen Leiterzügen aufeinander folgender Ebenen ciuszeichnen.
Bei dem Verfahren nach der Erfindung werden zunächst die Leiterzüge der ersten Leiterzugebene auf der Oberfläche eines geeigneten Ausgangsmaterials nach einem der bekannten Verfahren hergestellt. Anschließend wird die Oberfläche mit einer Maskenschicht aus Isolierstoff bedeckt, wobei lediglich jene Stellen der Leiterzüge der ersten Ebene frei bleiben, die ir späteren Verfahrensablauf zum Herstellen der Verbindungen zwischen entsprechenden Lelterzügen der ersten und einer darauffolgenden Ebene dienen. Diese unbedeckten Stellen v/erden nachfolgend auch als "erste Fenster" bezeichnet. Anschließend wird eine Haftvermittlerschicht derart aufgebracht, daß sie die Maskenoberfläche zumindest in jenen Gebieten bedockt, in denen das Leiterzugmuster der zweiten Ebene aufgebaut werden soll und,weiterhin, über die Ränder der ersten Fenster und auf die dort von der Maske unbedeckte Metallschicht der betreffenden Leiterzüge unter Aussparung eines zweiten, kleineren Fensters, reicht. Anschließend wird die mit der Haftvermi.ttlerschicht versehene Platte der Einwirkung eines Aufschlußmittels ausge-
130035/0072
setzt, das geeignet ist, deren Oberflächenbezirke mikroporös und polar und damit zugleich benetzbar zu machen. Auf der so vorbereiteten Oberflächenschicht wird eodann das Leitermuster der zweiten Ebene vermittels an sich bekannter, stromloser Metallisierungsverfahren allein oder zusammen mit einem galvanischen Metallisierungsvorgang, aufgebaut, wobei ein Metallüberzug bzw. metallische Leiterzüge entstehen, die als einheitliche Schicht bis in die zweiten Fenster reichen und dort die Oberfläche der betreffenden Leiterzüge der ersten Ebene festhaftend bedecken.-
Sollen mehr als zwei Leiterzugebenen benutzt werden, so werden die erfindungsgemäßen Verfahrensschritte entsprechend oft wiederholt.
Es hat sich als besonders vorteilhaft erwiesen, als Haf'cvermittlerschicht eine solche zu benutzen, die einen Stoff enthält, der sie durchweg oder zumindest an der Oberfläche für ! die stromlose Metallabscheidung katalytisch macht. Als solche , Zusätze eignen sich beispielsweise organometallische Verbindungen eines Metalles der Gruppen IB und VIII.
Erst durch die Verwendung der Haftvermittlerschicht auf der ι dielektrischen Isolierschicht gelingt es, für die Praxis brauchbare Leiterplatten herzustellen, die auch bezüglich ι echanischer und thermischer Beanspruchung den Anforderungen voll entsprechen.
Weitere Untersuchungen der Anmelderin haben ergeben, daß es für dasHerstellen derartiger Leiterplatten überraschenderweise unerläßlich ist, daß die Haftvermittlerschicht über die
130035/0072
von den Penstern in der dielektrischen Maskenschicht gebildeten Ränder hinweg und bis auf die Oberflächen der betreffenden Leiterzüge der ersten Lelterzugebene reicht, wobei die Haftvermittlerschicht ein zweites, kleineres Fenster frei läßt. Damit wird es erst ermöglicht, daß beim Aufbau der Metallschicht der zweiten Leiterzugebene ein einheitlicher Belag entsteht, der sowohl den entsprechenden Leiterzug der zweiten Ebene als auch die Verbindung zum zugehörigen Leiterzug der ersten Ebene in verläßlicher Weise bildet.
Werden die nach dem vorliegenden Verfahren hergestellten Leiterplatten in Verbindung mit zur Oberflächenmontage geeigneten Bauelementen benutzt, so werden die entsprechenden Kontaktflächen auf der Leiterplatte in deren oberster Leiterzugebene nach dem beschriebenen Verfahren hergestellt.
Sollen Lochungen zur Montage von Bauelementen mit Anschlußdrähten verwendet werden, so können diese zur Verbesserung der Lötstelleneigenschaften in ansich bekannter Weise mit einem Metallwandbelag versehen werden.
Nach den Untersuchungen der Anmelderin können derartige Leiterplatten mit metallisierten Lochwandungen besonders einfach hergestellt werden, wenn sowohl ein für die stromlose Metalabscheidung katalysierender Haftvermittler als auch ein Ausgangsmaterial, das mit einem es gleichermaßen katalysierenden .Zusatz versehen ist, benutzt wird.
Verbindungslöcher mit metallisierten Lochwandungen werden nach einer weiteren Ausfuhrungsform der Erfindung auch dazu benutzt, um Leiterzüge, die sich auf' verschiedenen Seiten des Ausgangs-
130035/0072
materials befinden, In an sich bekannter Weise miteinander zu verbinden. Da auch in diesen Fällen alle oder die Mehrzahl aller Verbindungen zwischen Leiterzügen verschiedener Ebenen ohne Zuhilfenahme von Löchern mit metallisierten Wandungen erfolgt, bleibt die wirtschaftliche Oberflächenausnutzung der Leiterplatten und deren hervorragende Zuverlässigkeit voll
erhalten.
In der Regel wird man die erste oder die ersten Leiterzugebene oder -ebenen zum Aufbau von Leiterzugmustern mit relativ ge- ;
ringer Dichte benutzen und diese beispielsweise im Siebdruck ' j herstellen. Die darauffolgende oder folgenden Leiterzugebene bzw.-ebenen werden sodann zum Aufbau von Leiterzugmustern hoher ; Dichte, die gegebenenfalls im Lichtdruck hergestellt werden, benutzt. Damit wird es möglich, verschiedene Methoden selbst zur ■■ Leitermusterherstellung für Leiterplatten mit Leiterzügen in i nur zwei oder mehreren Ebenen zu verwenden, um so durch Ein- \ satz des kostengünstigeren Siebdruckverfahrens für die Lage j oder die Lagen mit geringer Leiterzugdichte zu einer außerordentlich wirtschaftlichen Herstellweise zu gelangen.
Zum Herstellen der mikroporösen, polaren und benetzbaren Oberflächenregion der Haftvermittlerschicht wird nach dem erfindungsgemäßen Verfahren ein Mittel benutzt, das das Metall der Leiterzüge nicht oder in nur sehr geringem Umfang angreift.
Für Kupferleiterzüge hat sich die Verwendung einer alkalischen Permanganatlösung als besonders vorteilhaft erwiesen.
Vorteilhafterweise wird die dielektrische Maskenschicht als Harzschicht aufgebracht, die eine Trockenfilmstärke von 30 bis
130035/0072
BAD ORIGINAL
100 um besitzt. Besonders geeignet sind Epoxydharz-Abmischungen bzw. solche aus Epoxyd- und Phenolharzen. Bevorzugt wird eine Trockenfilmdicke von 50 um.
Als Haftvermittlerschichten eignen sich beispielsweise solche Zweiphasen-Harzsysteme, die einen Bestandteil enthalten, der unter Einwir_kung eines entsprechenden Mediums zur Ausbildung von Mikroporen führt..
Entsprechende Untersuchungen der Anmelderin haben ergeben, daß die Fläche des zweiten Fensterbereiches, also des Fensters in der Haftvermittlerschicht, vorteilhafterweise miridestens 0,1 bis 1 mma groß ist, und vorzugsweise mindestens 0,5 mma beträgt.
Nachfolgend soll das Verfahren nach der Erfindung anhand von Beispielen weiter dargestellt und erläutert werden.
Beispiel 1
Als Ausgängsmaterial für eine Leiterplatte mit Leiterzügen in zwei Ebenen dient einseitig kupferkaschiertes, marktübliches Basismaterial. Nach dem Zuschneiden der Arbeitstafel wird die gereinigte Kupferoberfläche mit einer dem gewünschten Leiterzugmuster entsprechenden Abdeckmaske versehen, beispielsweise im Siebdruckverfahren. Nach dem Ätzen und Entfernen der Abdeckschicht wird die mit den Leiterzügen der ersten Ebene versehene Arbeitstafel kontrolliert.
Anschließend wird eine permanente Abdeckmaskenschicht aus .dielektrischem Isoliermaterial aufgebracht. Dies geschieht durch Aufbringen einer Epoxydharz-Abmischung im Siebdruck, wo-
130035/0072
bei Fenster auf den entsprechenden Leiterzügen, die etwas
größer als die für die Kontaktausbildung benötigten Flächen }
gewählt werden, frei bleiben. Nach dem Aushärten der Harz- j
Abmischung für 1 Stunde bei 120° C ergibt sich eine Trocken- \
filmstärke von 50 μπι. \
Nunmehr wird im Siebdruck eine Haftvermittlerschicht aufgebracht, i
die aus einem Butadiennltrilgummi-modifizierten Phenolharz ,
besteht und eine organometallische Verbindung von Palladium \
enthält. Diese Schicht reicht über die Ränder der Fenster in | der dielektrischen Maskenschicht hinaus auf die Oberfläche
der betreffenden Leiterzüge, und zwar unter Aussparung eines ,■
zweiten, gegenüber dem ersten eine kleinere Fläche aufweisenden Fensters. Die Fläche der so gebildeten zweiten Fenster
beträgt im vorliegenden Beispiel 0,5 mma
j Anschließend wird die Haftvermittlerschicht für 40 Minuten bei | 160° C gehärtet und zum Ausbilden von Mikroporen sowie einer
polaren benetzbaren Oberfläche einer alkalischen Permanganatlösung bei 50° bis 60° C für 1 bis 3 Minuten ausgesetzt. Diese
Lösung enthält 40 bis 60 g/l Kaliumpermanganat und 40 bis
60 g/l Natriumhydroxyd.
Nach dem Spülen mit Wasser, verdünnter Salzsäure und wieder
Wasser werden die freiliegenden Kupferflächen in den zweiten
Fenstern für kurze Zeit in einer Ammoniumpersulfatlösung bei
30° bis 40° C gereinigt. Diese Lösung enthält zwischen 100
und 250 g/l Ammoniumpersulfat.
Nach dem Spülen mit Wasser, verdünnter Schwefelsäure und wieder Wasser wird in einem stromlos Kupfer abscheidenden Bad eine
130035/0072
BAD ORIGINAL
sowohl die Haftvermittlerschicht-Oberfläche als auch· die . Kupferoberflächen in den zweiten Fenstern bedeckende Metallschicht abgeschieden, deren Dicke zwischen 0,5 und 2,5 μπι gewählt wird.
Sodann wird eine dem Negativ des gewünschten Leiterzugmusters der zweiten Ebene entsprechende Maskenschicht im Lichtdruck aufgebracht und das Leiterzugmuster in einem galvanischen Bad hoher Einebnungsfähigkeit aufgebaut.
Die Leiterplatten werden durch Bedrucken mit Lötstopplack und Ausstanzen aus der Arbeitstafel fertiggestellt.
Beispiel 2
Es wird, wie in Beispiel 1 beschrieben, bis zum Aufbringen der Haftvermittlerschicht und deren Härtung vorgegangen. Nach dem Härten wird eine dem Negativ des Leiterzugmusters der zweiten Ebene entsprechende Maske aufgedruckt, die die zweiten Fenster wiederum freiläßt. Anschließend wird die Haft-
der
Vermittlerschicht mit/Kaliumpermangantlösung behandelt und die Arbeitstafel nach entsprechenden Spülschritten in ein stromlos Kupfer abscheidendes Bad gebracht. In diesem Bad verbleibt die Arbeitstafel, bis sich die Leiterzüge in der gewünschten Dicke ausgebildet haben. Nach dem Spülen wird wiederum eine Lötstopplackmaskeaufgebracht und ausgehärtet, um sodann die Leiterplatten, aus der Arbeitstafel auszustcinzen.
Beispiel 3
Zum Herstellen einer Leiterplatte mit vier Leiterzugebenen wird zunächst, wie in Beispiel 1 oder 2 beschrieben, vorgegan-
130035/0072
gen. Vor dem Auftragen der Lötstopplack-Maske werden jedoch die Schritte bestehend aus
- Auftragen der dielektrischen Maskenschicht und Härten derselben;
- Auftragen der Haftvermittlerschicht und Härten derselben;
- Behandeln mit derr Kaliumpermanganatlösung; und
- Aufbau der Leiterzüge der entsprechenden Ebene zwei weitere Male wiederholt.
Beispiel 4
In diesem Beispiel wird von zweiseitig kupferkaschiertem Basismaterial ausgegangen, das durchwegs einen Stoff enthält, d.r die Oberflächen des Basismaterials für die stromlose Metallabscheidung katalytisch sensibilisiert. Hierzu hat sich ein Zusatz einer organometalllschen Verbindung des Palladiums zu zur Herstellung des Basismaterials benutzten Harzgemischen als geeignet erwiesen.
Zunächst werden auf beiden Seiten des Basismaterials in bekannter Weise die Leiterzüge der ersten beiden Leiterzugebenen angefertigt. Anschließend werden die beiden die Leiterzugmuster tragenden Oberflächen, wie in Beispiel 1 beschrieben, mit der dielektrischen und der Haftvermittlerschicht versehen. Sodann werden an Stellen, an denen Leiterzüge aus Ebenen auf der einen Seite des Basismaterials mit solchen aus Ebenen auf der anderen Seite verbunden werden sollen» Durchgangslochungen hergestellt. Anschließend werden die Wandungen dieser Lochungen zugleich mit den Leiterzügen der zweiten Ebenen, wie in Beispiel 1, 2 oder 3 beschrieben, aufgebaut und die Leiterplatte fertiggestellt.
130035/0072
Beispiel 5
In diesem Beispiel wird von einem Basismaterial ausgegangen, das anstelle einer Kupferkaschierung eine Haftvermittlerschicht trägt. Sodann wird die erste Ebene des Laiter.zugmusters vollständig durch stromlose Metallabscheidung oder vermittels dieser und nachfolgender galvanischer Metallabscheidung in bekannter Weise aufgebaut/ um anschließend - wie in einem der Beispiele 1 bis 4 beschrieben - fortzufahren.
Beispiel 6
Als Ausgangsmaterial dient einseitig kupferkaschiertes Basismaterial, Dieses wird zunächst mit dem Leiterzugmuster der ersten Ebene und anschließend - wie in Beispiel 1 beschrieben mit der dielektrischen Maskenschicht und der Haftvermittlerschicht versehen. Im Unterschied zu Beispiel 1 ist jedoch die hier benutzte Haftvermittlerschicht frei von einem die stromlose Metallabscheidung katalysierenden Zusatz.
Nach dem Behandeln mit der Kaliumpermanganatlösung wird die Arbeitstafel einer Badlösung ausgesetzt, die der katalytischen Sensibilisierung für die stromlose Metallabscheidung dient. Im vorliegenden Fall wurde eine Lösung, die das Reaktionsprodukt von Palladium(II)chlorid und Zinn(II)Chlorid enthält, benutzt.
.Anschließend wurde wieder - wie in Beispiel 1 beschrieben - verfahren.
130035/0072

Claims (17)

Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen Patentansprüche:
1. Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen, wobei zunächst das Leitsrzugbild der ersten Ebene hergestellt und sodann mit einer Isoliermaskenschicht versehen wird, die jene Stellen der Leiterzüge der ersten Ebene frei läßt, die zum Aufbau der Verbindung mit entsprechenden Leiterzügen einer darauffolgenden Leiterzugebene dienen, daß sodann die Leifcerzüge der zweiten Ebene durch jinen Metallabacheidtingsvorgang hergestellt werden,, wobei der sich gleichzeitig aufbauende Metallbelag auf den von der Maskenschicht nicht bedeckten Gebieten, im folgenden "ersLr- ΐ aster" genannt, der Leiterzüge der ersten Leiterzugebene die Verbindung zwischen entsprechenden Leiterzügen beider Ebenen bewirkt, dadurch gekennzeichnet,. da3 nach dem Aufbringen der Isoliermaskenschicht eine schicht eines Haftvermittlers aufgebracht wird, der durch nachfolgend« Behandlung mikroporös, polar und benetzbar gemacht werden kann, wobei die Haftvermittlerschicht, über die'Ränder der ersten Fenster in der Maskenschicht ragend, bis auf die Metalloberfläche der betreffenden Leiterzüge unter Aussparung eines zweiten, kleineren Pensterbereiches auf der Metalloberfläche der betreffenden Leiterzüge reicht; und daß sodann die Haft-
130035/0072
' BAD ORIGINAL
Vermittlerschicht mit einem Mittel behandelt wird, das diese mikroporös und benetzbar macht, ohne das Metall der Leiterzüge in störendem Umfang oder überhaupt anzugreifen; und daß anschließend das Leiterzugmuster und die Verbindungen zu Leiterzügen der ersten Ebene in jenen zweiten Fensterbereichen vermittels stromloser Abscheidung allein oder in Verbindung mit galvanischer Metallabscheidung oder nach einem anderen bekannten Verfahren hergestellt werden; und daß gegebenenfalls das Verfahren zum Herstellen von Leiterzügen in einer Vielzahl von Ebenen entsprechend wiederholt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Fensterbereich eine öffnung aufweist, die mindestens 0,1 bis 1 mm2 groß ist.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die öffnung mindesteng 0,5 mma beträgt.
4. Verfahren nach mindestens einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Trockenfilm der Maskenschicht aus dielektrischem Isoliermaterial in einer Stärke von 30 bis 100μΐη besteht.
5. Verfahren nach mindestens einem der Ansprüche 1 bis , dadurch gekennzeichnet, daß die Haftvermittlerschicht eine
Dicke von 10 bis 50 um besitzt.
130035/0072
6. Verfahren nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß die Maskenschicht eine Dicke von 50 μπι und die Haftvermittlerschicht eine solche von 20 μπι aufweist.
7. Verfahren nach mindestens einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Haftvermittlerschicht einen Stoff enthält, der entweder als solcher oder nach entsprechender Behandlung geeignet ist, auf seiner Oberfläche die stromlose Metal!abscheidung aus geeigneten Badlösungen katalytisch in Gang zu setzen.
8. Verfahren nach mindestens einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Haftvermittlerschicht einer alkalischen Permanganate-Lösung ausgesetzt wird, um sie mikroporös und benetzbar zu machen.
9. Verfahren nach mindestens einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß als Ausgangsmaterial für die Leiterplatte ein solches dient, das durchwegs einen Stoff enthält, der bewirkt, daß Oberflächen sowie Lochwandungen desselben, wenn sie stromlos metallisierenden Badlösungen ausgesetzt werden, mit einem festhaftenden Metallbelag versehen werden.
10. Verfahren nach mindestens einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die aus Haftvermittlerschicht und Metallflächen in den Fenstern derselben gebildete
130035/0072
Oberfläche zunächst einem stromlos Metall abscheidenden Bad ausgesetzt wird, daß sodann die so abgeschiedene Metallschicht mit einer dem Negativ des gewünschten Leiterzugmusters der betreffenden Ebene entsprechenden Maskenschicht versehen wird; und daß anschließend die Leiterzüge durch galvanische. Abscheidung aufgebaut werden.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die stromlos aufgebaute Schicht zunächst galvanisch verstärkt wird, und daß zum Aufbau der Leiterzüge ein galvanisches
Bad mit hoher EinebnungsfahigkepLt benutzt wird,
12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß alle Leiterzugebenen ausschließlich auf einer Seite des Ausgangsmaterials für die Leiterplatte angeordnet sind; und daß bei der.galvanischen Metallabscheidung jeweils zwei Leiterplatten mit den von Leiterzügen freien Seiten zueinander, sich praktisch oder tatsächlich berührend, in der Badlösung angeordnet werden.
13. Verfahren nach mindestens einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß gleichzeitig mit dem Aufbau der Leiterzüge einer Ebene und der Verbindung zu Leiterzügen der nächsten Ebene Löcher mit metallisierten Lochwandungen hergestellt werden, die entweder als Montagelöcher für Bauelemente dienen, oder als Verbindung von Leiterzügen, die sich auf verschiedenen Seiten des Ausgangsmaterials befinden, oder für beides.
130035/0072
14. Verfahren nach mindestens einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß für die der Oberfläche des Ausgangsmaterials benachbarten Leiterbildebenen Leiterbildmuster mit relativ geringer LelterZugdichte benutzt werden, und daß die Leiterzüge in der nächsten Ebene, bzw. bei einer zwei überschreitenden Zahl von Leiterzugebenen, in jeweils später aufgebauten Schichten höher gewählt wird.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die die geringere Dichte aufweisenden Leiterzüge im Siebdruck und die mit hoher Leiterzugdichte im Lichtdruck hergestellt werden. ·
16. Verfahren nach den Beispielen 1 bis 6.
17. Leiterplatte mit Leiterzügen in mindestens zwei Leiterzugebenen, dadurch gekennzeichnet, daß diese nach mindestens einem der Ansprüche 1 bis 16 hergestellt ist.
130035/0 07 2
DE3006117A 1980-02-19 1980-02-19 Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen Expired DE3006117C2 (de)

Priority Applications (12)

Application Number Priority Date Filing Date Title
DE3006117A DE3006117C2 (de) 1980-02-19 1980-02-19 Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
AT0015881A AT378308B (de) 1980-02-19 1981-01-16 Verfahren zum herstellen von leiterplatten mit mindestens zwei leiterzugebenen
SE8100733A SE456388B (sv) 1980-02-19 1981-01-30 Forfarande for framstellning av monsterkort
DK71481A DK71481A (da) 1980-02-19 1981-02-18 Fremgangsmaade til fremstilling af kredsloebsplader med i det minderste to ledermoensterplaner
CH1074/81A CH658157A5 (de) 1980-02-19 1981-02-18 Verfahren zum herstellen von leiterplatten mit mindestens zwei leiterzugebenen.
CA000371147A CA1162323A (en) 1980-02-19 1981-02-18 Method of producing circuit boards using adhesive coating
FR8103174A FR2476427A1 (fr) 1980-02-19 1981-02-18 Procede de fabrication de plaques de conducteurs comportant au moins deux plans de traits conducteurs
NL8100807A NL8100807A (nl) 1980-02-19 1981-02-18 Werkwijze voor het vervaardigen van geleiderplaten met ten minste twee vlakken met geleidende banen.
IL62169A IL62169A (en) 1980-02-19 1981-02-19 Method for producing electric circuit boards
IT47843/81A IT1170737B (it) 1980-02-19 1981-02-19 Metodo per la produzione di pannelli a circuiti e prodotti che vengono cosi' ottenuti
JP2481981A JPS56150900A (en) 1980-02-19 1981-02-19 Method of manufacturing printed circuit and product
US06/558,710 US4751105A (en) 1980-02-19 1983-12-07 Method for producing circuit boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3006117A DE3006117C2 (de) 1980-02-19 1980-02-19 Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen

Publications (2)

Publication Number Publication Date
DE3006117A1 true DE3006117A1 (de) 1981-08-27
DE3006117C2 DE3006117C2 (de) 1981-11-26

Family

ID=6094962

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3006117A Expired DE3006117C2 (de) 1980-02-19 1980-02-19 Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen

Country Status (12)

Country Link
US (1) US4751105A (de)
JP (1) JPS56150900A (de)
AT (1) AT378308B (de)
CA (1) CA1162323A (de)
CH (1) CH658157A5 (de)
DE (1) DE3006117C2 (de)
DK (1) DK71481A (de)
FR (1) FR2476427A1 (de)
IL (1) IL62169A (de)
IT (1) IT1170737B (de)
NL (1) NL8100807A (de)
SE (1) SE456388B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3733002A1 (de) * 1986-09-30 1988-04-07 Wilde Membran Impuls Tech Additiv metallisierte elektrisch leitfaehige struktur
EP0337331A1 (de) * 1988-04-14 1989-10-18 Alcatel SEL Aktiengesellschaft Verfahren zum Herstellen einer allseitig geschirmten Signalleitung

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4735676A (en) * 1986-01-14 1988-04-05 Asahi Chemical Research Laboratory Co., Ltd. Method for forming electric circuits on a base board
US4804575A (en) * 1987-01-14 1989-02-14 Kollmorgen Corporation Multilayer printed wiring boards
CN1539028A (zh) * 2001-06-04 2004-10-20 ���ڵٿ����޹�˾ 形成图案的方法
DE102006008050A1 (de) * 2006-02-21 2007-08-23 Imi Intelligent Medical Implants Ag Vorrichtung mit flexiblem Mehrschichtsystem zur Kontaktierung oder Elektrostimulation von lebenden Gewebezellen oder Nerven

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1078197B (de) * 1955-06-28 1960-03-24 Ibm Deutschland Gedruckte Schaltung
DE1142926B (de) * 1961-11-15 1963-01-31 Telefunken Patent Verfahren zur Herstellung gedruckter Schaltungsplatten
US3102213A (en) * 1960-05-13 1963-08-27 Hazeltine Research Inc Multiplanar printed circuits and methods for their manufacture
FR1345163A (fr) * 1962-10-29 1963-12-06 Intellux Circuits électriques en couches multiples et procédé pour leur fabrication
DE1267738B (de) * 1962-10-29 1968-05-09 Intellux Inc Verfahren zur Herstellung von elektrischen Verbindungen zwischen den Stromkreisen von mehrlagigen gedruckten elektrischen Schaltungen
DE2558367A1 (de) * 1974-12-28 1976-07-08 Hideo Machida Verfahren zur herstellung einer mehrschichtigen gedruckten schaltung
DE1926669B2 (de) * 1968-06-15 1977-09-29 N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) Verfahren zur herstellung elektrisch leitender metallmuster

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3226256A (en) * 1963-01-02 1965-12-28 Jr Frederick W Schneble Method of making printed circuits
US3350498A (en) * 1965-01-04 1967-10-31 Intellux Inc Multilayer circuit and method of making the same
DE1590753A1 (de) * 1966-10-01 1970-05-14 Telefunken Patent Verfahren zur Herstellung einer doppelseitig mit Leitungszuegen bedeckten Isolierstoffplatte mit metallisierten Loechern
US3597834A (en) * 1968-02-14 1971-08-10 Texas Instruments Inc Method in forming electrically continuous circuit through insulating layer
US3640853A (en) * 1968-12-27 1972-02-08 Rca Corp Adhesion of nonconducting and conducting materials
US3672986A (en) * 1969-12-19 1972-06-27 Day Co Nv Metallization of insulating substrates
US3697319A (en) * 1970-12-09 1972-10-10 Rca Corp Method of metallizing an electrically insulating surface
US4005238A (en) * 1973-10-25 1977-01-25 Akademie Der Wissenschaften Der Ddr Metallized articles and method of producing the same
JPS528504A (en) * 1975-07-09 1977-01-22 Toshiba Corp Electro magnetic pump
JPS5288772A (en) * 1976-01-20 1977-07-25 Matsushita Electric Ind Co Ltd Method of producing printed circuit board
JPS5388960A (en) * 1977-01-14 1978-08-04 Matsushita Electric Ind Co Ltd Method of producing printed circuit board

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1078197B (de) * 1955-06-28 1960-03-24 Ibm Deutschland Gedruckte Schaltung
US3102213A (en) * 1960-05-13 1963-08-27 Hazeltine Research Inc Multiplanar printed circuits and methods for their manufacture
DE1142926B (de) * 1961-11-15 1963-01-31 Telefunken Patent Verfahren zur Herstellung gedruckter Schaltungsplatten
FR1345163A (fr) * 1962-10-29 1963-12-06 Intellux Circuits électriques en couches multiples et procédé pour leur fabrication
DE1267738B (de) * 1962-10-29 1968-05-09 Intellux Inc Verfahren zur Herstellung von elektrischen Verbindungen zwischen den Stromkreisen von mehrlagigen gedruckten elektrischen Schaltungen
DE1926669B2 (de) * 1968-06-15 1977-09-29 N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) Verfahren zur herstellung elektrisch leitender metallmuster
DE2558367A1 (de) * 1974-12-28 1976-07-08 Hideo Machida Verfahren zur herstellung einer mehrschichtigen gedruckten schaltung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Electronics", August 1966, S. 141 bis 150 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3733002A1 (de) * 1986-09-30 1988-04-07 Wilde Membran Impuls Tech Additiv metallisierte elektrisch leitfaehige struktur
EP0337331A1 (de) * 1988-04-14 1989-10-18 Alcatel SEL Aktiengesellschaft Verfahren zum Herstellen einer allseitig geschirmten Signalleitung
US4909909A (en) * 1988-04-14 1990-03-20 Alcatel N.V. Method for fabricating a fully shielded signal line

Also Published As

Publication number Publication date
SE456388B (sv) 1988-09-26
AT378308B (de) 1985-07-25
JPS56150900A (en) 1981-11-21
DE3006117C2 (de) 1981-11-26
IL62169A0 (en) 1981-03-31
ATA15881A (de) 1984-11-15
IT8147843A1 (it) 1982-08-19
DK71481A (da) 1981-08-20
NL8100807A (nl) 1981-09-16
CH658157A5 (de) 1986-10-15
SE8100733L (sv) 1981-08-20
IT1170737B (it) 1987-06-03
CA1162323A (en) 1984-02-14
JPH0261160B2 (de) 1990-12-19
US4751105A (en) 1988-06-14
FR2476427A1 (fr) 1981-08-21
IL62169A (en) 1986-04-29
IT8147843A0 (it) 1981-02-19
FR2476427B1 (de) 1985-02-01

Similar Documents

Publication Publication Date Title
DE3341431C2 (de)
EP0361193B1 (de) Leiterplatte mit einem spritzgegossenen Substrat
DE4292563C1 (de) Verfahren zur Metallisierung von Substraten unter Verwendung einer Verarmungsreaktions-Metalloxid-Reduzierung
DE3408630A1 (de) Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten
DE2017613B2 (de) Verfahren zum Herstellen von Koaxial-Schal tungsanordnungen
DE2739494A1 (de) Verfahren zum herstellen von elektrischen leiterplatten und basismaterial fuer solche
DE3110415C2 (de) Verfahren zum Herstellen von Leiterplatten
DE102009005691A1 (de) Elektrisch leitfähige Schicht, Laminat, welches diese verwendet und Herstellungsverfahren dafür
DE3016132A1 (de) Verfahren zur herstellung von gegen hitzeschockeinwirkung widerstandsfaehigen gedruckten schaltungen
EP0166105B1 (de) Flexible Leiterplatte und Verfahren zu ihrer Herstellung
DE2059425A1 (de) Partieller Aufbau von gedruckten Mehrlagenschaltungen
DE3008143A1 (de) Verfahren zur herstellen von gedruckten leiterplatten mit lochungen, deren wandungen metallisiert sind
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
DE3006117A1 (de) Verfahren zum herstellen von leiterplatten mit mindestens zwei leiterzugebenen
DE2747955A1 (de) Verfahren zum elektrolytischen beschichten von metallischen gegenstaenden mit einer palladium-nickel- legierung
DE69730288T2 (de) Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen
DE1142926B (de) Verfahren zur Herstellung gedruckter Schaltungsplatten
EP0185303A2 (de) Elektrisch leitende Kupferschichten und Verfahren zur Herstellung derselben
DE3325133A1 (de) Mikrowellenschaltungsplatte und verfahren zu ihrer herstellung
DE1665314C2 (de) Basismaterial zur Herstellung gedruckter Schaltungen
EP0016952B1 (de) Verfahren zum Herstellen von mit Abdeckungen versehenen Leiterplatten
DE2838982B2 (de) Verfahren zum Herstellen von Mehrebenen-Leiterplatten
DE3121131A1 (de) Verfahren zur herstellung von mit leiterbahnen versehenen schaltungsplatten mit metallischen durchkontaktierungen
DE102009023629B4 (de) Leiterplatte und Herstellungsverfahren
DE2234408A1 (de) Verfahren zur herstellung einer elektrischen leiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8339 Ceased/non-payment of the annual fee