IT8147843A1 - Metodo per la produzione di pannelli a circuiti e prodotti che vengono cosi' ottenuti. - Google Patents
Metodo per la produzione di pannelli a circuiti e prodotti che vengono cosi' ottenuti. Download PDFInfo
- Publication number
- IT8147843A1 IT8147843A1 IT1981A47843A IT4784381A IT8147843A1 IT 8147843 A1 IT8147843 A1 IT 8147843A1 IT 1981A47843 A IT1981A47843 A IT 1981A47843A IT 4784381 A IT4784381 A IT 4784381A IT 8147843 A1 IT8147843 A1 IT 8147843A1
- Authority
- IT
- Italy
- Prior art keywords
- layer
- conductors
- metal
- adhesive
- conductor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004020 conductor Substances 0.000 claims description 70
- 239000010410 layer Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 238000000576 coating method Methods 0.000 claims description 28
- 239000000853 adhesive Substances 0.000 claims description 27
- 230000001070 adhesive effect Effects 0.000 claims description 27
- 239000011248 coating agent Substances 0.000 claims description 26
- 230000000873 masking effect Effects 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 16
- 230000005611 electricity Effects 0.000 claims description 15
- 239000012790 adhesive layer Substances 0.000 claims description 13
- 238000001465 metallisation Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000007650 screen-printing Methods 0.000 claims description 5
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 2
- 238000001035 drying Methods 0.000 claims description 2
- 230000001464 adherent effect Effects 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 239000000243 solution Substances 0.000 description 9
- 239000000203 mixture Substances 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- 230000003197 catalytic effect Effects 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 238000004073 vulcanization Methods 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000003973 paint Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000012286 potassium permanganate Substances 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002902 organometallic compounds Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical class [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- KCIDZIIHRGYJAE-YGFYJFDDSA-L dipotassium;[(2r,3r,4s,5r,6r)-3,4,5-trihydroxy-6-(hydroxymethyl)oxan-2-yl] phosphate Chemical compound [K+].[K+].OC[C@H]1O[C@H](OP([O-])([O-])=O)[C@H](O)[C@@H](O)[C@H]1O KCIDZIIHRGYJAE-YGFYJFDDSA-L 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000001235 sensitizing effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- HPGGPRDJHPYFRM-UHFFFAOYSA-J tin(iv) chloride Chemical compound Cl[Sn](Cl)(Cl)Cl HPGGPRDJHPYFRM-UHFFFAOYSA-J 0.000 description 1
- 238000005491 wire drawing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
- H05K3/387—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive for electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09581—Applying an insulating coating on the walls of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
- H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
- H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Description
DESCRIZIONE
del.trovato.avente.per titolo: "Metodo per la produzione di pannelli a circuiti e prodotti che vengono cos? ottenuti".
Riassunto della descrizione
La presente invenzione riguarda un metodo per produrre pannelli a circuiti nonch? i pannelli a cir -cuiti che vengono cos? ottenuti, in cui una pluralit? di piani provvisti di un disegno di circuiti su di essi sono interconnessi in punti predeterminati Il metodo comprende le fasi di: applicazione di una maschera sul disegno dei circuiti, su una base dove viene lasciata - nei punti che vanno interconnessi -una finestra nella maschera; applicazione di un rivestimento adesivo sulla maschera, rivestimento adesivo che si estende sulle finestre di essa e sul metallo con il disegno dei circuiti per formare una seconda piccola finestra; trattamento e deposito di metallo su detto rivestimento adesivo per formare un secondo disegno di circuiti sul piano di detto adesivo e in terconnessione del secondo disegno di circuiti con il primo disegno di circuiti in corrispondenza di dette seconde finestre ripetizione di dette fasi sino a quando non viene prodotto un pannello a circuiti con il voluto numero di disegni di circuiti piani Descrizione dell'invenzione
La presente invenzione riguarda un metodo per produrre pannelli a circuiti e pi? particolarmente un metodo per produrre tali pannelli che hanno dise gni di circuiti su due o pi? piani.
E' ben nota la manifattura di pannelli a circui ti aventi disegni di circuiti sulle facce opposte de pannello che ? costituito di materiale isolante. In connessione con tali pannelli a circuiti, che sono noti con il termine di "pannelli a circuiti a doppia faccia con connessioni a mezzo di fori passanti placcati" , i conduttori dei disegni dei circuiti dispo sti sulle facce opposte del pannello e formanti una linea di corrente, sono interconnessi attraverso le pareti metallizzate dei fori di perforazione che sono previsti su tutta la base o substrato isolante. Il rivestimento metallico sulle pareti metallizzate dei fori ? creato in modo che il metallo formi un collegamento elettrico tra i rispettivi disegni dei circuiti
E' stato proposto in precedenza di produrre circuiti a pi? piani da una luralit? di sottili substrati isolanti che supportano sulle loro superfici i di segni dei circuiti, seguendo un metodo di pressione a caldo. La connessione fra conduttori disposti su piani differenti viene stabilita, in detti pannelli con circuiti su pi? piani, per mezzo di fori perforati previsti in corrispondenti punti di connessione Le pareti di tali fori perforati sono provvisti di un rivestimento metallico che forma la connessione elettrica fra i rispettivi disegni dei circuiti. Se condo una modifica di questo processo, le pareti dei fori sono non soltanto metallizzati ma i fori di per s? sono riempiti di metallo.
L?uso di fori riempiti di metallo o di fori con pareti metallizzate per creare le interconnessioni fra i disegni di circuiti dei differenti piani di un pannello a circuiti su pi? piani presenta lo svantag gio che le interconnessioni fra i disegni dei circui ti sulle superfici del pannello a circuiti nel complesso a pi? piani non sono disponibili per connessioni addizionali, per componenti indipendenti e si mili. Questo significa che vengono consumate grandi aree dei disegni di circuiti, ovvero che non vi ? la disponibilit? per connessioni, fori di montaggio, com ponenti e simili. Questo porta alla necessit? di fare i pannelli a circuiti con dimensione maggiore.Ta le maggior dimensione ? indesiderabile non soltanto dal punto di vista del costo, ma anche per il fatto dell'uso di componenti altamente integrati e della crescente tendenza alla miniaturizzazione, i cui van taggi vengono cos? perduti.
E' stato proposto di interconnettere i disegni dei circuiti sui pannelli a circuiti in pi? piani mediante connessione di fori punzonati di piccolo diametro. Per?, questo ha per risultato di seguire il processo di produzione di tali fori molto pi? complicato nonch? la formazione di una metallizzazione attendibile delle pareti dei fori che ? pi? difficile senza che il problema abbia una soluzione completamen te soddisfacente.
E' stato anche proposto di produrre pannelli a circuiti su pi? piani in maniera tale che lo strato di maschera venga applicato dopo la preparazione sul disegno di conduttori sul primo piano, con lo strato di mascheratura che lascia esposte quelle aree nelle quali si desidera avere la connessione elettrica fra il disegno dei conduttori del primo e il disegno dei conduttori del piano susseguente. Le aree esposte consentono la formazione di interconnessioni fra i disegni dei conduttori sul primo e sul secondo piano dei disegni di essi nella maniera nota mediante deposizione di metallo senza elettricit?. L'interconnessione fra i disegni conduttori degli strati susseguenti viene effettuata mediante l'applicazione di un tale strato di mascheratura con esposti i punti di connessione elettrica su ciascuno strato prima che il successivo piano con disegni di conduttori venga applicato. Le interconnessioni fra i disegni di conduttori vengono quindi formate durante la susseguente deposizione senza elettricit? nei punti esposti per le connessioni.
E' stato trovato che questo metodo di mascheratura non ? adatto per produrre connessioni con attendibile contatto capaci di resistere a sollecitazioni meccaniche e termiche.
Lo scopo del metodo della presente invenzione ? quello di produrre in una maniera economica e con economia di spazio, pannelli a circuiti in cui le connessioni fra i disegni dei conduttori disposti su piani successivamente differenti, vengono formati senza l'uso di fori con pareti metallizzate. I pannelli a circuiti su pi? piani che vengono cos? prodotti sono cosi interconnessi fra i disegni dei circuiti su piani successivamente disposti, in una maniera perfezionata e nuova.
Secondo la presente invenzione ? previsto un metodo per produrre pannelli a circuiti stampati aventi almeno due piani di disegni di conduttori, metodo durante il quale viene prima preparato il disegno di conduttori del primo piano, il quale ? succesivamente provvisto di uno strato di maschera isolante lasciando esposte quelle aree del disegno di conduttori del primo piano, le quali sono destinate per la formazione delle interconnessioni con il corrispondente disegno di conduttori di un piano susseguente provvisto di disegni di conduttori; e viene successivamente preparato il disegno di conduttori del secondo piano mediante deposizione di metallo , nel corso della quale il rivestimento metallico simultaneamente formato sulle aree esposte del disegno di conduttori del primo piano di disegni di conduttori non coperte con lo strato di mascheratura e qui appresso indicate come " prime finestre", interconnette il corrispondente disegno di conduttori dei due piani; caratterizzato dal fatto che,successivamente alla applicazione e all'essiccamento dello strato isolante di mascheratura su detto strato di mascheratura viene applicato uno strato di adesivo capace di essere reso microporoso, polare e umettabile mediante una successiva fase di trattamento, strato adesivo che ? applicato attraverso i bordi delle prime finestre nello strato di mae sulla superficie metallica del rispettivo disegno di conduttori, lasciando per? una secon da piccola finestra sulla superficie metallica esposta del disegno di conduttori; trattando successivamente detto strato adesivo con un agente che lo rende microporoso e umettabile senza che venga attaccato il metallo dei conduttori n? completamente n? per una estensione che possa tornare a detrimento; e deposizione su detto strato adesivo cos? trattato e sulla uperficie esposta di metallo del disegno di conduttori, di un metallo mediante il procedimento di deposizione di metallo senza elettricit? da solo o in combinazione con la deposizione galvanica o con un qualsiai altro metodo che consente di deporre un rivestimeno di metallo, cos? da formare un secondo disegno di onduttori su detto strato adesivo il quale ? connes o con il primo disegno di conduttori in corri
za di dette seconde finestre pi? piccole.
Se si vuole fare uso di pi? di due piani di disegni di conduttori, le fasi del metodo della presente invenzionevanno ripetute per il numero di volte che ? corrispondente al numero dei piani .
E ' stato scoperto che ? particolarmente vantag gioso usare come strato adesivo; un rivestimento contenente un additiivo capace di rendere detto strato catalitico per la deposizione di metallo senza elettr cit?, completamente o almeno sulla sua superficie. Additivi catalitici adatti sono,ad esempio, composti metalloorganici di un metallo dei Gruppi IB e VIII.
L 'uso del rivestimento adesivo sullo strato isolante di elettrico in conformit? con la presente invenzione permette, la produzione di pannelli a circuiti che sono adatti per applicazioni pratiche e che soddisfano le esigenze per sollecitazioni meccaniche etermiche. Tali pannelli a circuiti sono compatti e durevoli.
E? stato inoltre trovato che la manifattura di pannelli a circuiti secondo la presente invenzione richiede che il rivestimento adesivo si estenda oltre i bordi delle pareti che sono formate nello strato dielettrico di mascheratura e fin sopra la superficie esposta di metallo del disegno a circuiti del primo, piano di circuiti, detto strato di adesivo lasciando esposta una seconda finestra pi? piccola. Questo per mette di formare un rivestimento di metallo uniforme sul secondo piano, di conduttori e costituire il disegno di conduttori del secondo piano, come pure le connessioni nei punti prefissati con il disegno di conduttori del primo piano, in una maniera operativamente attendibile.
Se i pannelli a circuiti prodotti con ilmetodo della presente invenzione sono usati in connessione con componenti adatti ad essere montati nella superficie, si creano corrispondenti aree di contatto sul l'ultimo piano di disegni di conduttori del pannello a circuiti.
Se i fori di perforazione o punzonatura vanno usati per il montaggio di componenti con conduttori di connessione, detti fori possono essere provvisti in maniera nota di un rivestimento di metallo sulle pareti per migliorare le propriet? delle giunzioni saldate .
Secondo la presente invenzione tali pannelli a circuiti aventi fori o pareti metaliizzate possono essere manifatturati in una maniera particolarmente semplice qualora si faccia uso sia di un materiale adesivo avente propriet? catalitiche per la deposizione di metallo senza elettricit?, sia di un materiale di base provvisto di un addittivo di catalizzazione.
Secondo una ulteriore forma realizzativa della presente invenzione, fori di connessione con pareti metallizzate possono essere usati per connettere ,in una maniera nota, disegni di circuiti disposti sui lati opposti del materiale di base. Dato che tutte o la maggioranza delle connessioni fra i disegni dei connettori disposti su piani differenti sono cos? formati senza fori con pareti metallizzate, lo sfruttamento economico della superficie dei pannelli a circuiti e la loro eccellente attendibilit? operativa sono completamente mantenuti.
Il primo piano o i primi piani dei disegni di conduttori vengono usati per formare disegni di con duttori con densit? relativamente bassa. Tali disegni sono prodotti ad esempio mediante il metodo di stampa a retino.
Il piano o i piani successivi vengono quindi usati per formare disegni di conduttori con densit? elevata, i quali, se necessario, possono essere prodotti mediante fotostampa. In questo modo ? possibile are uso di metodi differenti per la manifattura di disegni di conduttori per pannelli a circuiti nei quali i disegni dei circuiti sono disposti solo su due o su una pluralit? di piani, con guadagno di uno strao di pi? strati aventi densit? bassa di disegni di conduttori in conseguenza dell'uso del metodo di stam pa a retino, meno costoso. Questo consente di ottenere un processo di produzione estremamente economico.
Per produrre l'area microporosa, polare e umetta bile sulla superficie dello strato di adesivo, il metodo secondo la presente invenzione prevede l'impiego i un agente che non attacca il metallo del disegno i circuiti, o che attacca il metallo soltanto in grado molto limitato. L?uso di una soluzione di permanganato alcalino ? stata trovata particolarmente utili quando il disegno dei circuiti ? il rame.
?Vantaggiosamente lo strato dielettrico di masch ratura-? applicato sotto forma di un rivestimento di resina avente uno spessore di pellicola da rivestimento secca da 30 a 100 ?m . Particolarmente adatte son le miscele di resina epossidica e le miscele che com prendono resine epossidica e fenolica. Lo spessore preferito della pellicola secca.? di 50 Rivestimenti adesivi adatti, trovati utili nella pratica della presente invenzione sono ad esempio, sistemidi resina bifasi contenenti un componente che sotto l?influenza di un mezzo adatto ? atto a provocare la formazione di micropori.
Prove effettuate dalla Richiedente hanno dimostrato che l'area della seconda finestra ,cio? la fi nestra nello strato di rivestimento adesivo,ha vantag giosamente una dimensione che va da almeno 0,1 a 1,0 mm ,e preferibilmente una dimensione di almeno 0,5 mm Il metodo secondo la presente invenzione viene spiegato, con maggior dettaglio con lausllio dei seguenti esempi.
ESEMPIO 1.
Il materiale di base usato per un pannello a circuiti provvisto di disegni di conduttori su due piani ? un materiale di base dielettrico reperibile , placcato rame su un lato. Dopo aver tagliato il pannello in dimensione, la superficie di rame pulita viene provvista di una maschera di copertura che ? conforme con il voluto disegno di conduttori,come ad esempio , facendo uso del processo di stampa a reti no. Dopo la fase di attacco chimico e la rimozione dello strato di mascheratura, il pannello a circuiti, provvisto del desiderato disegno di conduttori sul primo piano, viene ispezionato.
Sul primo piano ispezionato viene applicato uno strato permanente di mascheratura composto di materiale isolante dielettrico. Questo viene ottenuto mediante applicazione di una miscela di resina epossidica per mezzo di stampa a retino, lasciando delle finestre esposte sul disegno dei circuiti, in corrispondenza.delle interconnessioni che vanno fatte .La dimensione di tali finestre ? scelta un po superiore alla dimensione delle aree che sono richieste per formare le interconnessioni Dopo la vulcanizzazione della miscela di resina per circa 1 h a 120?C si ottiene uno spessore di pellicola secca di 50 ?m.
Successivamente ,mediante stampa a retino, viene applicato un rivestimento di adesivo composto di una resina fenolica modificata con gomma nitrilbutadiene e contenente un composto organometallico di pal ladio.
Il rivestimento di adesivo ? applicato ai bordi delle finestre e si estende al di la di essi, finestre che sono create nello strato dielettrico di mascheratura e sulla superficie metallica del disegno di circuiti lasciando una seconda finestra che ha un'area pi? piccola rispetto alla prima. L'area della seconda finestra ha una dimensione di 0,5 mm2, nel presente esempio.
Successivamente il rivestimento di adesivo viene vulcanizzato per 40 minuti a 160?C ed esposto per 1 ?.3 minuti a 50 ? 60?C in una soluzione di permanganato alcalino per formare micropori nonch? una superfi polare umettabile sul rivestimento di adesivo vulcanizzato.Tale soluzione alcalina contiene da 40 a 60 g/l di permanganato di potassio e 40 a 60 g/l di idrossido di.sodio.
Dopo il lavaggio con acqua, acido cloridrico diluito ed ancora acqua, un rivestimento di metallo che copre sia la superficie dello strato di adesivo che le superfici di rame nelle seconde finestre ? depositato da una soluzione di bagno per deposizione di rame senza elettricit? . Lo spessore del rivestimento di del rame cos? depositato ? scelto nella gamma fra 0,5 e 2,5
Uno strato di mascheratura corrispondente alla negativa del disegno dei conduttori voluto per il secondo piano viene applicato mediante fotostampa e i conduttori sono formati in un bagno galvanico con elevata possibilit? di uniformit?.
Il pannello a circuiti viene finito mediante stampa con vernice di arresto della saldatura e punzonatura dal pannello in lavorazione.
ESEMPIO 2
Il procedimento come specificato nell?esempio ? fatto seguire alla applicazione e vulcanizzazione dello strato di rivestimento di adesivo. Successivamente alla fase di vulcanizzazione viene stampata una maschera corrispondente alla negativa del disegno dei circuiti voluto per il secondo piano, lasciando ancora esposte le seconde finestre. Lo strato di adesivo viene trattato successivamente con a soluzi ne di permanganato di potassio ed il pannello in la vorazione viene immesso dopo le fasi di lavaggio,in un bagno per la deposizione di rame senza elettricit? Il pannello rimane in detto bagno sino a quando il disegno dei conduttori non ha raggiunto lo spessore voluto . Dopo il lavaggio una maschera di vernice di arresto della saldatura viene applicata e vulcanizzata, ed i pannelli a circuiti sono successivamente punzonati da detto pannello in lavorazione.
ESEMPIO 3
Per produrre un pannello a circuiti con quattro piani di conduttori viene anzitutto seguito il procedimento degli esempi 1 o 2. Prima della applicazione della maschera di vernice di arresto della saldatura vengono fatte seguire le fasi del processo in due tempi addizionali, come qui appresso indicato: - applicazione e vulcanizzazione dello strato dielettrico di mascheratura.
- applicazione e vulcanizzazione dello strato di adesivo ;
-trattamento con la soluzione di permanganato dipotassio ;
- formazione dei disegni di conduttori sul rispettivo piano.
ESEMPIO 4
Il metodo di questo esempio ? basato su un materiale di base dielettrico che ? placcato rame su entrambi i lati e che contiene,completamente dispersa in esso una sostanza per sensibilizzare cataliticamente le superfici di detto materiale di base ai fini della deposizione di metallo senza elettricit?.E' stato trovato che una appropriata aggiunta per tale finalit? ? quella di un composto organometallico di palladio, il quale viene aggiunto alla miscela di resina usata per produrre il materiale di base.
Anzitutto i disegni dei circuiti dei primi due piani come disegni conduttori vengono prodotti in maniera nota sul lato opposto del materiale di base. Successivamente ciascuna delle due superfici di supporto dei disegni di conduttori viene provvista come specificato nell'esempio 1 - di rivestimenti dielettrico ed adesivo . Vengono quindi formati dei fori passanti nei punti in cui i disegni dei conduttori disposti nei piani sugli opposti lati del materiale di base sono da connettere . Successivamente le pareti di detti fori passanti sono formati insieme con i conduttori dei secondipiani come specificato negli esempi 1, 2 o 3, ed il pannello a circuiti ? finito .
ESEMPIO 5
Il metodo di questo esempio ? basato sull'impiego di un materiale dielettrico di base che supporta, invece di una placcatura rame, un rivestimento di adesivo. Il primo piano del disegno di conduttori ? successivamente formato completamente nei modi noti per mezzo della sola deposizione di metallo senza e lettricit?, ovvero con tale deposizione di metallo combinata con una successiva deposizione galvanica, llo scopo di poter poi procedere nel modo specificato in uno dei precedenti esempi da 1 a 4.
ESEMPIO 6
Il materiale di base usato ? un materiale dielettrico placcato rame su un lato. Tale materiale ? anzitutto provvisto del disegno di conduttori del primo piano e successivamente, come specificato nell'esempio 1, dello strat dielettrico di mascheratura e del rivestimento adesivo. A differenza dell'esempio 1 per?, il rivestimento di adesivo usato nel presen -te esempio non contiene additivi per catalizzare la deposizione di metallo senza elettricit? .
Dopo il trattament con la soluzione di permanganato di potassio, il pannello ? esposto in una soluzione di bagno di sensibilizzazione catalitica per sensibilizzare il pannello ai fini della deposizione di metallo senza elettricit?. Nel presente caso la soluzione usata conteneva il prodotto direazione del cloruro di palladio (II) ed il cloruro di stagno (II).
Il metodo veniva poi continuato come specificato nell'esempio 1.
Il metodo dellapresente invenzione , come esemplificato dagli esempi precedenti e dalla descrizione, consente di produrre efficientemente ed economicamente pannelli a circuiti con pi? piani, in cui i disegni di circuiti sui rispettivi piani sono interconnessi in una maniera durevole per quanto riguarda repentine sollecitazioni sia meccaniche che termiche.
Claims (15)
1) -Metodo per produrre.pannelli a circuiti stampati aventi almeno due piani di disegni di conduttori secondo il quale viene prima preparato il disegno di conduttori del primo piano che ? successivamente provvisto di uno strato di maschera isolante, lasciando esposte quelle aree del disegno dei conduttori del primo piano che sono destinate alla formazione di interconnessioni con il disegno dei conduttori corrispondente di un piano immediatamente seguente, e viene successivamente preparato il disegno di conduttori del secondo piano mediante deposizione di metallo, nel corso della quale il rivestimento di me tallo simultaneamente formato sulle aree esposte del disegno di conduttori del primo piano dei disegni con duttori non coperti con lo strato di maschera e qui appresso indicati come "prime finestre" interconnette i corrispondenti disegni di conduttori dei due piani ; metodo caratterizzato dal fatto che, successivamente all'applicazione ed all'essiccamento dello strato isolante di mascheratura , su detto strato di mascheratura viene applicato uno strato di adesivo ca pace di essere reso microporoso, polare ed umettabile mediante una successiva fase di trattamento, detto strato di adesivo essendo applicato attraverso i bordi delle prime finestre nello strato di mascheratura e sulla superficie di metallo del rispettivo disegno di conduttori rilasciando per? una seconda finestra pi? piccola sulla superficie di metallo esposta del disegno conduttori e trattando successivamente detto strato di adesivo con un agente che rende tale strato di adesivo microporoso ed umettabile, senza at taccare il metallo dei conduttori in una misura parzialmente o totalmente nociva, e depositando su detto strato trattato di adesivo e sulla superficie di metallo esposta del disegno di conduttori, una deposizione di metallo mediante deposizione di metallo senza elettricit?,da sola ovvero in combinazione con la deposizione galvanica, ovvero mediante un qualsiasi altro metodo noto per deporre un rivestimento di metallo, per formare un secondo disegno di conduttori su detto strato di adesivo interconnesso in corrispondenza di dette seconde finestre pi? piccole, con il primo disegno di conduttori.
2)- Metodo come alla rivendicazione 1, caratterizzato dal fatto che l?area della seconda finestra ha una apertura con una dimensione che va dal almeno 0,1 a 1,0 mm <2>
3) - Metodo come alla rivendicazione 2, caratterizzata dal fatto che la dimensione dell'aperturadella seconda finestra ? di almeno 0,5 mm <2>.
4)- Metodo come ad una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto che la pellicola secca dello strato di mascheratura ?costituita di materiale dielettrico e presenta uno spes -sore da 30 a 100 ?m e che lo strato di adesivo ha u no spessore da 10 a 50 ?m.
5) - Metodo come alla rivendicazione 4, caratterizzato dal fatto che lo strato di mascheratura ha ulo spessore di 50 ?m e lo strato di adesivo hauno spessore di 20
6) - Metodo come ad una qualsiasi delle preceden ti rivendicazioni, caratterizzato dal fatto che lo strato di adesivo contiene una sostanza la quale come tale o in seguito ad una successiva fase di appropriato trattamento -? capace di avviare sulla sua superficie la deposizione di metallo senza elettricit? da soluzioni di bagno dimetallo appropriate.
7) Metodo come ad una qualsiasi delle preceden ti rivendicazioni, caratterizzato dal fatto che lo strato di adesivo ? trattato con una soluzione di permanganato alcalina per rendere detto strato microporoso ed umettatile.
8) - Metodo come ad una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto che il materiale iniziale di base usato per il pannello a circuiti contiene, dispersa in esso, una sostanza consente di rivestire la superficie e le pareti dei fori di detto pannello a circuiti con uno strato di metallo aderente quando ? esposto adun bagno per deposizione di metallo senza elettricit?.
9) - Metodo come ad una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto che la superficie formata dallo strato di adesivo ed il rivestimento di metallo nelle pareti di esso ? esposta ad una soluzione di bagno per deposizione di metallo senza elettricit?; e che successivamente sullo strato di metallo cos? depositato viene formato uno strato di mascheratura corrispondente alla negativa del voluto disegno di conduttori del rispettivo piano di conduttori; e che su di esso viene formato il disegno di conduttori mediante deposizione galvanica.
10 ) - Metodo come alla rivendicazione 9, caratterizzato dal fatto che lo strato formato senza elet tricit? ? anzitutto rinforzato mediante deposizione galvanica e che un bagno galvanico con elevata capacit? di livellamento ? usato per formare il disegno dei conduttori.
11) - Metodo come alle rivendicazioni 9 e 10, caratterizzato dal fatto che tutti i piani dei disegni dei conduttori sono disposti esclusivamente su un lato del materiale di base del pannello a circuiti ; e che nella fase di deposizione di metallo per via galvanica due pannelli a circuiti sono posti nella soluzione di bagno con i loro lati liberi da disegni di conduttori di fronte l'uno rispetto all'altro e che si toccano l'uno con l'altro completamente o quasi.
12) Metodo come ad una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto che fori con pareti metallizzate sono formati simultanea mnte alla formazione del disegno di conduttori di piano ed alle connessioni del disegno di condutto ri del piano seguente, fori i quali servono per montare omponenti ovvero per le connessioni di disegni di circuiti disposti su differenti lati del materiale di base, ovvero per entrambe tali finalit?.
13) - Metodo come ad una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fattoche i disegni dei conduttori con una densit? relativamente bassa sono usati per i piani di disegni di condutto ri che sono disposti adiacenti alla superficie del materiale di base; e che una densit? pi? elevata di disegni di conduttori ? scelta per il piano successivo o per un numero di piani dei disegni di conduttori che ? superiore a due, e che sono formati in ogni caso successivamente.
14) - Metodo come alla rivendicazione 13 , caratterizato dal fatto che i disegni dei conduttori aventi la densit? inferiore sono prodotti mediante stampa a retino, e quelli aventi una densit? elevata per mezzo di fotostampa.
15) -Pannello a circuiti stampati con disegni di conduttori in almeno due piani, caratterizzato dal fatto che ? prodotto in conformit? con una qualsiasi delle precedenti rivendicazioni da 1 a 14.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3006117A DE3006117C2 (de) | 1980-02-19 | 1980-02-19 | Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| IT8147843A0 IT8147843A0 (it) | 1981-02-19 |
| IT8147843A1 true IT8147843A1 (it) | 1982-08-19 |
| IT1170737B IT1170737B (it) | 1987-06-03 |
Family
ID=6094962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT47843/81A IT1170737B (it) | 1980-02-19 | 1981-02-19 | Metodo per la produzione di pannelli a circuiti e prodotti che vengono cosi' ottenuti |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US4751105A (it) |
| JP (1) | JPS56150900A (it) |
| AT (1) | AT378308B (it) |
| CA (1) | CA1162323A (it) |
| CH (1) | CH658157A5 (it) |
| DE (1) | DE3006117C2 (it) |
| DK (1) | DK71481A (it) |
| FR (1) | FR2476427A1 (it) |
| IL (1) | IL62169A (it) |
| IT (1) | IT1170737B (it) |
| NL (1) | NL8100807A (it) |
| SE (1) | SE456388B (it) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4735676A (en) * | 1986-01-14 | 1988-04-05 | Asahi Chemical Research Laboratory Co., Ltd. | Method for forming electric circuits on a base board |
| DE3733002A1 (de) * | 1986-09-30 | 1988-04-07 | Wilde Membran Impuls Tech | Additiv metallisierte elektrisch leitfaehige struktur |
| US4804575A (en) * | 1987-01-14 | 1989-02-14 | Kollmorgen Corporation | Multilayer printed wiring boards |
| DE3812414A1 (de) * | 1988-04-14 | 1989-10-26 | Standard Elektrik Lorenz Ag | Verfahren zum herstellen einer allseitig geschirmten signalleitung |
| KR20040007643A (ko) * | 2001-06-04 | 2004-01-24 | 키네티큐 리미티드 | 패턴화 방법 |
| DE102006008050A1 (de) * | 2006-02-21 | 2007-08-23 | Imi Intelligent Medical Implants Ag | Vorrichtung mit flexiblem Mehrschichtsystem zur Kontaktierung oder Elektrostimulation von lebenden Gewebezellen oder Nerven |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1073197B (it) * | 1955-06-28 | 1960-01-14 | ||
| US3102213A (en) * | 1960-05-13 | 1963-08-27 | Hazeltine Research Inc | Multiplanar printed circuits and methods for their manufacture |
| DE1142926B (de) * | 1961-11-15 | 1963-01-31 | Telefunken Patent | Verfahren zur Herstellung gedruckter Schaltungsplatten |
| DE1267738B (de) * | 1962-10-29 | 1968-05-09 | Intellux Inc | Verfahren zur Herstellung von elektrischen Verbindungen zwischen den Stromkreisen von mehrlagigen gedruckten elektrischen Schaltungen |
| FR1345163A (fr) * | 1962-10-29 | 1963-12-06 | Intellux | Circuits électriques en couches multiples et procédé pour leur fabrication |
| US3226256A (en) * | 1963-01-02 | 1965-12-28 | Jr Frederick W Schneble | Method of making printed circuits |
| US3350498A (en) * | 1965-01-04 | 1967-10-31 | Intellux Inc | Multilayer circuit and method of making the same |
| DE1590753A1 (de) * | 1966-10-01 | 1970-05-14 | Telefunken Patent | Verfahren zur Herstellung einer doppelseitig mit Leitungszuegen bedeckten Isolierstoffplatte mit metallisierten Loechern |
| US3597834A (en) * | 1968-02-14 | 1971-08-10 | Texas Instruments Inc | Method in forming electrically continuous circuit through insulating layer |
| NL6808469A (it) * | 1968-06-15 | 1969-12-17 | ||
| US3640853A (en) * | 1968-12-27 | 1972-02-08 | Rca Corp | Adhesion of nonconducting and conducting materials |
| US3672986A (en) * | 1969-12-19 | 1972-06-27 | Day Co Nv | Metallization of insulating substrates |
| US3697319A (en) * | 1970-12-09 | 1972-10-10 | Rca Corp | Method of metallizing an electrically insulating surface |
| US4005238A (en) * | 1973-10-25 | 1977-01-25 | Akademie Der Wissenschaften Der Ddr | Metallized articles and method of producing the same |
| JPS5210568A (en) * | 1974-12-28 | 1977-01-26 | Hideo Machida | Method of manufacturing multilayered printed wiring substrate |
| JPS528504A (en) * | 1975-07-09 | 1977-01-22 | Toshiba Corp | Electro magnetic pump |
| JPS5288772A (en) * | 1976-01-20 | 1977-07-25 | Matsushita Electric Ind Co Ltd | Method of producing printed circuit board |
| JPS5388960A (en) * | 1977-01-14 | 1978-08-04 | Matsushita Electric Ind Co Ltd | Method of producing printed circuit board |
-
1980
- 1980-02-19 DE DE3006117A patent/DE3006117C2/de not_active Expired
-
1981
- 1981-01-16 AT AT0015881A patent/AT378308B/de not_active IP Right Cessation
- 1981-01-30 SE SE8100733A patent/SE456388B/sv not_active IP Right Cessation
- 1981-02-18 DK DK71481A patent/DK71481A/da not_active Application Discontinuation
- 1981-02-18 CA CA000371147A patent/CA1162323A/en not_active Expired
- 1981-02-18 FR FR8103174A patent/FR2476427A1/fr active Granted
- 1981-02-18 CH CH1074/81A patent/CH658157A5/de not_active IP Right Cessation
- 1981-02-18 NL NL8100807A patent/NL8100807A/nl not_active Application Discontinuation
- 1981-02-19 IL IL62169A patent/IL62169A/xx unknown
- 1981-02-19 IT IT47843/81A patent/IT1170737B/it active
- 1981-02-19 JP JP2481981A patent/JPS56150900A/ja active Granted
-
1983
- 1983-12-07 US US06/558,710 patent/US4751105A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56150900A (en) | 1981-11-21 |
| DK71481A (da) | 1981-08-20 |
| CH658157A5 (de) | 1986-10-15 |
| DE3006117C2 (de) | 1981-11-26 |
| CA1162323A (en) | 1984-02-14 |
| DE3006117A1 (de) | 1981-08-27 |
| ATA15881A (de) | 1984-11-15 |
| SE456388B (sv) | 1988-09-26 |
| FR2476427B1 (it) | 1985-02-01 |
| IT8147843A0 (it) | 1981-02-19 |
| FR2476427A1 (fr) | 1981-08-21 |
| JPH0261160B2 (it) | 1990-12-19 |
| US4751105A (en) | 1988-06-14 |
| SE8100733L (sv) | 1981-08-20 |
| IL62169A (en) | 1986-04-29 |
| AT378308B (de) | 1985-07-25 |
| IL62169A0 (en) | 1981-03-31 |
| NL8100807A (nl) | 1981-09-16 |
| IT1170737B (it) | 1987-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3934335A (en) | Multilayer printed circuit board | |
| US4336100A (en) | Method of production of electrically conductive panels and insulating base materials | |
| KR960020643A (ko) | 스택 가능형 회로 기판층의 제조 방법 | |
| DE102006051762A1 (de) | Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung | |
| CN105873381A (zh) | Hdi电路板及其制造方法 | |
| JPH04283992A (ja) | プリント回路基板の製造方法 | |
| IT8147843A1 (it) | Metodo per la produzione di pannelli a circuiti e prodotti che vengono cosi' ottenuti. | |
| US3798060A (en) | Methods for fabricating ceramic circuit boards with conductive through holes | |
| JP2006502590A (ja) | プリント回路基板の製造方法 | |
| US5620612A (en) | Method for the manufacture of printed circuit boards | |
| KR100718393B1 (ko) | 다층 회로 에셈블리 및 이것의 제조방법 | |
| GB2095916A (en) | Circuit boards | |
| GB2030781A (en) | Multilayer printed circuit | |
| WO2024111801A1 (ko) | 비아가 형성된 글라스 기판의 제조방법 | |
| CN107172817A (zh) | 一种铁氟龙pcb板加工工艺 | |
| CN108260304A (zh) | 复合电路板及其制造方法 | |
| JP3191686B2 (ja) | 印刷配線板の製造方法 | |
| JPH02166792A (ja) | 多層スルーホールおよびその形成方法 | |
| CN115515296A (zh) | 一种印制线路板及其制备方法 | |
| CN114641136A (zh) | 电路板的铜层凸台制作方法及电路板 | |
| CN113811103A (zh) | 一种印制线路板及其制作方法 | |
| JPH1174647A (ja) | 多層プリント配線板及びその製法 | |
| JPH0137877B2 (it) | ||
| JPH09326564A (ja) | 回路基板の製造方法 | |
| GB2186434A (en) | Making printed circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TA | Fee payment date (situation as of event date), data collected since 19931001 |
Effective date: 19970228 |