JPH09326564A - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JPH09326564A
JPH09326564A JP14537296A JP14537296A JPH09326564A JP H09326564 A JPH09326564 A JP H09326564A JP 14537296 A JP14537296 A JP 14537296A JP 14537296 A JP14537296 A JP 14537296A JP H09326564 A JPH09326564 A JP H09326564A
Authority
JP
Japan
Prior art keywords
hole
wiring pattern
circuit board
conductive member
coupling agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14537296A
Other languages
English (en)
Inventor
Seiji Katou
誠司 賀藤
Toshihiro Katayama
俊宏 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP14537296A priority Critical patent/JPH09326564A/ja
Publication of JPH09326564A publication Critical patent/JPH09326564A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明は回路基板の製造方法に関し、配線パ
ターンと導電部材との良好で確実な電気的接続をとるこ
とができる回路基板の製造方法を提供することを目的と
している。 【解決手段】複数の絶縁基板の積層体よりなる回路基板
であって、該積層体の表面或いは複数の絶縁基板の間に
は配線パターンが形成されてなり、該配線パターン同士
の間で電気的接続が必要な箇所にスルーホールが設けら
れ、該スルーホールに導電部材が充填されてなる回路基
板において、前記スルーホール内の配線パターンをカッ
プリング剤により表面処理する第1の工程と、前記スル
ーホール内の配線パターンの表面処理を行なった後に前
記導電部材をスルーホールに充填する第2の工程とによ
り構成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は回路基板の製造方法
に関する。従来、プリント回路基板に部品を実装する場
合は、その表面に回路部品を乗せて、回路部品のリード
をスルーホールに差し込み、ハンダ付けするのが普通で
あった。しかしながら、近年、回路部品の実装密度が向
上し、それに伴い配線パターンも微細化し、回路部品の
ピン数も大幅に増加している。このような回路基板の高
密度化に伴い、プリント回路基板も3層以上のものが用
いられるようになってきており、製造の容易な多層回路
基板が要求されるようになってきている。
【0002】
【従来の技術】図4は従来の回路基板の構成例を示す図
で、断面図を示している。図において、1は回路基板で
あり、3枚の絶縁基板の積層体より構成されている。2
は回路基板1の表面及び裏面に形成された配線パターン
(回路パターン)、3は回路基板1の内層に設けられた
配線パターン、4は回路基板1の表面と裏面との電気的
接続をとるためにあけられたスルーホール内に充填され
た導電部材としての銅ペーストの硬化体である。この銅
ペーストの硬化体4により、回路基板1の表面と裏面及
び外層と内層さらに内層間の配線パターン2,3の相互
の電気的接続を行なっている。
【0003】
【発明が解決しようとする課題】前述した従来の回路基
板では、回路基板の表面と裏面及び外層と内層さらに内
層間の配線パターンの電気的接続を、スルーホール内に
充填された銅ペーストの硬化体4によりとっている。し
かしながら、配線パターン2,3と銅ペーストの硬化体
4との電気的接続が良好とは言えず、接触抵抗が高くな
るという問題があった。
【0004】本発明はこのような課題に鑑みてなされた
ものであって、配線パターンと導電部材との良好で確実
な電気的接続をとることができる回路基板の製造方法を
提供することを目的としている。
【0005】
【課題を解決するための手段】前記した課題を解決する
本発明は、複数の絶縁基板の積層体よりなる回路基板で
あって、該積層体の表面或いは複数の絶縁基板の間には
配線パターンが形成されてなり、該配線パターン同士の
間で電気的接続が必要な箇所にスルーホールが設けら
れ、該スルーホールに導電部材が充填されてなる回路基
板において、前記スルーホール内の配線パターンをカッ
プリング剤により表面処理する第1の工程と、前記スル
ーホール内の配線パターンの表面処理を行なった後に前
記導電部材をスルーホールに充填する第2の工程とによ
り構成されることを特徴としている。
【0006】この発明の構成によれば、スルーホール内
の配線パターンの表面処理を行なった後に導電部材をス
ルーホールに充填するようにしている。従って、スルー
ホール内に充填された導電部材とスルーホール内の配線
パターンとの接触抵抗が小さくなり、配線パターンと導
電部材との良好で確実な電気的接続をとることができ
る。
【0007】この場合において、前記スルーホール内の
配線パターンを絶縁基板より突出せしめる処理を行なっ
た後に、前記スルーホール内の配線パターンをカップリ
ング剤により表面処理する工程を行なうことを特徴とし
ている。
【0008】この発明の構成によれば、配線パターンを
スルーホール内に突出させているので、配線パターンと
導電部材との接触面積が大きくなり、配線パターンをカ
ップリング剤により表面処理する工程と組み合わせるこ
とにより、配線パターンと導電部材との間で更に良好で
確実な電気的接続をとることができる。
【0009】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を詳細に説明する。図1は本発明方法の一実
施の形態例を示すフローチャートである。本発明は、複
数の絶縁基板の積層体よりなる回路基板であって、該積
層体の表面或いは複数の絶縁基板の間には配線パターン
が形成されてなり、該配線パターン同士の間で電気的接
続が必要な箇所にスルーホールが設けられ、該スルーホ
ールに導電部材が充填されてなる回路基板において、前
記スルーホール内の配線パターンをカップリング剤によ
り表面処理する第1の工程と、前記スルーホール内の配
線パターンの表面処理を行なった後に前記導電部材をス
ルーホールに充填する第2の工程とにより構成されてい
る。そして、このような工程をとることにより、配線パ
ターンと導電部材との間で良好で確実な電気的接続をと
ることができる。
【0010】図2は本発明方法による回路基板の製造工
程の一実施の形態例を示す図で、何れも断面を示してい
る。図4と同一のものは、同一の符合を付して示す。 (a)図において、1は回路基板であり、3枚の絶縁基
板の積層体より構成されている。3は回路基板1の内層
に設けられた配線パターン(回路パターン)、6は回路
基板1の表面と裏面に形成された銅箔、5は回路基板1
の表面と裏面間にあけられたスルーホールである。該ス
ルーホール5は、銅箔6及び配線パターン3同士の間で
電気的接続が必要な箇所に設けられており、直径0.5
mm程度の貫通孔でドリリングによりあけられている。
回路基板1は、厚さ1.2mm程度のガラスエポキシの
絶縁基板の積層体より構成される。内層の配線パターン
3の厚さは35μm程度、回路基板1の表面と裏面に形
成された銅箔6の厚さは35μm程度で、導電層を形成
している。
【0011】(b)前記スルーホール5内の配線パター
ン及び銅箔をカップリング剤により表面処理する。具体
的には、スルーホール5を含む積層体の導電層を、チタ
ン系カップリング剤(イソプロピルトリイソステアロイ
ルチタネート)をヘキサンにより100倍希釈すること
によって調製した表面処理溶液中に撹拌しながら1分浸
せきすることによって表面処理を行ない、更にヘキサン
により余分に付着したチタンカップリング剤を洗浄し、
乾燥させる。図の10が表面処理した領域を示してお
り、太い実線で示している。
【0012】本発明に用いるカップリング剤とは、ガラ
ス、炭素繊維、金属等と高分子との界面の接着性を高
め、その結果複合材料の特性を向上させるのに用いられ
る材料のことであり、公知のものを使用することができ
る。例を挙げると、ビニルトリエトキシシランやγ−グ
リシドキシプロピルトリメトキシシラン等のシラン系カ
ップリング剤、イソプロピルトリイソステアロイルチタ
ネートやジイソステアロイルエチレンチタネート、イソ
プロピリトリドデシルベンゼンスルホニルチタネート等
の有機チタン系カップリング剤、この他に有機アルミニ
ウム系カップリング剤、クロム系カップリング剤、有機
リン酸系カップリング剤、シリルペルオキシド等があ
る。
【0013】本発明で用いる表面処理方法は、特に制限
なく公知の方法で行なうことができる。例えば、カップ
リング剤の希釈溶液中に浸せきした後、乾燥させて処理
する方法や直接スプレーなどで吹き付け処理する方法、
或いはカップリング剤の縮合物等を溶剤に希釈して塗布
し、溶剤を乾燥させて連続フィルムを作るプライマー法
等が挙げられる。また、カップリング剤の種類により必
要に応じて、塗布後や乾燥後に加熱処理を行なってもよ
い。
【0014】(c)硬化性導電部材としての銅ペースト
をスルーホール5に充填する。具体的には、銅ペースト
をスクリーン印刷法により充填し、エアオーブンで50
゜C−30分、180゜C−60分の条件で硬化させ
る。図の11が銅ペーストの硬化体である。銅ペースト
の組成としては、バインダ成分として、エポキシ当量が
173g/当量のビスフェノールAジグリシジルエーテ
ルと該ビスフェノールAジグリシジルエーテル100重
量部に対して、35重量部のデシルグリシジルエーテル
と、硬化剤としてノボラック型フェノール樹脂を39重
量部と、銅粉として平均粒径10.5μmの樹枝状銅粉
を、バインダ100重量部に対し360重量部添加し、
更に、2−エチル−4−メチルイミダゾールを、バイン
ダ100重量部に対し2.8重量部加えたものを3本ロ
ールで45分間混練して調整する。
【0015】このような構成をとることにより、銅ペー
ストの硬化体11と外層及び内層の配線パターン又は銅
箔とは表面処理領域10を介して電気的に接続されるの
で、接触部分の接触抵抗を低減して、良好で確実な電気
的接続をとることができる。
【0016】(d)導電層及び導電部材(銅ペーストの
硬化体)11により構成される回路基板1の表面を、2
00番のバフと360番のバフを順次使用して、平滑に
研削する。
【0017】(e)次に、銅箔6の表面にエッチングレ
ジストをラミネートし、露光、現像してレジストパター
ンを形成し、塩化第2鉄でエッチングを行なった後、エ
ッチングレジストを剥離することにより、配線パターン
2を形成する。これにより、外層及び内層の配線パター
ン2,3とが銅ペーストの硬化体11を介して相互に電
気的に接続される。
【0018】本発明によれば、スルーホール5内の配線
パターンの表面処理を行なった後に導電部材11をスル
ーホール5に充填するようにしている。従って、スルー
ホール5内に充填された導電部材11とスルーホール5
内の配線パターンとの接触抵抗が小さくなり、配線パタ
ーンと導電部材11との良好で確実な電気的接続をとる
ことができる。
【0019】図3は本発明方法による回路基板の製造工
程の他の実施の形態例を示す図である。図2と同一のも
のは、同一の符合を付して示す。 (a)スルーホール5内の内層の配線パターン3及び表
面の銅箔6を絶縁基板より突出せしめる処理を行なう。
具体的には、濃硫酸及びフッ化炭素酸でスルーホール5
内の絶縁基板層を溶かして絶縁基板より配線パターン3
及び銅箔6を20μm〜30μm程度突出させる(エッ
チングバック処理)。
【0020】(b)前記(a)の工程で絶縁基板より突
出させた配線パターン3及び銅箔6にカップリング剤に
より表面処理を行なう。図の10が表面処理された領域
を示す。表面処理の工程は、図2の(b)に示したもの
と同じである。即ち、具体的には、スルーホール5を含
む積層体の導電層を、チタンカップリング剤をイソプロ
パノールにより100倍希釈することによって調製した
表面処理液中に撹拌しながら1分間浸せきすることによ
って表面処理を行ない、更にイソプロピノールにより余
分に付着したチタンカップリング剤を洗浄し、乾燥させ
る。
【0021】(c)スルーホール5に硬化性導電部材と
しての銅ペーストを、スクリーン印刷法により充填し
て、エアオーブンで50゜C−30分、180゜C−6
0分の条件で硬化させる。この実施の形態例によれば、
スルーホール内壁部の配線パターン3及び銅箔6を24
μm〜26m程度突出させた後、更にこれら突出した部
分に表面処理を施してから、銅ペースト11をスルーホ
ール5に充填しているので、銅ペーストの硬化体11と
各配線パターン3及び銅箔6との接触面積が拡大するの
で、接触抵抗を低減することができる。更に、突出部に
カップリング剤により表面処理を施しているので、銅ペ
ーストの硬化体11と各配線パターン3及び銅箔6との
接触が良好になる。従って、この実施の形態例によれ
ば、配線パターンをスルーホール内に突出させているの
で、配線パターンと導電部材との接触面積が大きくな
り、配線パターンをカップリング剤により表面処理する
工程と組み合わせることにより、配線パターンと導電部
材との間で更に良好で確実な電気的接続をとることがで
きる。なお、(c)以降の工程は、図2の(d),
(e)に示す工程と同じ工程を続けて行なうことにより
4層の回路基板を実現することになる。
【0022】上述の実施の形態例では、絶縁基板1の表
面と裏面にそれぞれ2層ずつ、計4層形成する場合を例
にとったが、表面又は裏面の何れか一方に2層目を形成
するようにしてもよい。この場合には、回路基板は3層
となる。
【0023】上述の実施の形態例によれば、合計4層の
回路基板を実現する場合を例にとった。しかしながら、
本発明はこれに限るものではなく、絶縁層を形成する工
程と、該絶縁層の上に配線パターンを形成する工程を、
絶縁基板1の表面と裏面又はその何れかの面に任意の数
だけ設けることにより、任意の層数の回路基板を作成す
ることができる。
【0024】
【実施例】得られた多層回路基板について、回路基板の
表裏に形成された導電パターン間でスルーホールの抵抗
値を測定したところ、平均で19mΩ/穴であった。ま
た、内層同士のスルーホールの抵抗値を測定したとこ
ろ、22mΩ/穴であった。この回路基板を−65゜C
30分、125゜C30分の冷熱試験条件で100サイ
クル試験した後、回路基板表裏に形成された導体パター
ンのスルーホール抵抗値を再度測定したところ、平均で
20mΩ/穴、内層同士のスルーホール抵抗値を再度測
定したところ、平均で25mΩ/穴であり、特に試験前
と後のスルーホールの抵抗値には変化は殆どなかった。
【0025】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、複数の絶縁基板の積層体よりなる回路基板であ
って、該積層体の表面或いは複数の絶縁基板の間には配
線パターンが形成されてなり、該配線パターン同士の間
で電気的接続が必要な箇所にスルーホールが設けられ、
該スルーホールに導電部材が充填されてなる回路基板に
おいて、前記スルーホール内の配線パターンをカップリ
ング剤により表面処理する第1の工程と、前記スルーホ
ール内の配線パターンの表面処理を行なった後に前記導
電部材をスルーホールに充填する第2の工程とにより構
成されることにより、スルーホール内の配線パターンの
表面処理を行なった後に導電部材をスルーホールに充填
するようにしているので、スルーホール内に充填された
導電部材とスルーホール内の配線パターンとの接触抵抗
が小さくなり、配線パターンと導電部材との良好で確実
な電気的接続をとることができる。
【0026】この場合において、前記スルーホール内の
配線パターンを絶縁基板より突出せしめる処理を行なっ
た後に、前記スルーホール内の配線パターンをカップリ
ング剤により表面処理する工程を行なうことにより、配
線パターンをスルーホール内に突出させているので、配
線パターンと導電部材との接触面積が大きくなり、配線
パターンをカップリング剤により表面処理する工程と組
み合わせることにより、配線パターンと導電部材との間
で更に良好で確実な電気的接続をとることができる。
【図面の簡単な説明】
【図1】本発明方法の一実施の形態例を示すフローチャ
ートである。
【図2】本発明方法による回路基板の製造工程の一実施
の形態例を示す図である。
【図3】本発明方法による回路基板の製造工程の他の一
実施の形態例を示す図である。
【図4】従来の回路基板の構成例を示す図である。
【符号の説明】
1 回路基板 2 配線パターン 3 配線パターン 10 表面処理領域 11 銅ペーストの硬化体

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数の絶縁基板の積層体よりなる回路基
    板であって、該積層体の表面或いは複数の絶縁基板の間
    には配線パターンが形成されてなり、該配線パターン同
    士の間で電気的接続が必要な箇所にスルーホールが設け
    られ、該スルーホールに導電部材が充填されてなる回路
    基板において、前記スルーホール内の配線パターンをカ
    ップリング剤により表面処理する第1の工程と、 前記スルーホール内の配線パターンの表面処理を行なっ
    た後に前記導電部材をスルーホールに充填する第2の工
    程とにより構成されてなる回路基板の製造方法。
  2. 【請求項2】 前記スルーホール内の配線パターンを絶
    縁基板より突出せしめる処理を行なった後に、前記スル
    ーホール内の配線パターンをカップリング剤により表面
    処理する工程を行なうことを特徴とする請求項1記載の
    回路基板の製造方法。
JP14537296A 1996-06-07 1996-06-07 回路基板の製造方法 Pending JPH09326564A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14537296A JPH09326564A (ja) 1996-06-07 1996-06-07 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14537296A JPH09326564A (ja) 1996-06-07 1996-06-07 回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH09326564A true JPH09326564A (ja) 1997-12-16

Family

ID=15383706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14537296A Pending JPH09326564A (ja) 1996-06-07 1996-06-07 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH09326564A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277877A (ja) * 1999-03-24 2000-10-06 Ngk Spark Plug Co Ltd スルーホール充填用ペースト並びにそれを用いたプリント配線板及びその製造方法
JP2013189356A (ja) * 2012-03-15 2013-09-26 Sumitomo Precision Prod Co Ltd 放電セル及びオゾンガス発生装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277877A (ja) * 1999-03-24 2000-10-06 Ngk Spark Plug Co Ltd スルーホール充填用ペースト並びにそれを用いたプリント配線板及びその製造方法
JP2013189356A (ja) * 2012-03-15 2013-09-26 Sumitomo Precision Prod Co Ltd 放電セル及びオゾンガス発生装置

Similar Documents

Publication Publication Date Title
US5473120A (en) Multilayer board and fabrication method thereof
US20030162047A1 (en) Electrically conductive filled through holes
TWI672086B (zh) 電路板的製作方法
US4927742A (en) Multilayer printed wiring boards
JP3728068B2 (ja) 多層配線基板
JPH09326564A (ja) 回路基板の製造方法
US20030056366A1 (en) Printed circuit board and method for manufacturing the same
JPH09331152A (ja) 回路基板の製造方法
JPH0573359B2 (ja)
JPH08264955A (ja) 多層回路基板及びその製造方法
JPH08316602A (ja) 回路基板
JP2842631B2 (ja) プリント配線板の製造方法
JPH09326562A (ja) 回路基板の製造方法及び回路基板
JPH06232560A (ja) 多層回路基板及びその製造方法
JP3861338B2 (ja) プリント配線板の製造方法
JPH0415993A (ja) 多層プリント配線板の製造方法
JPH09326563A (ja) 回路基板の製造方法及び回路基板
JP2001237552A (ja) 接着材およびこれを用いた電子部品
JP4148591B2 (ja) パッケージ基板
CA2094754A1 (en) Multilayer board and fabrication method thereof
JPH08316601A (ja) 回路基板及びその製造方法
JPS5916439B2 (ja) 多層印刷配線板の製造方法
JPH09326542A (ja) 回路基板の製造方法
JP2000349442A (ja) スルーホール上へのパッドの形成方法
JPH0461195A (ja) 金属ベース配線基板の製造方法