JPH08316601A - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法

Info

Publication number
JPH08316601A
JPH08316601A JP11585395A JP11585395A JPH08316601A JP H08316601 A JPH08316601 A JP H08316601A JP 11585395 A JP11585395 A JP 11585395A JP 11585395 A JP11585395 A JP 11585395A JP H08316601 A JPH08316601 A JP H08316601A
Authority
JP
Japan
Prior art keywords
hole
conductive material
curable conductive
pattern
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11585395A
Other languages
English (en)
Inventor
Toshihiro Katayama
俊宏 片山
Toshiji Shimamoto
敏次 島本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP11585395A priority Critical patent/JPH08316601A/ja
Publication of JPH08316601A publication Critical patent/JPH08316601A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Abstract

(57)【要約】 【目的】 両面に回路パターンを有する回路基板におい
て、該回路パターン間の導通を硬化性導電物質の硬化体
よりなるスルーホール部を設けて行う場合に、信頼性よ
く、且つ簡便行うことが可能な回路基板とその製造方法
を提供する。 【構成】 両面に回路パターン2、2’が形成された絶
縁基板1よりなり、該絶縁基板1の両面に存在する回路
パターン2、2’間の電気的な接続が必要な箇所に、該
絶縁基板1を貫通するスルーホール用貫通孔3が設けら
れ、該スルーホール用貫通孔3にはその縁より内側で陥
没した面を構成するように硬化性導電物質の硬化体7が
充填され、該硬化性導電物質の硬化体7は上記回路パタ
ーン2、2’表面より突出せず、上記回路パターンと接
触部分を有し、更に該スルーホール用貫通孔3に充填さ
れた硬化性導電物質の硬化体7と該回路パターン2、
2’との接続部分を覆う硬化性導電物質の硬化体よりな
る導電パターン5を設けてスルーホール部Aが形成され
た回路基板とその製造方法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、新規な回路基板及びそ
の製造方法に関する。詳しくは、両面に回路パターンを
有する回路基板において該回路パターン間の導通を硬化
性導電物質の硬化体よりなるスルーホール部を設けて行
う場合に、信頼性よく、且つ簡便に行うことが可能な回
路基板及びその製造方法である。
【0002】
【従来の技術】一般に、両面に回路パターンを形成した
回路基板における表裏の回路パターンの導通は、スルー
ホール部を介して行われる。従来、かかるスルーホール
部を有する回路基板としては、(イ)両面に導電層を有
する絶縁基板にドリリングにより貫通孔を形成し、該貫
通孔に化学鍍金・電気鍍金を施した後、該導電層をエッ
チングすることにより回路パターンを形成する方法によ
り得られたもの、或いは(ロ)図2に示すように、両面
に導電層を有する絶縁基板に、ドリリングまたはパンチ
ングによりスルーホール用の貫通孔を形成した後、該導
電層をエッチングして回路パターンを形成し、次いで、
該貫通孔に銅ペースト・銀ペーストに代表される硬化性
導電物質をスクリーン印刷法或いはピン挿入法により充
填、硬化して硬化性導電物質の硬化体が充填されたスル
ーホール部を形成する方法により得られたものなどが一
般に知られている。
【0003】特に、上記の(イ)の回路基板の製造方法
は、古くから工業的に行われているものであり、現在の
主流を占めている。
【0004】
【発明が解決しようとする課題】しかしながら、上記
(イ)の回路基板の製造方法において、スルーホール部
の信頼性を向上させるためには鍍金を2度以上にわたっ
て行う必要があり、コストの面では必ずしも有利な方法
とは言えない。また、回路基板全面に電気鍍金が行われ
るため、導電層の厚みが不均一となり、パターン形成の
ためのエッチングの際、バラツキが生じるおそれがあ
る。そのため、ファインパターンを有する回路基板への
対応が困難であるという欠点も有している。
【0005】上記(ロ)の回路基板の製造方法は、スル
ーホール用貫通孔内への化学鍍金・電気鍍金が必要ない
ため、製造工程が短い等の特徴を有していることから近
年需要が増大しつつあるが、硬化性導電物質の硬化体を
充填して得られたスルーホール部は、これに接続する配
線パターンとの電気的な接続の信頼性を確保するため、
スルーホール用貫通孔の周囲のランド部に覆い被さるよ
う、硬化性導電物質の硬化体を突出するように充填する
必要がある。また、製造時において、該硬化性導電物質
を一般的な充填方法、例えば印刷充填法、ピン充填法で
スルーホール用貫通孔内に充填する場合、充填と同時に
スルーホール用貫通孔の周囲のランド部上に該硬化性導
電物質を均一な厚みで形成することが困難であるため、
該硬化性導電物質の該ランド上の厚みは、スルーホール
部の電気的な接続の信頼性を得るために、ばらつきを考
慮して厚くする必要がある。その結果、得られた回路基
板は、突出した硬化性導電物質の硬化体による基板表面
の凹凸が表面実装部品の実装時における半田ペースト印
刷の障害となり、表面実装部品を信頼性よく接続する妨
げとなっている。
【0006】更にまた、上記(ロ)の回路基板に用いら
れる、スルーホール用貫通孔に充填される硬化性導電物
質の硬化体の導電性は、硬化性導電物質に含まれる溶媒
の気化とバインダー成分の硬化による収縮によって、硬
化性導電物質に含有される金属粉等の導電物質が接触す
ることにより得られる。従って、硬化性導電物質の硬化
時は必ず収縮を伴い、硬化後の硬化性導電物質の硬化体
の内部には、硬化時に発生する内部応力が残存する。そ
のため、該回路基板に部品を実装し、半田付けする際の
熱衝撃等で、比較的密着性に劣る部分、即ち硬化性導電
物質の硬化体とスルーホール用貫通孔周囲のランド部の
銅箔との界面で剥離が生じ、スルーホール部の導通不良
が生じるといった不具合が発生する等の問題も有してい
る。
【0007】
【課題を解決するための手段】本発明者らは、スルーホ
ール部を有する回路基板における上記の問題を解決すべ
く鋭意研究を重ねた。
【0008】その結果、スルーホール用貫通孔に、導電
層表面より突出せず、該導電層と接触部分を有し、更に
該スルーホール用貫通孔の縁より陥没した面を構成する
よう該スルーホール用貫通孔に硬化性導電物質の硬化体
が充填されると共に、該スルーホール用貫通孔に充填さ
れた硬化性導電物質の硬化体と該回路パターンとの接続
部分を覆う硬化性導電物質の硬化体よりなる導電パター
ンを設けてスルーホール部が形成されることにより、該
スルーホール部とこれに接続する回路パターンとの電気
的接続の信頼性の向上を極めて効果的に図ることがで
き、基板表面に大きな突出が存在しないため、表面実装
部品の実装時における半田ペーストの高精度の印刷が可
能となり、表面実装部品を信頼性よく接続することがで
き、且つ信頼性の高いスルーホール部を得ることができ
ることを見いだし、本発明を完成するに至った。
【0009】即ち、本発明は、両面に回路パターンがそ
れぞれ形成された絶縁基板よりなり、該絶縁基板の両面
に存在する回路パターン間の電気的な接続が必要な箇所
に、該絶縁基板を貫通するスルーホール用貫通孔が設け
られ、該スルーホール用貫通孔にはその縁より内側で陥
没した面を構成するように硬化性導電物質の硬化体が充
填され、該硬化性導電物質の硬化体は上記回路パターン
表面より突出せず、上記回路パターンと接触部分を有
し、更に該スルーホール用貫通孔に充填された硬化性導
電物質の硬化体と該回路パターンとの接続部分を覆う硬
化性導電物質の硬化体よりなる導電パターンを設けてス
ルーホール部が形成されたことを特徴とする回路基板で
ある。
【0010】以下、本発明を添付図面に従って更に詳細
に説明するが、本発明はこれら添付図面になんら限定さ
れるものではない。
【0011】図1は、本発明の回路基板の代表的な態様
を示す断面図である。本発明の回路基板は、両面に回路
パターン2、2’がそれぞれ形成された絶縁基板1より
なり、該絶縁基板1の両面に存在する回路パターン2、
2’間の電気的な接続が必要な箇所に、該絶縁基板1を
貫通するスルーホール用貫通孔3が設けられ、該スルー
ホール用貫通孔3にはその縁より内側で陥没した面を構
成するように硬化性導電物質の硬化体7が充填され、該
硬化性導電物質の硬化体は上記回路パターン2、2’表
面より突出せず、上記回路パターンと接触部分を有し、
更に該スルーホール用貫通孔3に充填された硬化性導電
物質の硬化体7と該回路パターン2、2’との接続部分
を覆う硬化性導電物質の硬化体よりなる導電パターン5
を設けてスルーホール部Aが形成されている。
【0012】本発明において、絶縁基板は特に制限され
ず、公知の材質、構造を有するものが制限無く使用され
る。代表的なものを例示すれば、紙基材−フェノール樹
脂積層基板、紙基材−エポキシ樹脂積層基板、紙基材−
ポリエステル樹脂積層基板、ガラス基材−エポキシ樹脂
積層基板、紙基材−テフロン樹脂積層基板、ガラス基材
−ポリイミド樹脂積層基板、ガラス基材−BT(ビスマ
レイミド−トリアジン)レジン樹脂積層基板、コンポジ
ット樹脂基板等の合成樹脂基板や、ポリイミド樹脂、ポ
リエステル樹脂等のフレキシブル基板や、アルミニウ
ム、鉄、ステンレス等の金属をエポキシ樹脂等で覆って
絶縁処理した金属系絶縁基板、あるいはセラミックス基
板等が挙げられる。
【0013】また、上記の絶縁基板は両面には回路パタ
ーンが形成される。上記の回路パターンとしては、配線
パターン、ランド部、パッド部等の公知のパターンが必
要に応じて形成される。
【0014】形成される回路パターンの材質は特に制限
されないが、代表的な材質を例示すれば、銅、ニッケル
等が挙げられる。また、上記回路パターンの厚み等につ
いても特に制限されないが、一般には、5〜70μmの
厚みが適当である。
【0015】本発明おいて、スルーホール用貫通孔3は
上記絶縁基板の両面に形成された回路パターン2、2’
間の電気的な接続が必要な箇所に設けられる。該スルー
ホール用貫通孔3の径は、特に制限されるのものではな
く、任意に設定することができる。本発明にあっては、
上記スルーホール用貫通孔の径は、硬化性導電物質を充
填することが可能な程度の孔径以上、通常0.1mm以
上、好ましくは、0.2mm〜2mmより選択すること
ができる。そして、本発明においては、かかる微少な孔
径であっても確実に導通をとることが可能であるため、
後記するファインパターンの形成に有効である。本発明
において、スルーホール部Aは二つの硬化性導電物質の
硬化体から構成される。上記硬化性導電物質の硬化体の
一つは、スルーホール用貫通孔に充填された硬化性導電
物質の硬化体7と、いま一つは上記硬化性導電物質の硬
化体と回路パターンの接続部分を覆う硬化性導電物質の
硬化体である。上記二つの硬化性導電物質の硬化体は、
以下の態様を満足することが重要である。即ち、上記ス
ルーホール用貫通孔に充填された硬化性導電物質の硬化
体7が(1)回路パターン2、2’表面より実質的に突
出せず、(2)回路パターン2、2’と接触部分を有
し、(3)スルーホール用貫通孔3の縁より内側で陥没
した面を構成するようにスルーホール用貫通孔に充填さ
れると共に、更に(4)スルーホール用貫通孔3に充填
された硬化性導電物質の硬化体7と回路パターン2、
2’との接続部分を覆う硬化性導電物質の硬化体よりな
る導電パターン5が設けられることにより該スルーホー
ル部Aが形成される。
【0016】上記の要件を満足することで、基板表面上
の硬化性導電物質の硬化体の突出部が無く、信頼性の高
いスルーホール部を有する回路基板を得ることができ
る。
【0017】上記スルーホール用貫通孔に充填された硬
化性導電物質の硬化体7が、回路パターン2、2’表面
より実質的に突出しないことより、基板表面の大きな凸
凹がなくなり表面実装部品の実装時における半田ペース
トの印刷が精度よく行え、表面実装部品を信頼性よく接
続することが可能となる。
【0018】また、上記硬化性導電物質の硬化体7はス
ルーホール用貫通孔3の縁より内側で陥没するように充
填されているため、スルーホール貫通孔全体を完全に満
たすように硬化性導電物質の硬化体が充填されるより
も、充填される硬化性導電物質の硬化体7の量が少なく
なり、硬化性導電物質の硬化収縮時に発生する内部応力
の絶対量が小さくなる。従って、スルーホール用貫通孔
内壁と硬化性導電物質の硬化体との接着面に働く単位面
積当たりの応力も小さくなるため、該内壁と該硬化体と
の密着力が改善され、スルーホール部の信頼性が向上す
る。
【0019】上記スルーホール用貫通孔に充填される硬
化性導電物質の硬化体7は、回路パターン2、2’表面
より実質的に突出せず、スルーホール用貫通孔の縁より
内側で陥没した面を形成するように充填されれば、特に
制限されず、図1の(c)に示すように、スルーホール
用貫通孔を閉塞せず、該貫通孔の内壁のみに形成しても
よいが、該スルーホール部の近傍に表面実装部品を搭載
する場合には、部品実装時に半田ペーストが反対面に流
出するのを防止するため、該硬化性導電物質の硬化体に
よって該スルーホール用貫通孔が閉塞されていることが
好ましい。具体的には、硬化性導電物質の硬化体による
スルーホール用貫通孔の閉塞の安定性を考慮して、硬化
性導電物質の硬化体の閉塞部の最小厚みtが絶縁基板の
厚みTの1/100(t=T×1/100)以上となる
ように形成することが好適である。この厚みがより薄く
なると、回路基板の取り扱い時に閉塞部が脱落する恐れ
がある。また、スルーホール用貫通孔に充填される硬化
性導電物質の充填量は、硬化性導電物質の特性、絶縁基
板の材質、板厚およびスルーホール用貫通孔の穴径等に
もよるが、硬化体内に発生する内部応力の絶対量が大き
くなることによるスルーホール内壁と該硬化体との接着
力の低下を防ぐためには、スルーホール用貫通孔の全容
積に対し、95%以下、好ましくは80%以下の容積を
占める割合で充填されることが好ましい。
【0020】また、上記スルーホール用貫通孔に充填さ
れた硬化性導電物質の硬化体の陥没面は、該スルーホー
ル用貫通孔の縁より内側に形成されれば特に制限されな
いが、後記する該硬化性導電物質の硬化体および回路パ
ターンと、これらの接続部分を覆う硬化性導電物質の硬
化体よりなる導電パターンとの接触部分を大きくし、ス
ルーホール部の信頼性を向上させるためには、該スルー
ホール用貫通孔の縁より、0.03mm以上、好ましく
は0.05mm以上内側に構成することが好ましい。
【0021】本発明において、上記スルーホール用貫通
孔に充填された硬化性導電物質の硬化体7は、回路パタ
ーン2、2’と接触部分を有している。該接触部分はス
ルーホール用貫通孔内壁に露出する回路パターンの一部
と接触する態様であれば特に制限されないが、スルーホ
ール部の導通の信頼性を考慮すると、スルーホール用貫
通孔内壁に露出する回路パターンの全面で接触すること
が好ましい。
【0022】また、スルーホール用貫通孔に充填される
硬化性導電物質の材質は、該硬化性導電物質の硬化体7
がスルーホール用貫通孔3に固定されると共に、導電性
を有するものであれば特に制限されない。
【0023】上記硬化性導電物質としては、金、銀、
銅、ニッケル、鉛、カーボン等よりなる粉状の導電材料
とエポキシ樹脂、フェノール樹脂等の架橋性の熱硬化性
樹脂とを必要により有機溶剤と共に混合してペースト状
とした公知の硬化性導電物質を使用することができる。
これらの硬化性導電物質の中から、エッチングに使用す
るエッチング液、例えば、塩化第二鉄エッチング液、塩
化第二銅エッチング液、過硫酸アンモニウムエッチング
液、過硫酸ナトリウムエッチング液、過硫酸カリウムエ
ッチング液、過酸化水素/硫酸エッチング液、硫酸アン
モニウム錯イオンを主成分とするアルカリ性エッチング
液等のエッチング液により実質的に溶解されない硬化体
を与えるものを選択して使用することが好ましい。
【0024】また、上記硬化性導電物質は、良好なスル
ーホール抵抗を得るために、硬化後の電気抵抗が、1×
10-2Ω・cm以下となるように、導電材料の選択、及
び使用量を調節することが好ましい。
【0025】上記硬化性導電物質の硬化体は、耐湿性に
優れたものが好ましい。かかる耐湿性を備えた硬化性導
電物質の硬化体を形成することにより、信頼性、特に耐
湿性に優れたスルーホール部を有する回路基板を得るこ
とができる。
【0026】上記耐湿性に優れた硬化体を与える硬化性
導電物質は、公知の硬化性導電物質より選択して使用す
ることができる。例えば、上記耐湿性に優れた硬化体を
与える硬化性導電物質に含まれる導電材料としては、酸
化されにくく、且つ固有抵抗値の低い金、銀、銅等の金
属や、抵抗値は若干高いが全く酸化の影響を受けないカ
ーボン等が好適に使用できる。
【0027】また、上記導電材料の中で、隣接するスル
ーホール部との絶縁信頼性を考慮すれば、マイグレーシ
ョンの少ない金属を採用することが好ましい。中でも、
銅は導電性、酸化防止の作業性、コスト等から考えて、
特に好適に用いられる。
【0028】本発明において、スルーホール用貫通孔に
充填された硬化性導電物質の硬化体と回路パターンとの
接続部分には、該接続部分を覆うように硬化性導電物質
の硬化体よりなる導電パターンが設けられる。上記導電
パターンでスルーホール用貫通孔に充填される硬化性導
電物質の硬化体と回路パターンとの接続部分を覆うこと
により、簡易な手段でスルーホール部と回路パターンと
の電気的接続の信頼性を確実に向上させることが可能と
なる。また、かかる手段はスルーホール用貫通孔に充填
された硬化性導電物質の硬化体と回路パターンとの電気
的接続の信頼性を向上させる目的において、前記した従
来の硬化性導電物質の硬化体をスルーホール用貫通孔の
周囲に覆い被さるよう、硬化性導電物質の硬化体を突出
するように充填する手段に対して、回路基板の表面が平
滑に維持される点で、後工程の精度、部品の実装におい
て極めて有利である。
【0029】また、上記導電パターンは厚みが薄く、ス
ルーホール用貫通孔に充填された硬化性導電物質の硬化
体とは別個に設けられるため、該導電パターンの内部に
硬化時に発生する応力が極めて小さいため、該導電パタ
ーンとスルーホール部に接続される回路パターンとの界
面で剥離が生じるといった不具合が発生することがほと
んどない。
【0030】上記導電パターンによってスルーホール用
貫通孔に充填された硬化性導電物質の硬化体と回路パタ
ーンとの接続部分を覆う態様は、少なくともスルーホー
ル用貫通孔周縁と回路パターンとが接触する箇所を覆っ
て導電パターンが存在する態様であればよいが、より好
ましくは、接続する回路パターンの端部とスルーホール
用貫通孔に充填された硬化性導電物質の硬化体の陥没部
を除く全表面とを覆う態様が好ましい。かかる回路パタ
ーンの端部の長さは回路パターンの回路幅等にもよる
が、一般には、信頼性を考慮すれば該スルーホール用貫
通孔の周縁から0.1mm以上でよいが、回路基板の配
線密度を考慮すると2mm以下で決定することが好まし
い。
【0031】また、図1の(a)に示すように、更に、
信頼性を向上させるため、スルーホールに接続する回路
パターン2、2’にランド部6を設け、上記導電パター
ンを該ランド部も含めて覆うように形成することが更に
好ましい。該ランド部の大きさはスルーホール用貫通孔
の円周から0.1mm〜2mmになるように設計するこ
とが好適である。勿論、図1の(b)に示すようにラン
ド部を形成しない態様においても、十分に接続の信頼性
を確保することが可能である。
【0032】また、上記導電パターン5によってスルー
ホール用貫通孔に充填された硬化性導電物質の硬化体と
回路パターンとの接続部分を覆う何れの態様において
も、図4に示すように、該スルーホールと回路パターン
の接続部分の形状を、いわゆるティアドロップ状に形成
することもできる。上記接続部分をティアドロップ状に
形成することで、該導電パターン5に覆われる回路パタ
ーンの面積が増し、特に、図1の(b)に示すランド部
を設けない態様においても、接続部の信頼性をより向上
することが可能となる。
【0033】また、上記図1の(a)のように回路パタ
ーン2、2’にランド部6を設け、上記導電パターンを
該ランド部も含めて覆うように形成する態様では、図3
に示すように、該導電パターンをスルーホール用貫通孔
に充填された硬化性導電物質の硬化体の陥没部を除い
て、ドーナッツ状に形成するのが一般的である。
【0034】さらに、該スルーホール用貫通孔の縁より
内側で陥没した面への該導電パターンの形成が可能な場
合、図1の(d)のように該導電パターンをスルーホー
ル用貫通孔に充填された硬化性導電物質の硬化体の全表
面を覆うように形成してもよい。かかる態様で該導電パ
ターンを形成すると、スルーホール用貫通孔に充填され
た硬化性充填物質の硬化体と導電パターンとの接触部分
が増加し、更に信頼性が向上する。
【0035】また上記導電パターン5の厚みは、特に制
限されないが、スルーホールの信頼性を考慮すると、5
μm〜100μmの厚みが好ましい。また、半田ペース
トの印刷性を考慮すると5μm〜70μmの範囲に制御
すると更に好適である。また、該導電パターン5の厚み
のばらつきは、該導電パターン5の形成方法や表面実装
部品の接続部の大きさに依存するが、その平均厚みに対
して±30%以下となるように調整することが好まし
い。
【0036】更に、本発明においては、スルーホール用
貫通孔に充填される硬化性導電物質の硬化体と回路パタ
ーンとの接続部分を覆うように形成される導電パターン
5の材質は、前記スルーホール用貫通孔に充填される硬
化性導電物質の硬化体と同材質のものを使用できるが、
特に、耐湿性を備えた硬化体を与える硬化性導電物質を
使用することが好ましい。
【0037】上述のように、導電パターン5の材質は、
前記スルーホール用貫通孔に充填する硬化性導電物質の
硬化体と同様の特性が望まれ、好ましくは、熱膨張率の
マッチングおよび製造の容易さから該硬化性導電物質の
硬化体と同じ材質のものを使用することが好ましい。
【0038】かかる構成でスルーホール部を形成するこ
とにより、信頼性が高く、表面実装部品の接続の信頼性
に優れた回路基板を得ることができる。
【0039】本発明の他の態様は特に制限されない。例
えば、回路パターンの接続端子以外の部分は、公知の絶
縁樹脂(レジスト)により、オーバーコート層を形成す
ることにより保護しても良いし、該回路パターンの表面
に公知の手段により接続端子を除いて形成された絶縁層
を介して、銅等の鍍金層よりなる第2の回路パターンを
形成することもできる。
【0040】また、表面実装部品が片面だけに実装され
る場合は、表面実装部品が実装される面のみを本発明の
回路基板の態様にすることもできる。即ち、部品が実装
されない面は、従来の導電物質をスルーホール用貫通孔
の周囲に覆い被さるよう、導電物質を突出するように充
填した状態にし、部品を実装する面のみに本発明の回路
基板の態様を採用することもできる。
【0041】更にまた、上記スルーホール用貫通孔に充
填された硬化性導電物質の硬化体と回路パターンとの接
続部分を覆うように形成される導電パターン5の材質
に、硬化後に半田がコートできる硬化体を与える硬化性
導電物質を採用すると、導電パターン5(スルーホール
部)上に表面実装部品を直接接続することができるた
め、更に、部品実装密度を向上することが可能となる。
【0042】本発明の回路基板の製造方法は特に制限さ
れるものではないが、代表的な製造方法を例示すれば、
図5及び図6に示す方法が挙げられる。
【0043】即ち、本発明の回路基板は図5に示すよう
に、(a)絶縁基板1の両面に形成された回路パターン
2、2’間の電気的な接続が必要な箇所に、スルーホー
ル用貫通孔3を設け、(b)該スルーホール用貫通孔3
に導電性を有する硬化体を与える硬化性導電物質を充填
・硬化し、硬化性導電物質の硬化体7を形成した後、
(c)該回路パターン2、2’及び硬化性導電物質の硬
化体7によって構成される表面を実質的に平滑に研削
し、(d)次いで、硬化性導電物質の硬化体と回路パタ
ーンとの接続部分を覆うように硬化性導電物質を塗布、
硬化して導電パターン5を形成することによって得るこ
とができる。
【0044】また、予め回路パターンを形成しない他の
方法として、図6に示すように、(a)両面に導電層8
を有する絶縁基板1にスルーホール用貫通孔3を設け、
(b)該スルーホール用貫通孔3に導電性を有する硬化
体を与える硬化性導電物質を充填・硬化し、硬化性導電
物質の硬化体7を形成した後、(c)該導電層8及び硬
化性導電物質の硬化体7によって構成される表面を実質
的に平滑に研削し、(d)次いで、該導電層8に回路パ
ターン2、2’を形成した後、(e)硬化性導電物質の
硬化体と回路パターン2、2’との接続部分を覆うよう
に硬化性導電物質を塗布、硬化して導電パターン5を形
成することによって本発明の回路基板を製造することが
できる。
【0045】上記方法において、スルーホール用貫通孔
3の形成方法は、ドリリング加工、パンチング加工、レ
ーザー加工等の通常の回路基板の製造と同様の公知の手
段が特に限定されずに用いられる。
【0046】硬化性導電物質のスルーホール用貫通孔へ
の代表的な充填法を例示すれば、印刷法によって1回或
いは複数回の塗布を行う方法、絶縁基板の表裏両面側か
ら表裏一対のスキージで圧入する方法、ロールコーター
或いはカーテンコーターによって充填する方法等の手段
が好適に用いられる。
【0047】また、上記硬化性導電物質は本来、バイン
ダー硬化時の硬化収縮により硬化性導電物質に含有され
る導電材料が接触するため、導電性を呈するものであ
り、必ず硬化時には収縮が伴う。従って、スルーホール
用貫通孔3に該硬化性導電物質を充填する場合、硬化後
に該硬化性導電物質の硬化体表面が、所定の形状を得る
よう、収縮率を勘案して充填することが重要である。
【0048】また、上記スルーホール用貫通孔に充填さ
れた硬化性導電物質の硬化は、熱風炉、赤外線炉、遠赤
外線炉、紫外線硬化炉、電子線硬化炉等の公知の硬化方
法の中から、硬化性導電物質の硬化に適するものを適宜
選んで硬化させれば良い。
【0049】また、上記絶縁基板に形成されたスルーホ
ール用貫通孔3への硬化性導電物質の充填は、印刷法の
ような一般的な充填方法を採用すると、充填された硬化
性導電性物質の硬化体7は、絶縁基板表面に存在する回
路パターン2、2’或いは導電層8の両表面より若干突
出してしまう。従って、本発明においては、上記した硬
化性導電物質の硬化体の突出した部分を除去する必要が
ある。突出した部分を除去する方法を具体的に例示すれ
ば、上記硬化性導電物質をスルーホール用貫通孔に充填
した後、硬化させ、該硬化性導電物質の硬化体が該回路
パターン或いは導電層より突出した部分を平滑に研削す
る方法が好適である。上記硬化性導電物質の硬化体7が
該回路パターンより突出した部分を平滑に研削する方法
としては、スラリー研磨、バフ研磨、スクラブ研磨、ベ
ルト研磨等の通常の回路基板の研磨に用いられる方法が
好適に用いられる。
【0050】尚、図には示されていないが、図5の
(c)の工程において、硬化性導電物質の硬化体7の表
面を平滑に研削する際、回路パターン2、2’を保護す
るために該回路パターン2、2’に前記レジストよりな
るオーバーコート層を形成させることも可能である。
【0051】また、上記図6に示す方法において、絶縁
基板1の両面に導電層8を有する場合、これに回路パタ
ーン2、2’を形成する方法は特に限定されず、公知の
方法が特に制限なく採用される。
【0052】一般的な形成方法を例示すれば、例えば、
両面に導電層8を有する絶縁基板の該導電層8の表面
に、エッチングレジストによりエッチングパターンを形
成後、エッチングを行う方法が一般的である。ここで用
いられるエッチングレジストはドライフィルム、レジス
トインク等が特に制限なく使用され、パターンのファイ
ン度によって適宜選択して使用すれば良い。また、エッ
チングレジストパターンはエッチング法によってポジパ
ターン或いはネガパターンを適宜採用すれば良い。例え
ば、テンティング法に代表されるエッチング法ではポジ
パターンを、半田剥離法、SES法に代表されるエッチ
ング法ではネガパターンを採用すれば良い。
【0053】また、図6に示す予め回路パターンを形成
しないで、導電層8及び硬化性導電物質の硬化体7によ
って構成される表面を平滑に研削した後、回路パターン
を形成する場合は、電着フォトレジスト膜を用いたED
法で形成すると、レジスト膜を電気的に形成するため、
ゴミ等の悪影響を受けず高精度で且つ信頼性の高い回路
パターンが得られる。
【0054】特に、ネガ型の電着フォトレジスト膜を用
いると、スルーホール用貫通孔が導電物質で充填されて
いるため、該スルーホール用貫通孔内を露光する必要が
ないため、0.3mm以下の小径のスルーホールを信頼
性よく形成することができる。
【0055】また、前記スルーホール用貫通孔に充填さ
れた導電物質の硬化体と回路パターン2、2’との接続
部分を覆うように硬化性導電物質を塗布して導電パター
ン5を形成する方法としては、公知の回路パターンの製
造方法が好適に採用される。具体的には、ディスペンサ
ーを用いて必要な箇所に硬化性導電物質を塗布した後、
硬化する方法や、スクリーン印刷機用いて印刷塗布した
後、硬化する方法などが挙げられる。
【0056】上記スルーホール用貫通孔に充填された硬
化性導電物質の硬化体と回路パターン2、2’との接続
部分を覆うように形成された硬化性導電物質の硬化は、
前述のスルーホール用貫通孔3に充填された硬化性導電
物質の硬化方法と同様に、熱風炉、赤外線炉、遠赤外線
炉、紫外線硬化炉、電子線硬化炉等の公知の硬化方法よ
り、硬化性導電物質の硬化に適するものを適宜選んで硬
化させれば良い。
【0057】本発明においては、前述したように、スル
ーホール用貫通孔3に充填された硬化性導電物質の硬化
体7が、回路パターン2表面より実質的に突出しないよ
うに形成されているため、例えば、スクリーン印刷機を
用いて硬化性導電物質を上記接続部分に塗布する場合、
印刷時の滲みの発生がなく、その結果、優れた作業性
で、硬化性導電物質を塗布することが可能となる。
【0058】また、回路パターン表面或いはスルーホー
ル部と回路パターンの接続部分に形成される導電パター
ンの厚みが薄く、均一であるため、前記した従来の導電
物質をスルーホール用貫通孔の周囲に覆い被さるよう、
導電物質を突出するように充填する手段では、半田レジ
スト用のオーバーコート層を回路パターン部と突出部に
2回に分けて形成していたが、1回で精度よく行うこと
が可能となった。
【0059】また、図6に示す予め回路パターンを形成
しないで、導電層8及び硬化性導電物質の硬化体7によ
って構成される表面を平滑に研削した後、回路パターン
2、2’を形成する場合、図には示されていないが、予
め導電パターン5を形成した後、回路パターン2、2’
を形成してもよい。
【0060】本発明において、回路パターン2、2’或
いは導電層8と、硬化性導電物質の硬化体7とによって
構成される表面を平滑に研削し、導電パターン5を形成
する方法において、片面を平滑に研削した後、導電パタ
ーン5を形成した後、もう一方の面を研削し、導電パタ
ーン5を形成してもよい。
【0061】従って、本発明の方法によれば、スルーホ
ール部と回路パターンとの電気的接続を信頼性よく、確
実に行うことができる。
【0062】
【効果】以上の説明において明らかなように、本発明の
回路基板は、化学鍍金、電気鍍金を行うことなく、しか
も、スルーホール用貫通孔に充填された硬化性導電物質
の硬化体と回路パターンとの接続部分に形成される導電
パターンの厚みが薄く、且つスルーホールの導通信頼性
が高く、さらに表面実装部品の実装時の半田ペースト印
刷が精度よく行え、表面実装部品の接続信頼性が高い。
【0063】従って、部品実装密度が高く、配線密度の
高い回路基板である。
【0064】更に、本発明の製造方法によれば、硬化性
導電物質の量を少なくすることが可能となるだけでな
く、後の工程であるスルーホール部と回路パターンの接
続部分の硬化性導電物質による導電パターンの形成が、
精度よく均一に行うことができる。
【0065】従って、部品実装密度が高く、配線密度の
高い回路基板の製造において極めて有用である。
【0066】
【実施例】以下、本発明を具体的に説明するために実施
例を示すが、本発明はこれらの実施例に限定されるもの
ではない。
【0067】実施例1 図5に示す工程に従って回路基板の製造を実施した。即
ち、(a)絶縁基板1として両面に回路パターン2、
2’が形成された厚さ1.2mmのガラスエポキシ基板
を用い、回路パターン2、2’間の電気的な接続が必要
な箇所に、直径が0.6mmのスルーホール用貫通孔3
をドリリングにより100穴設け、(b)該スルーホー
ル用貫通孔に硬化性導電物質として、粘度50ポイズの
市販の熱硬化性銀ペースト(徳力化研(株)社製PS−
652)を用い、該硬化性導電物質の硬化体が、上記回
路パターン表面より0.10mm突出し、且つスルーホ
ール貫通孔の閉塞部分の最小厚さが0.20±0.10
mmとなるように、上記硬化性導電物質をスクリーン印
刷法により充填し、エアオーブンで80℃4時間、15
0℃2時間の条件で硬化させた後、(c)該回路パター
ン及び硬化性導電物質の硬化体7によって構成される表
面を200番のバフと360番のバフを順次使用して、
平滑に研削し、該硬化性導電物質の硬化体7が上記回路
パターン表面より突出せず、上記回路パターンと接触部
分を有するスルーホール用貫通孔に充填された硬化性導
電物質の硬化体を形成した後、(d)該硬化体と回路パ
ターン2との接続部分を覆う硬化性導電物質として上記
熱硬化性銀ペースト(徳力化研(株)社製PS−65
2)を用い、スクリーン印刷法によって、塗布して平均
厚さ30μm(±約20%のバラツキ)の導電パターン
5を形成し、エアオーブンで150℃1時間の条件で硬
化して回路基板を得た。
【0068】得られた回路基板について、回路基板の表
裏に形成された回路パターン2、2’間でスルーホール
の抵抗値を測定したところ、平均で10mΩ/穴であっ
た。
【0069】また、上記回路基板は、基板表面の凸凹も
小さく、表面実装部品の実装時における半田ペースト印
刷も良好に行え、作成した回路基板の導通スルーホール
近傍に形成されたパッドに、チップサイズ1608
(1.6mm×0.8mm)の表面実装部品を200個
搭載したところ、全ての表面実装部品が良好に搭載接続
された。その後、冷熱衝撃試験(−65℃30分←→1
25℃30分、100サイクル)を行ったところ、表面
実装部品の脱落は全くなかった。また、回路パターン
2、2’間でスルーホールの抵抗値を測定したところ、
平均10mΩ/穴であり、抵抗値の上昇も観測されなか
った。
【0070】実施例2 図6に示す工程に従って、回路基板の製造を実施した。
即ち、(a)両面に銅箔よりなる導電層8を有する厚さ
1.2mmのガラスエポキシ基板1に、直径が0.5m
mのスルーホール用貫通孔3をドリリングにより100
穴設け、(b)該スルーホール用貫通孔3に硬化性導電
物質として、粘度50ポイズの市販の熱硬化性銀ペース
ト(徳力化研(株)社製PS−652)を用い、該硬化
性導電物質の硬化体が、上記導電層表面より0.10m
m突出し、且つスルーホール貫通孔の閉塞部分の最小厚
さが0.20±0.10mmとなるように、該硬化性導
電物質をスクリーン印刷法により充填し、エアオーブン
で80℃4時間、150℃2時間の条件で硬化させた
後、(c)該導電層8及び硬化性導電物質の硬化体7に
よって構成される表面を200番のバフと360番のバ
フを順次使用して、平滑に研削し、該硬化性導電物質の
硬化体7が上記導電層表面より突出せず、上記導電層と
接触部分を有するスルーホール用硬化性導電物質の硬化
体を形成した後、(d)次いで該導電層8にエッチング
レジストを用いて、回路パターン2を形成した後、
(e)該硬化体と回路パターン2との接続部分を覆う硬
化性導電物質として上記熱硬化性銀ペースト(徳力化研
(株)社製PS−652)を用い、スクリーン印刷法に
よって、塗布して平均厚さ30μm(±約20%のバラ
ツキ)の導電パターン5を形成し、エアオーブンで15
0℃1時間の条件で硬化して回路基板を得た。
【0071】得られた回路基板について、回路基板の表
裏に形成された導電パターン5間でスルーホールの抵抗
値を測定したところ、平均で12mΩ/穴であった。
【0072】また、上記回路基板は、基板表面の凸凹も
少なく、表面実装部品の実装時における半田ペースト印
刷も良好に行え、作成した回路基板の導通スルーホール
近傍に形成されたパッドに、チップサイズ1608
(1.6mm×0.8mm)の表面実装部品を200個
搭載したところ、全ての表面実装部品が良好に搭載接続
された。その後、冷熱衝撃試験(−65℃30分←→1
25℃30分、100サイクル)を行ったところ、表面
実装部品の脱落は全くなかった。また、回路パターン
2、2’間でスルーホールの抵抗値を測定したところ、
平均12mΩ/穴であり、抵抗値の上昇も観測されなか
った。
【0073】比較例1 実施例1において、図5に示す(a)〜(b)の工程に
より回路基板の製造を実施した。得られた回路基板につ
いて、回路基板の表裏に形成された導電パターン5間で
スルーホールの抵抗値を測定したところ、平均で12m
Ω/穴であった。
【0074】得られた回路基板について、実施例と同様
に半田ペースト印刷を行ったところ、パッドに塗布され
た半田ペーストの厚みが不均一で、スルーホール部近傍
のパッドには全く半田ペーストが塗布されなかった。半
田ペースト印刷後、チップサイズ1608(1.6mm
×0.8mm)の表面実装部品を200個搭載したとこ
ろ、半田ペースト不足により117個の表面実装部品が
搭載接続されなかった。その後、冷熱衝撃試験(−65
℃30分←→125℃30分、100サイクル)を行っ
たところ、さらに39個の表面実装部品が脱落した。ま
た、回路パターン2、2’間でスルーホールの抵抗値を
測定したところ、平均25mΩ/穴であり、抵抗値が上
昇した。
【図面の簡単な説明】
【図1】図1は、本発明の回路基板の代表的な態様を示
す断面図である。
【図2】図2は、回路基板の従来例を示す断面図であ
る。
【図3】図3は、本発明の回路基板における導電パター
ンの代表的な態様を示す平面図である。
【図4】図4は、本発明の回路基板における導電パター
ンの代表的な態様を示す平面図である。
【図5】図5は、本発明の回路基板の代表的な製造方法
を示す工程図である。
【図6】図6は、本発明の回路基板の代表的な製造方法
を示す工程図である。
【符号の説明】
1 絶縁基板 2 回路パターン 2’回路パターン 3 スルーホール用貫通孔 5 導電パターン 6 ランド部 7 硬化性導電物質の硬化体 8 導電層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 両面に回路パターンがそれぞれ形成され
    た絶縁基板よりなり、該絶縁基板の両面に存在する回路
    パターン間の電気的な接続が必要な箇所に、該絶縁基板
    を貫通するスルーホール用貫通孔が設けられ、該スルー
    ホール用貫通孔にはその縁より内側で陥没した面を構成
    するように硬化性導電物質の硬化体が充填され、該硬化
    性導電物質の硬化体は上記回路パターン表面より突出せ
    ず、上記回路パターンと接触部分を有し、更に該スルー
    ホール用貫通孔に充填された硬化性導電物質の硬化体と
    該回路パターンとの接続部分を覆う硬化性導電物質の硬
    化体よりなる導電パターンを設けてスルーホール部が形
    成されたことを特徴とする回路基板。
  2. 【請求項2】 両面に回路パターンを有し、且つ該回路
    パターン間の電気的な接続が必要な箇所にスルーホール
    用貫通孔が設けられた絶縁基板の該スルーホール用貫通
    孔に、導電性を有する硬化体を与える硬化性導電物質
    を、上記回路パターンと接続部分を有し、更に該スルー
    ホール用貫通孔の縁より内側で陥没した面を構成するよ
    うに充填して硬化させた後、該回路パターン及び硬化性
    導電物質の硬化体によって構成される表面を平滑に研削
    し、次いで、該スルーホール用貫通孔に充填された該硬
    化性導電物質の硬化体と該回路パターンとの接続部分を
    覆うように硬化性導電物質を塗布して導電パターンを形
    成することによりスルーホール部を形成することを特徴
    とする回路基板の製造方法。
  3. 【請求項3】 両面に導電層を有する絶縁基板にスルー
    ホール用貫通孔を設け、該スルーホール用貫通孔に導電
    性を有する硬化体を与える硬化性導電物質を、上記導電
    層と接続部分を有し、更に該スルーホール用貫通孔の縁
    より内側で陥没した面を構成するように充填して硬化さ
    せた後、該導電層及び硬化性導電物質の硬化体によって
    構成される表面を平滑に研削し、次いで、該導電層に回
    路パターンを形成した後、該スルーホール用貫通孔に充
    填された該硬化性導電物質の硬化体と該回路パターンと
    の接続部分を覆うように硬化性導電物質を塗布して導電
    パターンを形成することによりスルーホール部を形成す
    ることを特徴とする回路基板の製造方法。
JP11585395A 1995-05-15 1995-05-15 回路基板及びその製造方法 Pending JPH08316601A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11585395A JPH08316601A (ja) 1995-05-15 1995-05-15 回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11585395A JPH08316601A (ja) 1995-05-15 1995-05-15 回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08316601A true JPH08316601A (ja) 1996-11-29

Family

ID=14672765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11585395A Pending JPH08316601A (ja) 1995-05-15 1995-05-15 回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH08316601A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343056A (ja) * 2003-04-25 2004-12-02 Denso Corp 厚膜回路基板、その製造方法および集積回路装置
JP2008311614A (ja) * 2007-06-12 2008-12-25 Samsung Electro Mech Co Ltd プリント基板のペーストバンプ形成方法
JP2012191155A (ja) * 2011-02-22 2012-10-04 Yazaki Corp 配線板、および、その製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343056A (ja) * 2003-04-25 2004-12-02 Denso Corp 厚膜回路基板、その製造方法および集積回路装置
JP4501464B2 (ja) * 2003-04-25 2010-07-14 株式会社デンソー 厚膜回路基板、その製造方法および集積回路装置
JP2008311614A (ja) * 2007-06-12 2008-12-25 Samsung Electro Mech Co Ltd プリント基板のペーストバンプ形成方法
JP4637893B2 (ja) * 2007-06-12 2011-02-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント基板のペーストバンプ形成方法
JP2012191155A (ja) * 2011-02-22 2012-10-04 Yazaki Corp 配線板、および、その製造方法
US9693466B2 (en) 2011-02-22 2017-06-27 Yazaki Corporation Wiring board and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US5243142A (en) Printed wiring board and process for producing the same
US5780143A (en) Circuit board
JPH06169175A (ja) 多層印刷配線板及びその製造方法
JP3786512B2 (ja) 多層配線基板の製造方法
JPH08316601A (ja) 回路基板及びその製造方法
JP7425348B2 (ja) 多層基板、および、部品実装基板
JPH07176847A (ja) 回路基板及びその製造方法
JP2000077558A (ja) 印刷配線板とその製造方法
JPH08316602A (ja) 回路基板
JP4639733B2 (ja) プリント配線板の製造方法
JPH05243728A (ja) 回路基板の製造方法
JPS6255717B2 (ja)
JP2953542B2 (ja) 回路基板の製造方法
JPH09307229A (ja) 回路基板の製造方法
JPH08316600A (ja) 両面回路基板
JPH08264955A (ja) 多層回路基板及びその製造方法
JP2907154B2 (ja) プリント回路基板及びその製造方法
JP2000216546A (ja) 有底ビアホ―ルを有する積層板
JPH05259614A (ja) プリント配線板の樹脂埋め法
JPH05129781A (ja) 多層回路基板の製造方法
JP3129217B2 (ja) ファインピッチコネクタ部材
JP2586790B2 (ja) 印刷配線板の製造方法
JPH08279673A (ja) 回路基板
JPH06244549A (ja) 回路基板の製造方法
JPH0621647A (ja) 回路基板の製造方法