JP2008311614A - プリント基板のペーストバンプ形成方法 - Google Patents

プリント基板のペーストバンプ形成方法 Download PDF

Info

Publication number
JP2008311614A
JP2008311614A JP2007337555A JP2007337555A JP2008311614A JP 2008311614 A JP2008311614 A JP 2008311614A JP 2007337555 A JP2007337555 A JP 2007337555A JP 2007337555 A JP2007337555 A JP 2007337555A JP 2008311614 A JP2008311614 A JP 2008311614A
Authority
JP
Japan
Prior art keywords
paste
bump
printed circuit
circuit board
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007337555A
Other languages
English (en)
Other versions
JP4637893B2 (ja
Inventor
Jee Soo Mok
ジ シュ モク
Jun Heyoung Park
ジュン ヒュン パク
Ki Hwan Kim
キ ファン キム
Sung Yong Kim
ション ヨン キム
Sang Hyun Park
サン ヒュン パク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2008311614A publication Critical patent/JP2008311614A/ja
Application granted granted Critical
Publication of JP4637893B2 publication Critical patent/JP4637893B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0139Blade or squeegee, e.g. for screen printing or filling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/532Conductor
    • Y10T29/53243Multiple, independent conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】プリント基板にペーストバンプを形成する際に印刷回数を減らして製造コストおよび工程時間を減らすことのできるペーストバンプ形成方法を提供する。
【解決手段】本発明のプリント基板のペーストバンプ形成方法は、原板を準備する段階と、原板に導電性ペーストを印刷した後に(S10)乾燥させて(S20)第1ペーストバンプ20aを形成する段階と、コイニング工程を実施して(S30)第1ペーストバンプ20aの上面を平らにする段階と、第1ペーストバンプ20a上に導電性ペーストを印刷した後に(S40)乾燥させて(S50)第2ペーストバンプ20bを形成する段階とを含むことを特徴とする。
【選択図】図3

Description

本発明は、プリント基板のペーストバンプ形成方法に係り、特に、プリント基板へのペーストバンプ形成の際に印刷回数を減らして製造コスト及び工程時間を減らすことの可能なプリント基板のペーストバンプ形成方法に関する。
電子部品の発達に伴ってプリント基板を高密度化する必要性が生じ、回路パターンの層間電気的導通および微細回路配線が適用されたHDI(high density interconnection)基板の性能を向上させることのできる技術が要求されているという実情がある。すなわち、HDI基板の性能を向上させるためには、回路パターンの層間電気的導通技術および設計の自由度を確保できる技術が必要である。
従来の多層プリント基板は、銅張積層板(CCL)などのコア基板の表面にアディティブ(additive)工法またはサブトラクティブ(subtractive)工法などを適用して内層回路を形成し、絶縁層および回路層を順次ビルドアップ(build-up)しながら内層回路と同様の方法で外層回路を形成することによって製造されている。
ところが、この種の従来の多層プリント基板の製造工程は、例えば携帯電話などの適用製品のコストダウンによるコスト低減要請や、量産性を高めるためのリードタイム(lead-time)短縮要請などを満足させていないという問題点がある。かかる問題点を解決することが可能な新規の製造工程が要求されていることが実情である。
一方、従来技術の複雑な工程を単純化し、一括積層によって迅速且つ安価に多層プリント基板を製造するために、銅箔板に導電性ペースト(paste)を印刷してペーストバンプ(bump)を形成し、ここに絶縁材を積層させてペーストバンプ基板を予め製造することにより簡単かつ容易に積層工程が行えるようにするB2it(Buried Bump Interconnection Technology)工法が商用化されている。
図1は従来技術に係るプリント基板のペーストバンプ形成方法を示すフローチャートであり、図2は図1に示した従来技術に係るプリント基板のペーストバンプ形成方法によって形成されたペーストバンプの形状を示す図である。
図1および図2を参照すると、ペーストバンプ200が形成される原板100を準備した後に、原板100上のペーストバンプ200が形成されるべき位置にホールを有したマスクをのせる。
その後、マスク上に導電性ペーストをのせた後、スキージでマスクのホールに導電性ペーストを充填するようにして印刷する(S100)。
この際、導電性ペーストは、スキージの圧力によって原板に圧着される。
次に、原板100上に印刷された導電性ペーストを乾燥させる(S200)。
これにより、図2に示すように第1高さ(h1)を有するペーストバンプ200が形成される。
この際、導電性ペーストは高い粘度と低いTIを持つため、導電性ペーストを1回印刷した後に印刷および乾燥工程を4〜5回繰り返し行って一定の高さ(H)のペーストバンプ200を形成する。
このように従来技術に係るプリント基板のペーストバンプ形成方法は、所望の高さ(H)を有するペーストバンプ200を形成するために、粘度が高くてTIが低い導電性ペーストを数回繰り返し印刷および乾燥する必要があるので、プリント基板にペーストバンプを形成するための工程時間が増加して生産性が低下するという問題点があった。
また、導電性ペーストを数回繰り返し印刷及び乾燥するので、導電性ペーストを印刷する際にマスクに形成されたホールに多くの導電性ペーストが圧着され、製造コストが増加するという問題点もあった。
そこで、本発明は、プリント基板にペーストバンプを形成する際に印刷回数を減らして製造コストおよび工程時間を減らすことが可能なプリント基板のペーストバンプ形成方法を提供することを目的としている。
上記目的を達成するために、本発明の実施例に係るプリント基板のペーストバンプ形成方法は、a)原板を準備する段階と、b)前記原板に導電性ペーストを印刷した後、乾燥させて第1ペーストバンプを形成する段階と、c)コイニング工程を実施して前記第1ペーストバンプの上面を平らにする段階と、d)前記第1ペーストバンプ上に導電性ペーストを印刷した後、乾燥させて第2ペーストバンプを形成する段階とを含むことを特徴とする。
本発明の実施例に係るプリント基板のペーストバンプ形成方法において、前記b)段階は、b−1)第1の大きさのホールが形成された第1マスクを、前記原板上にのせる段階と、b−2)前記第1マスク上に導電性ペーストを塗布した後、スキージで前記導電性ペーストを印刷する段階と、b−3)前記第1の大きさのホールに前記導電性ペーストを充填して前記導電性ペーストの下端を前記原板に圧着する段階と、b−4)前記第1マスクを除去した後、前記導電性ペーストを乾燥させて前記第1ペーストバンプを形成する段階とを含んでいる。
本発明の実施例に係るプリント基板のペーストバンプ形成方法において、前記d)段階は、d−1)第2の大きさのホールが形成された第2マスクを、前記第1ペーストバンプ上にのせる段階と、d−2)前記第2マスク上に導電性ペーストを塗布した後、スキージで前記導電性ペーストを印刷する段階と、d−3)前記第2の大きさのホールに前記導電性ペーストを充填して前記導電性ペーストの下端を前記第1ペーストバンプの上面に圧着する段階と、d−4)前記第2マスクを除去した後、前記導電性ペーストを乾燥させて前記第2ペーストバンプを形成する段階とを含んでいる。
本発明の実施例に係るプリント基板のペーストバンプ形成方法において、前記第2マスクに形成されたホールの大きさは、前記第1マスクに形成されたホールの大きさと同一またはより小さく形成されている。
本発明の実施例に係るプリント基板のペーストバンプ形成方法において、前記第2マスクは前記第1マスクと同一またはより低い高さを持つ。
本発明の実施例に係るプリント基板のペーストバンプ形成方法において、前記原板は絶縁層の片面に回路パターンが形成されている。
本発明の実施例に係るプリント基板のペーストバンプ形成方法において、前記原板は絶縁層の両面に回路パターンが形成されている。
本発明の実施例に係るプリント基板のペーストバンプ形成方法において、前記原板は金属キャリアの片面に銅箔が積層されている。
本発明の実施例に係るプリント基板のペーストバンプ形成方法において、前記原板は銅箔で形成されている。
本発明の実施例に係るプリント基板のペーストバンプ形成方法において、前記第2ペーストバンプは前記第1ペーストバンプと同一またはより低い高さを持っている。
上述したように、本発明は、導電性ペーストを1回印刷して形成した第1ペーストバンプの上面を平らにした後、この第1ペーストバンプの上面に第1ペーストバンプの高さと類似の高さとなる第2ペーストバンプを形成して所望の高さ(H)のペーストバンプを形成するので、導電性ペーストの印刷回数を減らすことができる。
これにより、本発明は、B2it工法を用いてプリント基板を製造する際にペーストバンプを形成するための工程時間および工程コストを減らすことができる。
本発明の特徴および利点は、添付図面に基づいたこの後の詳細な説明からさらに明白になるであろう。
これに先立ち、本明細書および請求の範囲に使用された用語または単語は、通常的かつ辞典的な意味で解釈されてはならず、発明者が自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に基づき、本発明の技術的思想に符合する意味と概念で解釈されるべきである。
以下、添付図面を参照しながら、本発明に係るプリント基板のペーストバンプ形成方法の好適な実施例について詳細に説明する。
図3は本発明の実施例に係るプリント基板のペーストバンプ形成方法を示すフローチャートであり、図4は図3に示した本発明の実施例に係るプリント基板のペーストバンプ形成方法によって形成されたペーストバンプを示す図である。
図3および図4を参照すると、本発明の実施例に係るプリント基板のペーストバンプ形成方法は、まずペーストバンプ20が形成されるべき原板10を準備する。
この際、原板10は、絶縁層の片面または両面に回路パターンが形成された銅張積層板(CCL)か、あるいは銅箔または金属キャリアの片面に銅箔が積層されたもののうちのいずれか一つを使用することができる。
このような原板10のうち、絶縁層の片面または両面に回路パターンが形成された原板10は、次に示す方法のうちのいずれか一つによって形成することができる。
まず第1の方法としては、絶縁層の片面または両面に銅箔が積層された片面銅張積層板(RCC)の銅箔上にドライフィルム(図示せず)を塗布した後、露光および現像工程によって、回路パターンが形成されるべき部分を除いた残部のドライフィルムを除去する。
その後、エッチング液によって銅箔をエッチングして回路パターンを形成する。回路パターンを形成した後は、回路パターン上に残っているドライフィルムを除去する。
第2の方法としては、絶縁層の片面または両面に無電解銅メッキ工程および電解銅メッキ工程によって無電解銅メッキ層および電解銅メッキ層を形成する。
そして、無電解銅メッキ層および電解銅メッキ層を形成した後は、電解銅メッキ層上にドライフィルムを塗布し、その後に露光および現像工程によって、回路パターンが形成されるべき部分を除いた残部のドライフィルムを除去する。
次に、エッチング液によって銅箔をエッチングして回路パターンを形成し、回路パターン上に残っているドライフィルムを除去する。
このようにして原板10を準備した後は、ペーストバンプ20が形成されるべき位置に第1の大きさのホールが形成された第1マスクを、原板10上にのせる。
その後、第1マスク上に導電性ペーストを塗布した後、スキージを用いて導電性ペーストを印刷する(S10)。
これにより、導電性ペーストが第1マスクに形成された第1の大きさのホールに充填され、スキージの圧力によって導電性ペーストの下端が原板10に圧着される。
第1マスクに形成された第1の大きさのホールに導電性ペーストが充填された後は、原板10からマスクを分離する。すなわち、原板10上にのせられた第1マスクを除去する。
その後、乾燥工程によって、原板10上に印刷された導電性ペーストを乾燥させる(S20)。
導電性ペーストを乾燥させた後は、コイニング(Coining)工程によって、原板10上に印刷された導電性ペーストの上面を平らにして、第1高さ(h1)を有する第1ペーストバンプ20aを形成する(S30)。
第1ペーストバンプ20aを形成した後は、第1ペーストバンプ20aと同一の位置に第2の大きさのホールが形成された第2マスクを、第1ペーストバンプ20a上にのせた後、マスク上に導電性ペーストを塗布する。
この際、第2マスクは、第1マスクに形成されたホールと同一またはより小さいホールが形成されているとともに、第1マスクの高さと同一またはより低い高さを有している。
第2マスク上に導電性ペーストを塗布した後は、スキージを用いて導電性ペーストを印刷する(S40)。
これにより、導電性ペーストは、第2マスクに形成されたホールに充填され、スキージの圧力によって導電性ペーストの下端が第1ペーストバンプ20aの上面に圧着される。
導電性ペーストを印刷した後は、第1ペーストバンプ20a上にのせられた第2マスクを分離して除去する。
その後、乾燥工程によって、第1ペーストバンプ20a上に印刷された導電性ペーストを乾燥させ、第2高さ(h2)を持つ第2ペーストバンプ20bを形成する(S50)。
この際、第2ペーストバンプ20bが、第1ペーストバンプ20aと類似の高さ、すなわち第1ペーストバンプ20aと同一またはより小さい高さを持つように形成されるので、ペーストバンプ20は一定の高さ(H)に形成される。
一定の高さ(H)を持つペーストバンプ20を形成した後は、ペーストバンプが絶縁層を貫通するように原板上に絶縁層を積層する。
この過程で、ペーストバンプが形成された原板に絶縁層を積層して「ペーストバンプ基板」を形成する、いわゆるB2it工法が適用されるが、B2it工法用の貫通機を用いてペーストバンプが貫通するように絶縁層を積層する。
ペーストバンプが絶縁層の高さと同一またはより高くなるように形成されている場合には、原板上に絶縁層を積層した後、ペーストバンプの高さが絶縁層と同一になるようにプレスを用いてペーストバンプを圧着する。
この際、ペーストバンプを圧着しなければ、ペーストバンプが絶縁層の表面上に突出し、以後の工程で形成される回路パターンが絶縁層の表面に均一に形成されなくなってしまうので、プリント基板の電気的特性が低下するという問題がある。
ところが、ペーストバンプが絶縁層の高さより小さくなるように形成されている場合には、ペーストバンプ圧着工程を省略する。
ペーストバンプを圧着して絶縁層の表面を平らにした後は、公知の技術を用いて絶縁層上に回路パターンを形成する。
この際、プリント基板の用途に応じて、回路パターンの形成後に回路パターン上に多数の絶縁層および回路パターンを形成してもよい。
このように本発明の実施例に係るプリント基板のペーストバンプ形成方法は、導電性ペーストを1回印刷して形成した第1ペーストバンプの上面を平らにした後、第1ペーストバンプの上面に、第1ペーストバンプの高さと類似した高さを持つ第2ペーストバンプを形成して所望の高さ(H)のペーストバンプを形成するので、導電性ペーストの印刷回数を減らすことができる。
これにより、本発明の実施例に係るプリント基板のペーストバンプ形成方法は、B2it工法を用いてプリント基板を製造する際にペーストバンプ形成のための工程時間および工程コストを減らすことができる。
従来技術に係るプリント基板のペーストバンプ形成方法を示すフローチャートである。 図1に示した従来技術に係るプリント基板のペーストバンプ形成方法によって形成されたペーストバンプの形状を示す図である。 本発明の実施例に係るプリント基板のペーストバンプ形成方法を示すフローチャートである。 図3に示した本発明の実施例に係るプリント基板のペーストバンプ形成方法によって形成されたペーストバンプの形状を示す図である。
符号の説明
10、100 原板
20、200 ペーストバンプ

Claims (10)

  1. a)原板を準備する段階と、
    b)前記原板に導電性ペーストを印刷した後、乾燥させて第1ペーストバンプを形成する段階と、
    c)コイニング工程を実施して前記第1ペーストバンプの上面を平らにする段階と、
    d)前記第1ペーストバンプ上に導電性ペーストを印刷した後、乾燥させて第2ペーストバンプを形成する段階と
    を含むことを特徴とするプリント基板のペーストバンプ形成方法。
  2. 前記b)段階は、
    b−1)第1の大きさのホールが形成された第1マスクを、前記原板上にのせる段階と、
    b−2)前記第1マスク上に導電性ペーストを塗布した後、スキージで前記導電性ペーストを印刷する段階と、
    b−3)前記第1の大きさのホールに前記導電性ペーストを充填して前記導電性ペーストの下端を前記原板に圧着する段階と、
    b−4)前記第1マスクを除去した後、前記導電性ペーストを乾燥させて前記第1ペーストバンプを形成する段階と
    を含むことを特徴とする請求項1に記載のプリント基板のペーストバンプ形成方法。
  3. 前記d)段階は、
    d−1)第2の大きさのホールが形成された第2マスクを、前記第1ペーストバンプ上にのせる段階と、
    d−2)前記第2マスク上に導電性ペーストを塗布した後、スキージで前記導電性ペーストを印刷する段階と、
    d−3)前記第2の大きさのホールに前記導電性ペーストを充填して前記導電性ペーストの下端を前記第1ペーストバンプの上面に圧着する段階と、
    d−4)前記第2マスクを除去した後、前記導電性ペーストを乾燥させて前記第2ペーストバンプを形成する段階と
    を含むことを特徴とする請求項1または請求項2に記載のプリント基板のペーストバンプ形成方法。
  4. 前記第2マスクに形成されたホールの大きさは、前記第1マスクに形成されたホールの大きさと同一またはより小さく形成されていることを特徴とする請求項3に記載のプリント基板のペーストバンプ形成方法。
  5. 前記第2マスクは、前記第1マスクと同一またはより低い高さを持つことを特徴とする請求項3または請求項4に記載のプリント基板のペーストバンプ形成方法。
  6. 前記原板は、絶縁層の片面に回路パターンが形成されていることを特徴とする請求項1乃至請求項5のいずれか1項に記載のプリント基板のペーストバンプ形成方法。
  7. 前記原板は、絶縁層の両面に回路パターンが形成されていることを特徴とする請求項1乃至請求項5のいずれか1項に記載のプリント基板のペーストバンプ形成方法。
  8. 前記原板は、金属キャリアの片面に銅箔が積層されていることを特徴とする請求項1乃至請求項5のいずれか1項に記載のプリント基板のペーストバンプ形成方法。
  9. 前記原板は、銅箔であることを特徴とする請求項1乃至請求項5のいずれか1項に記載のプリント基板のペーストバンプ形成方法。
  10. 前記第2ペーストバンプは、前記第1ペーストバンプと同一の高さまたはより低い高さを持つことを特徴とする請求項1乃至請求項9のいずれか1項に記載のプリント基板のペーストバンプ形成方法。
JP2007337555A 2007-06-12 2007-12-27 プリント基板のペーストバンプ形成方法 Expired - Fee Related JP4637893B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070057370A KR100871034B1 (ko) 2007-06-12 2007-06-12 인쇄회로기판의 페이스트 범프 형성 방법

Publications (2)

Publication Number Publication Date
JP2008311614A true JP2008311614A (ja) 2008-12-25
JP4637893B2 JP4637893B2 (ja) 2011-02-23

Family

ID=40131008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007337555A Expired - Fee Related JP4637893B2 (ja) 2007-06-12 2007-12-27 プリント基板のペーストバンプ形成方法

Country Status (4)

Country Link
US (1) US7841074B2 (ja)
JP (1) JP4637893B2 (ja)
KR (1) KR100871034B1 (ja)
CN (1) CN101325843B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101214730B1 (ko) * 2010-03-22 2012-12-21 삼성전기주식회사 세라믹 그린시트 제조장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07336019A (ja) * 1994-06-10 1995-12-22 Sumitomo Metal Ind Ltd 導体パターンの形成方法
JPH08316601A (ja) * 1995-05-15 1996-11-29 Tokuyama Corp 回路基板及びその製造方法
JPH0955451A (ja) * 1995-08-11 1997-02-25 Samsung Aerospace Ind Ltd 導電性インクを使用した半導体パッケージ基板の製造方法
JPH10116927A (ja) * 1996-10-09 1998-05-06 Sumitomo Metal Ind Ltd 接続端子及びその形成方法
JP2000133145A (ja) * 1998-10-30 2000-05-12 Mitsubishi Electric Corp 面放電型プラズマディスプレイパネル用基板及びその製造方法、面放電型プラズマディスプレイパネル及びその製造方法、並びに面放電型プラズマディスプレイ装置
JP2001257230A (ja) * 2000-03-13 2001-09-21 Denso Corp 電子部品の実装方法
JP2002217531A (ja) * 2001-01-12 2002-08-02 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2003309369A (ja) * 2002-04-16 2003-10-31 Seiko Epson Corp 多層配線基板、多層配線基板の製造方法、電子デバイス及び電子機器
JP2005286166A (ja) * 2004-03-30 2005-10-13 Nec Electronics Corp コイニング装置およびコイニング方法
JP2005353726A (ja) * 2004-06-09 2005-12-22 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794731B2 (ja) * 1988-11-30 1998-09-10 富士通株式会社 はんだバンプの形成方法
JP2788694B2 (ja) * 1992-09-25 1998-08-20 ローム株式会社 電子部品におけるバンプ電極の形成方法
JP3385872B2 (ja) * 1995-12-25 2003-03-10 三菱電機株式会社 はんだ供給法およびはんだ供給装置
JP3423239B2 (ja) 1998-01-22 2003-07-07 リコーマイクロエレクトロニクス株式会社 バンプ電極形成方法
JP3831179B2 (ja) * 1999-06-29 2006-10-11 株式会社東芝 半導体装置の製造方法およびパターン形成方法
US6889433B1 (en) * 1999-07-12 2005-05-10 Ibiden Co., Ltd. Method of manufacturing printed-circuit board
JP3403677B2 (ja) * 1999-09-06 2003-05-06 マイクロ・テック株式会社 半田ボール形成方法
JP2001230537A (ja) * 2000-02-17 2001-08-24 Ngk Spark Plug Co Ltd ハンダバンプの形成方法
JP2003298215A (ja) * 2002-04-01 2003-10-17 Cmk Corp プリント配線板の製造方法
KR100704922B1 (ko) * 2005-11-16 2007-04-09 삼성전기주식회사 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
US7422973B2 (en) * 2006-01-27 2008-09-09 Freescale Semiconductor, Inc. Method for forming multi-layer bumps on a substrate
KR100657406B1 (ko) * 2006-02-15 2006-12-14 삼성전기주식회사 다층 인쇄회로기판 제조방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07336019A (ja) * 1994-06-10 1995-12-22 Sumitomo Metal Ind Ltd 導体パターンの形成方法
JPH08316601A (ja) * 1995-05-15 1996-11-29 Tokuyama Corp 回路基板及びその製造方法
JPH0955451A (ja) * 1995-08-11 1997-02-25 Samsung Aerospace Ind Ltd 導電性インクを使用した半導体パッケージ基板の製造方法
JPH10116927A (ja) * 1996-10-09 1998-05-06 Sumitomo Metal Ind Ltd 接続端子及びその形成方法
JP2000133145A (ja) * 1998-10-30 2000-05-12 Mitsubishi Electric Corp 面放電型プラズマディスプレイパネル用基板及びその製造方法、面放電型プラズマディスプレイパネル及びその製造方法、並びに面放電型プラズマディスプレイ装置
JP2001257230A (ja) * 2000-03-13 2001-09-21 Denso Corp 電子部品の実装方法
JP2002217531A (ja) * 2001-01-12 2002-08-02 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2003309369A (ja) * 2002-04-16 2003-10-31 Seiko Epson Corp 多層配線基板、多層配線基板の製造方法、電子デバイス及び電子機器
JP2005286166A (ja) * 2004-03-30 2005-10-13 Nec Electronics Corp コイニング装置およびコイニング方法
JP2005353726A (ja) * 2004-06-09 2005-12-22 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法

Also Published As

Publication number Publication date
CN101325843A (zh) 2008-12-17
JP4637893B2 (ja) 2011-02-23
US7841074B2 (en) 2010-11-30
KR100871034B1 (ko) 2008-11-27
US20080307641A1 (en) 2008-12-18
CN101325843B (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
JP5022392B2 (ja) ペーストバンプを用いた印刷回路基板の製造方法
WO2018110437A1 (ja) 配線基板、多層配線基板、及び配線基板の製造方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
JP2013106034A (ja) プリント回路基板の製造方法
KR100782404B1 (ko) 인쇄회로기판 및 그 제조방법
JP2007005815A (ja) 多層印刷回路基板およびその製造方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP2014022715A (ja) コアレス基板及びその製造方法
JP2009021545A (ja) 印刷回路基板の製造方法
CN104703399A (zh) 电路板及其制作方法
JP4637893B2 (ja) プリント基板のペーストバンプ形成方法
TWI376171B (en) A printed circuit board having an embedded electronic component and a method thereof
JP4553950B2 (ja) 印刷回路基板及びその製造方法
JP2005045163A (ja) 多層回路板の製造方法
KR100796981B1 (ko) 인쇄회로기판 제조방법
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
JP2008124124A (ja) コア基板の製造方法及び配線基板の製造方法
KR100771283B1 (ko) 인쇄회로기판의 비아홀 충진 방법
JP2012134502A (ja) 多層印刷回路基板及びその製造方法
KR101081153B1 (ko) 임베디드 미세회로 기판 제조 방법
JP2013122961A (ja) 配線基板、配線基板の製造方法
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법
KR100871031B1 (ko) 인쇄회로기판의 범프 형성방법
KR20110030160A (ko) 인쇄회로기판의 제조방법
JP2006093303A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees