JP2794731B2 - はんだバンプの形成方法 - Google Patents
はんだバンプの形成方法Info
- Publication number
- JP2794731B2 JP2794731B2 JP63305260A JP30526088A JP2794731B2 JP 2794731 B2 JP2794731 B2 JP 2794731B2 JP 63305260 A JP63305260 A JP 63305260A JP 30526088 A JP30526088 A JP 30526088A JP 2794731 B2 JP2794731 B2 JP 2794731B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- mask
- forming
- bumps
- solder paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔概 要〕 はんだバンプの形成方法、特にLSI等の半導体チップ
を配線基板上に直接はんだ付けするためのはんだバンプ
の形成方法に関し、 微小で且つ多数のはんだバンプを低工数、短時間で容
易に形成でき、且つ確実性の高いはんだバンプの形成方
法の提供を目的とし、 基板上に、第１のマスク印刷により第１のはんだペー
スト・パターンを形成する工程、該第１のはんだペース
ト・パターンを該基板に並行な平板により加圧しながら
溶融して前記第１のはんだペーストパターンより薄い平
板状の第１次はんだバンプを形成する工程、該第１次は
んだバンプ上に、第１のマスク印刷と同一のマスクを用
いる第２のマスク印刷により第２のはんだペースト・パ
ターンを形成する工程、該第１次はんだバンプと第２の
はんだペースト・パターンを溶融合体せしめて上面が球
面状の第２次はんだバンプを形成する工程を含んで構成
する。
を配線基板上に直接はんだ付けするためのはんだバンプ
の形成方法に関し、 微小で且つ多数のはんだバンプを低工数、短時間で容
易に形成でき、且つ確実性の高いはんだバンプの形成方
法の提供を目的とし、 基板上に、第１のマスク印刷により第１のはんだペー
スト・パターンを形成する工程、該第１のはんだペース
ト・パターンを該基板に並行な平板により加圧しながら
溶融して前記第１のはんだペーストパターンより薄い平
板状の第１次はんだバンプを形成する工程、該第１次は
んだバンプ上に、第１のマスク印刷と同一のマスクを用
いる第２のマスク印刷により第２のはんだペースト・パ
ターンを形成する工程、該第１次はんだバンプと第２の
はんだペースト・パターンを溶融合体せしめて上面が球
面状の第２次はんだバンプを形成する工程を含んで構成
する。
本発明ははんだバンプの形成方法、特にLSI等の半導
体チップを配線基板上に直接はんだ付けするためのはん
だバンプの形成方法に関する。
体チップを配線基板上に直接はんだ付けするためのはん
だバンプの形成方法に関する。
近年、コンピュータシステムの高速化を図るために、
LSI等の半導体素子の高速化と共に、配線基板上での信
号伝達経路の短縮が要求されている。
LSI等の半導体素子の高速化と共に、配線基板上での信
号伝達経路の短縮が要求されている。
このため、パッケージに収容されない半導体素子を配
線基板上に直に搭載する技術が開発されているが、この
技術においては配線基板の表面に微細なはんだバンプを
多数形成する必要があり、基板上に微細な多数のハンダ
バンプを容易に且つ確実に形成する手段の開発が望まれ
ている。
線基板上に直に搭載する技術が開発されているが、この
技術においては配線基板の表面に微細なはんだバンプを
多数形成する必要があり、基板上に微細な多数のハンダ
バンプを容易に且つ確実に形成する手段の開発が望まれ
ている。
従来、はんだバンプは、第２図（ａ）に示すように、
はんだボール51を用い、このはんだボール51よりやや小
さい直径を有する多数の穴53がそれぞれの所定の場所に
形成されてなるステンレス等のメタルマスク52上に多量
のはんだボール51を置き、マスク52を動かすことによっ
て第２図（ｂ）に示すようにそれぞれの穴の上にはんだ
ボール51を１個宛載せた後、例えばマスク52を斜めにし
て余分のはんだボールを除去し、次いで第２図（ｃ）に
示すようにこのはんだボール51を挟むようにマスク52上
に、はんだボール固着部に例えば図示しないバイア等を
有する配線基板54を載置し、第２図（ｄ）に示すように
その侭の状態で反転しフラックスをつけた後はんだボー
ル51を加熱溶融してはんだボール51を配線基板54上に固
着せしめた後、マスク52を除去する方法によって、第２
図（ｅ）に示すように配線基板54におけるマスク52の穴
53に対応する位置にはんだボール51を溶着することによ
って形成されていた。
はんだボール51を用い、このはんだボール51よりやや小
さい直径を有する多数の穴53がそれぞれの所定の場所に
形成されてなるステンレス等のメタルマスク52上に多量
のはんだボール51を置き、マスク52を動かすことによっ
て第２図（ｂ）に示すようにそれぞれの穴の上にはんだ
ボール51を１個宛載せた後、例えばマスク52を斜めにし
て余分のはんだボールを除去し、次いで第２図（ｃ）に
示すようにこのはんだボール51を挟むようにマスク52上
に、はんだボール固着部に例えば図示しないバイア等を
有する配線基板54を載置し、第２図（ｄ）に示すように
その侭の状態で反転しフラックスをつけた後はんだボー
ル51を加熱溶融してはんだボール51を配線基板54上に固
着せしめた後、マスク52を除去する方法によって、第２
図（ｅ）に示すように配線基板54におけるマスク52の穴
53に対応する位置にはんだボール51を溶着することによ
って形成されていた。
しかし、上記従来の方法によるとマスクの総ての穴上
へのはんだボールの搭載に不確実性があるために、はん
だボールのセットに際して各穴上に確実にはんだボール
が搭載されているかどうかの検査が必要であり、または
んだボールの搭載されていない穴上には１個づつ手作業
ではんだボールをのせてやらねばならない。
へのはんだボールの搭載に不確実性があるために、はん
だボールのセットに際して各穴上に確実にはんだボール
が搭載されているかどうかの検査が必要であり、または
んだボールの搭載されていない穴上には１個づつ手作業
ではんだボールをのせてやらねばならない。
そのため配線基板が大型化してはんだバンプの数が増
大するに伴って、製造工数の増大、及び作業の不確実性
に起因する製造保留りの低下による製造原価の大幅な上
昇を招くという問題があり、更にまた、はんだボールの
取扱の困難性から、直径0.3mm以下の微小なバンプの形
成は不可能になり、高集積化が妨げられるという問題も
生じていた。
大するに伴って、製造工数の増大、及び作業の不確実性
に起因する製造保留りの低下による製造原価の大幅な上
昇を招くという問題があり、更にまた、はんだボールの
取扱の困難性から、直径0.3mm以下の微小なバンプの形
成は不可能になり、高集積化が妨げられるという問題も
生じていた。
そこで本発明は、微小で且つ多数のはんだバンプを低
工数、短時間で容易に形成でき、且つ確実性の高いはん
だバンプの形成方法の提供を目的とする。
工数、短時間で容易に形成でき、且つ確実性の高いはん
だバンプの形成方法の提供を目的とする。
上記課題は、基板上に、第１のマスク印刷により第１
のはんだペースト・パターンを形成する工程と、該第１
のはんだペースト・パターンを該基板に並行な平板によ
り加圧しながら溶融して前記第１のはんだペースト・パ
ターンより薄い平板状の第１次はんだバンプを形成する
工程と、該第１次はんだバンプ上に、第２のマスク印刷
により第２のはんだペースト・パターンを形成する工程
と、該第１次はんだバンプと第２のはんだペースト・パ
ターンを溶融合体せしめて上面が球面状の第２次はんだ
バンプを形成する工程を含むはんだバンプの形成方法に
よって解決される。又、前記第２のマスク印刷におい
て、前記第１のマスク印刷と同一のマスクを用いるはん
だバンプの形成方法によって解決される。
のはんだペースト・パターンを形成する工程と、該第１
のはんだペースト・パターンを該基板に並行な平板によ
り加圧しながら溶融して前記第１のはんだペースト・パ
ターンより薄い平板状の第１次はんだバンプを形成する
工程と、該第１次はんだバンプ上に、第２のマスク印刷
により第２のはんだペースト・パターンを形成する工程
と、該第１次はんだバンプと第２のはんだペースト・パ
ターンを溶融合体せしめて上面が球面状の第２次はんだ
バンプを形成する工程を含むはんだバンプの形成方法に
よって解決される。又、前記第２のマスク印刷におい
て、前記第１のマスク印刷と同一のマスクを用いるはん
だバンプの形成方法によって解決される。
即ち本発明の方法は、はんだペーストを用い、マスク
印刷の方法によってはんだバンプを形成する方法で、例
えば配線基板上のメタライズパッド部が形成された所定
の位置にマスク印刷によって所定の厚さの第１のはんだ
ペーストパターンを形成し、この第１のはんだペースト
を加熱溶融しながら平板によって加圧して前記メタライ
ズパッド部に溶着した上面が平坦な第１次はんだバンプ
を形成し、再び同様のマスク印刷によって第１次はんだ
バンプ上に第２のはんだペーストパターンを印刷補充し
た後、第１次はんだバンプと第２のはんだペーストパタ
ーンとを溶融１体化させて上面が球面状の第２次はんだ
バンプを形成する方法で、この方法は、バンプの形成が
マスク印刷によるので、バンプの微小化、バンプ数の厖
大化に係わらず、低工数、短時間で、容易に且つ確実に
はんだバンプを形成することができる。
印刷の方法によってはんだバンプを形成する方法で、例
えば配線基板上のメタライズパッド部が形成された所定
の位置にマスク印刷によって所定の厚さの第１のはんだ
ペーストパターンを形成し、この第１のはんだペースト
を加熱溶融しながら平板によって加圧して前記メタライ
ズパッド部に溶着した上面が平坦な第１次はんだバンプ
を形成し、再び同様のマスク印刷によって第１次はんだ
バンプ上に第２のはんだペーストパターンを印刷補充し
た後、第１次はんだバンプと第２のはんだペーストパタ
ーンとを溶融１体化させて上面が球面状の第２次はんだ
バンプを形成する方法で、この方法は、バンプの形成が
マスク印刷によるので、バンプの微小化、バンプ数の厖
大化に係わらず、低工数、短時間で、容易に且つ確実に
はんだバンプを形成することができる。
以下本発明を一実施例について、第１図（ａ）〜
（ｇ）に示す工程断面図を参照して具体的に説明する。
（ｇ）に示す工程断面図を参照して具体的に説明する。
第１図（ａ）参照 本発明の方法により例えば500μｍ程度のピッチで図
示しない内部の配線に接続し配線金属が充填されたバイ
アのメタライズパッド部2A、2B等が形成されてなるセラ
ミックス等の配線基板１上に、上記メタライズパッド部
に対応する位置に例えば直径200μｍ程度のバンプ印刷
用開孔4A、4B等が形成されてなる厚さ100μｍ程度のス
テンレス板等よりなるメタルマスク３を載置固定し、上
記マスク３の一端部側にはんだペースト５を置き、スキ
ージー（へら）６でこのはんだペースト５をマスク３の
他端側へ擦り寄せることによってマスク３の印刷用開孔
4A、4B等の中にはんだペースト５を一杯に充填する。こ
のはんだペースト５には、例えば粒径が30〜50μｍ程度
の鉛（Pb）を37％含んだ錫−鉛合金半田、即ち Sn−37
Pbはんだ（融点約183℃）の粉末と、ロジン、溶剤、チ
クソ剤、活性剤等よりなる有機成分とを重量比で約80対
20の割合で混合してなる、例えば千住金属、タムラ化研
等から市販されているものが用いられる。
示しない内部の配線に接続し配線金属が充填されたバイ
アのメタライズパッド部2A、2B等が形成されてなるセラ
ミックス等の配線基板１上に、上記メタライズパッド部
に対応する位置に例えば直径200μｍ程度のバンプ印刷
用開孔4A、4B等が形成されてなる厚さ100μｍ程度のス
テンレス板等よりなるメタルマスク３を載置固定し、上
記マスク３の一端部側にはんだペースト５を置き、スキ
ージー（へら）６でこのはんだペースト５をマスク３の
他端側へ擦り寄せることによってマスク３の印刷用開孔
4A、4B等の中にはんだペースト５を一杯に充填する。こ
のはんだペースト５には、例えば粒径が30〜50μｍ程度
の鉛（Pb）を37％含んだ錫−鉛合金半田、即ち Sn−37
Pbはんだ（融点約183℃）の粉末と、ロジン、溶剤、チ
クソ剤、活性剤等よりなる有機成分とを重量比で約80対
20の割合で混合してなる、例えば千住金属、タムラ化研
等から市販されているものが用いられる。
第１図（ｂ）参照 次いで、メタルマスク３を取り除くと、配線基板１の
パッド部2A、2B等上に厚さ100μｍ程度の第１のはんだ
ペーストパターン5A1、5B1がそれぞれ形成される。
パッド部2A、2B等上に厚さ100μｍ程度の第１のはんだ
ペーストパターン5A1、5B1がそれぞれ形成される。
第１図（ｃ）参照 次いで、上記配線基板１上に、はんだに対して濡れ性
を持たず、下方に向かって30μｍ程度の高さに形成され
た突起（スタンドオフ）７を有してこの突起７によって
配線基板面に対して30μｍ程度の距離を隔てて平行に支
持される平板状の板、例えば厚さ2mm程度のアルミナ板
８を重しとして載せる。
を持たず、下方に向かって30μｍ程度の高さに形成され
た突起（スタンドオフ）７を有してこの突起７によって
配線基板面に対して30μｍ程度の距離を隔てて平行に支
持される平板状の板、例えば厚さ2mm程度のアルミナ板
８を重しとして載せる。
第１図（ｄ）参照 次いで、この配線基板１を窒素（N2）中で230℃程度
に加熱し、はんだペーストパターン5A1、5B1等を溶融す
る。ここで溶融したはんだペーストパターン5A1、5B1等
は、重しのアルミナ板８によってその突起７が配線基板
１面に接するまで加圧されて厚さ30μｍ程度の上面が平
坦な第１次のはんだバンプ105A、105B等となる。
に加熱し、はんだペーストパターン5A1、5B1等を溶融す
る。ここで溶融したはんだペーストパターン5A1、5B1等
は、重しのアルミナ板８によってその突起７が配線基板
１面に接するまで加圧されて厚さ30μｍ程度の上面が平
坦な第１次のはんだバンプ105A、105B等となる。
第１図（ｅ）参照 次いで上記基板上に付着しているフラックスの残渣を
例えば1.1.1−トリクロールエタン等の溶剤により除去
した後、上記第１次はんだバンプ105A、105B等が形成さ
れている配線基板１上の、前記第１のはんだペーストパ
ターン印刷の時と同じ位置に同じメタルマスク３を固定
し、同じはんだペースト５を用い同様な方法で第１次は
んだバンプ105A、105B等の上部の印刷用開孔4A、4B内へ
はんだペースト５を一杯に充填する。
例えば1.1.1−トリクロールエタン等の溶剤により除去
した後、上記第１次はんだバンプ105A、105B等が形成さ
れている配線基板１上の、前記第１のはんだペーストパ
ターン印刷の時と同じ位置に同じメタルマスク３を固定
し、同じはんだペースト５を用い同様な方法で第１次は
んだバンプ105A、105B等の上部の印刷用開孔4A、4B内へ
はんだペースト５を一杯に充填する。
第１図（ｆ）参照 次いで、メタルマスク３を取り除くと、第１次はんだ
バンプ105A、105B等の上部に厚さ100μｍ程度の第２の
はんだペーストパターン5A2、5B2がそれぞれ形成され
る。
バンプ105A、105B等の上部に厚さ100μｍ程度の第２の
はんだペーストパターン5A2、5B2がそれぞれ形成され
る。
第１図（ｇ）参照 次いで上記基板を窒素（N2）中で230℃程度に加熱
し、第１次はんだバンプ105A、105B等及び第２のはんだ
ペーストパターン5A2、5B2を溶融一体化させて、該配線
基板１のパッド部2A、2B等上に球面状の上面を有する高
さ60〜80μｍ程度の第２次のはんだバンプ205A及び205B
等を形成する。
し、第１次はんだバンプ105A、105B等及び第２のはんだ
ペーストパターン5A2、5B2を溶融一体化させて、該配線
基板１のパッド部2A、2B等上に球面状の上面を有する高
さ60〜80μｍ程度の第２次のはんだバンプ205A及び205B
等を形成する。
次いで前記同様に基板上に付着しているフラックスの
残渣を除去して、例えば直径300μｍ程度高さ60〜80μ
ｍ程度の上面が球面状を有する7000個程度の２次はんだ
バンプ205A、205B等が、500μｍ程度のピッチで配設さ
れた100mm×100mm×10mmの配線基板が完成する。
残渣を除去して、例えば直径300μｍ程度高さ60〜80μ
ｍ程度の上面が球面状を有する7000個程度の２次はんだ
バンプ205A、205B等が、500μｍ程度のピッチで配設さ
れた100mm×100mm×10mmの配線基板が完成する。
なお、この方法によって形成し得るはんだバンプは、
200μｍ程度の微小直径、400μｍ程度の微小間隔まで可
能である。
200μｍ程度の微小直径、400μｍ程度の微小間隔まで可
能である。
上記実施例のように本発明の方法においては、メタル
マスクを用いたマスク印刷手段によってはんだバンプが
形成されるので、形成に確実性があり、余分な検査、手
直し等が省略できて、工数、手番が大幅に削減される。
従って大型配線基板上に微小且つ多数のはんだバンプ
を、容易に、且つ低労力で形成することが可能であり、
その確実性も向上する。
マスクを用いたマスク印刷手段によってはんだバンプが
形成されるので、形成に確実性があり、余分な検査、手
直し等が省略できて、工数、手番が大幅に削減される。
従って大型配線基板上に微小且つ多数のはんだバンプ
を、容易に、且つ低労力で形成することが可能であり、
その確実性も向上する。
なお本発明の方法は、上記配線基板に限らず、半導体
基板、或いは半導体チップ上にはんだバンプを形成する
際にも適用される。
基板、或いは半導体チップ上にはんだバンプを形成する
際にも適用される。
以上説明のように本発明によれば、バンプの微小化、
バンプ数の厖大化に係わらず、低工数、短手番で、容易
に且つ確実にはんだバンプを形成することができるの
で、微小なはんだバンプの高密度配置が必要なフリップ
チップを用いる高速コンピュータシステム等の、製造原
価の低減、製造手番の短縮等が図れる。
バンプ数の厖大化に係わらず、低工数、短手番で、容易
に且つ確実にはんだバンプを形成することができるの
で、微小なはんだバンプの高密度配置が必要なフリップ
チップを用いる高速コンピュータシステム等の、製造原
価の低減、製造手番の短縮等が図れる。
第１図（ａ）〜（ｇ）は本発明の方法の一実施例の工程
断面図、 第２図（ａ）〜（ｅ）は従来方法の工程断面図 である。 図において、 １は配線基板、 2A、2Bはパッド部、 ３はメタルマスク、 4A、4Bは印刷用開孔、 5A1、5B1第１のはんだペーストパターン、 5A2、5B2第２のはんだペーストパターン、 ６はスキージー、 ７は突起、 ８はアルミナ板、 105A、105Bは第１次はんだバンプ、 205A、205Bは第２次はんだバンプ を示す。
断面図、 第２図（ａ）〜（ｅ）は従来方法の工程断面図 である。 図において、 １は配線基板、 2A、2Bはパッド部、 ３はメタルマスク、 4A、4Bは印刷用開孔、 5A1、5B1第１のはんだペーストパターン、 5A2、5B2第２のはんだペーストパターン、 ６はスキージー、 ７は突起、 ８はアルミナ板、 105A、105Bは第１次はんだバンプ、 205A、205Bは第２次はんだバンプ を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−181494（ＪＰ，Ａ) 特開 昭62−283644（ＪＰ，Ａ) 特開 昭61−264743（ＪＰ，Ａ) 特開 昭63−20854（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60
Claims (2)
- 【請求項１】基板上に、第１のマスク印刷により第１の
はんだペースト・パターンを形成する工程、 該第１のはんだペースト・パターンを該基板に並行な平
板により加圧しながら溶融して前記第１のはんだペース
ト・パターンより薄い平板状の第１次はんだバンプを形
成する工程、 該第１次はんだバンプ上に、第２のマスク印刷により第
２のはんだペースト・パターンを形成する工程、 該第１次はんだバンプと第２のはんだペースト・パター
ンを溶融合体せしめて上面が球面状の第２次はんだバン
プを形成する工程を含むことを特徴とするはんだバンプ
の形成方法。 - 【請求項２】前記第２のマスク印刷において、前記第１
のマスク印刷と同一のマスクを用いることを特徴とする
請求項（１）記載のはんだバンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305260A JP2794731B2 (ja) | 1988-11-30 | 1988-11-30 | はんだバンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305260A JP2794731B2 (ja) | 1988-11-30 | 1988-11-30 | はんだバンプの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02150031A JPH02150031A (ja) | 1990-06-08 |
| JP2794731B2 true JP2794731B2 (ja) | 1998-09-10 |
Family
ID=17942959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63305260A Expired - Fee Related JP2794731B2 (ja) | 1988-11-30 | 1988-11-30 | はんだバンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2794731B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3347403B2 (ja) * | 1993-06-25 | 2002-11-20 | キヤノン株式会社 | 集電電極及び電極形成法 |
| JP3403677B2 (ja) * | 1999-09-06 | 2003-05-06 | マイクロ・テック株式会社 | 半田ボール形成方法 |
| KR100424168B1 (ko) * | 2001-06-07 | 2004-03-24 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지의 제조방법 |
| KR100429134B1 (ko) * | 2001-06-28 | 2004-04-28 | 동부전자 주식회사 | 볼 그리드 어레이 패키지의 볼 어태치를 위한 볼 평탄화 장치 |
| JP2008048656A (ja) * | 2006-08-24 | 2008-03-06 | Clion Co Ltd | 水槽用ろ過材集成体 |
| KR100871034B1 (ko) * | 2007-06-12 | 2008-11-27 | 삼성전기주식회사 | 인쇄회로기판의 페이스트 범프 형성 방법 |
| JP6263885B2 (ja) * | 2013-07-18 | 2018-01-24 | 三菱マテリアル株式会社 | はんだバンプ製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61264743A (ja) * | 1985-05-20 | 1986-11-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路への突起電極形成方法 |
| JPS62181494A (ja) * | 1986-02-06 | 1987-08-08 | 沖電気工業株式会社 | 厚膜集積回路の製造方法 |
| JPS62283644A (ja) * | 1986-05-31 | 1987-12-09 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1988
- 1988-11-30 JP JP63305260A patent/JP2794731B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02150031A (ja) | 1990-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100691679B1 (ko) | 범프 형성 방법, 전자 부품, 및 땜납 페이스트 | |
| US6300578B1 (en) | Pad-on-via assembly technique | |
| KR100605435B1 (ko) | 반도체 장치 및 그 조립 방법 | |
| US6486411B2 (en) | Semiconductor module having solder bumps and solder portions with different materials and compositions and circuit substrate | |
| US5880017A (en) | Method of bumping substrates by contained paste deposition | |
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| US7670939B2 (en) | Semiconductor chip bump connection apparatus and method | |
| US5803340A (en) | Composite solder paste for flip chip bumping | |
| US6756253B1 (en) | Method for fabricating a semiconductor component with external contact polymer support layer | |
| US5439162A (en) | Direct chip attachment structure and method | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| EP0852395B1 (en) | Method of multiplexed joining of solder bumps to a substrate during assembly of an integrated circuit package | |
| US7719853B2 (en) | Electrically connecting terminal structure of circuit board and manufacturing method thereof | |
| JP2794731B2 (ja) | はんだバンプの形成方法 | |
| US5877560A (en) | Flip chip microwave module and fabrication method | |
| US6148512A (en) | Method for attaching an electronic device | |
| US6303407B1 (en) | Method for the transfer of flux coated particles to a substrate | |
| KR100648039B1 (ko) | 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조 | |
| JPH01161850A (ja) | 半導体装置の製造方法 | |
| US6927346B2 (en) | Surface mount technology to via-in-pad interconnections | |
| JP3913531B2 (ja) | スペーサー、及びこれを用いた実装方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| KR101005505B1 (ko) | 배선 기판으로의 전자 부품 탑재 방법 | |
| JPH09326412A (ja) | ハンダボールの取り付け方法 | |
| JP3469093B2 (ja) | 印刷回路基板および実装回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |