KR100475534B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100475534B1
KR100475534B1 KR10-2002-0085496A KR20020085496A KR100475534B1 KR 100475534 B1 KR100475534 B1 KR 100475534B1 KR 20020085496 A KR20020085496 A KR 20020085496A KR 100475534 B1 KR100475534 B1 KR 100475534B1
Authority
KR
South Korea
Prior art keywords
forming
layer
copper
plasma
aluminum
Prior art date
Application number
KR10-2002-0085496A
Other languages
English (en)
Other versions
KR20040058974A (ko
Inventor
표성규
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2002-0085496A priority Critical patent/KR100475534B1/ko
Publication of KR20040058974A publication Critical patent/KR20040058974A/ko
Application granted granted Critical
Publication of KR100475534B1 publication Critical patent/KR100475534B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 구리 배선을 형성한 후 알루미늄 양이온의 선택적 흡착을 이용하여 구리층 상부에만 알루미늄층을 선택적으로 형성하고, 산화 또는 질화 공정을 실시하여 알루미늄층 상부에 캐핑층을 형성함으로써 SiN 또는 SiC등의 캐핑층을 형성하여 발생되는 유효 유전율 증가, EM 특성 악화, 결함 증식등의 문제점들을 극복하여 소자의 수율 및 성능을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법이 제시된다.

Description

반도체 소자의 금속 배선 형성 방법{Method of forming a metal line in a semiconductor device}
본 발명은 반도체 소자에 금속 배선을 형성 방법에 관한 것으로, 특히 구리 배선을 형성한 후 알루미늄 양이온의 선택적 흡착을 이용하여 구리 배선 상부에만 알루미늄층을 선택적으로 형성하고, 산화 또는 질화 공정을 실시하여 알루미늄층 상부에 캐핑층을 형성함으로써 SiN 또는 SiC등의 캐핑층을 형성하여 발생되는 유효 유전율 증가, EM 특성 악화, 결함 증식등의 문제점들을 극복하여 소자의 수율 및 성능을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
일반적인 구리를 이용한 금속 배선 형성 방법을 도 1을 이용하여 설명하면 다음과 같다.
소정의 구조가 형성된 반도체 기판(11) 상부에 저유전 물질을 이용하여 층간 절연막(12)을 형성한 후 층간 절연막(12)을 패터닝하여 다마신 패턴을 형성한다. 다마신 패턴을 포함한 전체 구조 상부에 확산 방지막(13) 및 시드층(14)을 형성한 후 다마신 패턴이 매립되도록 구리층(15)을 형성한다. CMP 공정을 실시하여 구리층(15), 시드층(14) 및 확산 방지막(13)을 연마하여 구리 배선을 형성한다. 그리고, NH3등의 처리 후 SiN 또는 SiC를 이용한 캐핑층(capping layer)(16)을 형성한다. 한편, 다층 구리 배선을 형성할 경우 위와 같은 공정을 배선층의 수에 따라 실시한다.
그런데, 이렇게 구리 배선 상부에 캐핑층을 형성하게 되면 다음과 같음 문제점을 갖게 된다.
먼저, 구리를 이용한 배선 공정은 RC 딜레이(delay)를 낮추기 위해 종래의 알루미늄 대신에 저항이 낮은 구리를 사용할 뿐만 아니라 유전율을 낮추기 위해 저유전 물질을 층간 절연막으로 사용한다. 그런데, 이러한 캐핑층이 배선층이 사이 마다 형성되기 때문에 전체적인 유효(effective) 유전율을 증가시켜 저유전율의 적용에 큰 실효를 거둘 수 없다. 그리고, 구리와 SiN 또는 구리와 SiC의 계면은 다마신 배선 공정에서 항상 신뢰성있는 것은 아니다. 따라서, 이러한 계면은 공정중에 필링(peeling)이 발생하지 않도록 하는 후처리(treatment)가 필요하며, 일렉트로마이그레이션(EM) 보이딩(voiding)을 초래할 수 있는 가장 용이한 부분이 된다. 또한, 구리와 캐핑층 사이는 본딩(bonding)이 약하여 결함(defect)을 양산하는 부분이 되는 등 많은 문제점이 발생하게 되어 NH3 처리등의 전처리 후에 캐핑층을 형성하게 되는데, 이 역시 공정 제어에는 많은 어려움이 따르고 있다.
본 발명의 목적은 SiN 또는 SiC를 이용하여 캐핑층을 형성할 때 발생되는 유효 유전율 증가, EM 특성 악화 또는 결함 증식등의 문제점들을 극복하여 소자의 수율 및 성능을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
본 발명의 다른 목적은 구리 배선 상부에만 알루미늄층을 선택적으로 형성하고, 산화 또는 질화 처리를 실시하여 알루미늄층 상부에 캐핑층을 형성함으로써 소자의 수율 및 성능을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 다마신 패턴을 형성하는 단계와, 상기 다마신 패턴을 포함한 전체 구조 상부에 확산 방지막 및 시드층을 형성한 후 상기 다마신 패턴이 매립되도록 구리층을 형성하는 단계와, 상기 구리층, 시드층 및 확산 방지막을 연마하여 구리 배선을 형성하는 단계와, 알루미늄이 포함된 전해질을 이용한 도금 공정으로 상기 구리 배선 상부에만 알루미늄층을 선택적으로 형성하는 단계와, 상기 알루미늄층 상부에 캐핑층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며, 이 기술 분야에서 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 2(a) 내지 도 2(c)는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(21) 상부에 저유전 물질을 이용하여 층간 절연막(22)을 형성한 후 층간 절연막(22)을 패터닝하여 다마신 패턴을 형성한다. 다마신 패턴을 포함한 전체 구조 상부에 확산 방지막(23) 및 시드층(24)을 형성한 후 다마신 패턴이 매립되도록 구리층(25)을 형성한다. CMP 공정을 실시하여 구리층(25), 시드층(24) 및 확산 방지막(23)을 연마하여 구리 배선을 형성한다.
도 2(b)를 참조하면, 클리닝 공정을 실시한 후 알루미늄 양이온이 포함된 전해질 수용액을 이용한 전기도금법 또는 무전해 도금법을 실시하여 구리 배선 상부에만 알루미늄층(26)을 선택적으로 형성한다. 이와 같이 알루미늄 양이온이 포함된 전해질 수용액을 이용하여 도금 공정을 실시하게 되면 알루미늄 이온은 층간 절연막(22)등의 절연 물질에는 흡착되지 않고, 구리 배선이 노출된 부분에만 흡착되어 얇은 알루미늄층(26)이 형성되는데, 이때 알루미늄의 흡착 및 증착 반응식은 [화학식 1]과 같다.
한편, 도금 공정은 디에틸에테르에 AlCl3 및 LiAlH4을 각각 10∼1000g/ℓ및 1∼100g/ℓ정도 용해시켜 만든 전해질 수용액을 이용하여 -10∼80℃ 정도의 온도와 0.1∼500A/㎠ 정도의 전위를 인가하여 실시한다. 이때, 상기의 도금 공정은 전해질의 조성 및 인가 전류등에 의해 많은 영향을 받는다. 그리고, 알루미늄층(26)은 구리 배선이 형성된 부분에만 1∼1500Å 정도의 두께로 안정하게 형성해야 하는데, 이는 무전해 도금중에 층간 절연막(22)과 구리층(25)의 활성화 선택도가 있기 때문에 구리층(25)에 선택적 증착이 집중되게 되기 때문이다.
도 2(c)를 참조하면, 산화 처리 또는 질화 처리를 실시하여 알루미늄층(26) 상부에 Al2O3 또는 AlN막의 캐핑층(27)을 형성한다. 여기서, 산화 처리 또는 질화 처리는 플라즈마 처리, 반응로 열처리 또는 자연 산화법으로 실시할 수 있다. 그리고, 플라즈마 처리는 리모트 플라즈마를 사용하거나 플라즈마 식각이 가능한데, 리모트 플라즈마를 사용하는 경우는 리액션 처리를 이용하고, 플라즈마 식각을 적용하는 경우는 싱글 또는 듀얼 주파수 식각을 실시할 수 있다. 또한, 플라즈마 처리는 O2나 O3 가스 또는 그 혼합 기체를 이용하여 실시하며, 각 플라즈마 처리시 단일 스텝 또는 1∼10회의 다단계 스텝으로 실시한다. 한편, O2를 이용하여 플라즈마 처리를 실시하는 경우 O2 가스를 1.0∼1000sccm 정도 유입시키고 -50∼400℃ 정도의 온도에서 0.1∼10kW 정도의 전력을 인가하여 1초∼10분동안 실시한다. 그리고, O3를 이용하여 플라즈마 처리를 실시하는 경우 O3 가스를 1.0∼1000sccm 정도 유입시키고, -50∼400℃ 정도의 온도에서 0.1∼10kW 정도의 전력을 인가하여 1초∼10분동안 실시한다. 이후 DI와 산(acid)를 이용하여 클리닝 공정을 실시할 수도 있다.
상술한 바와 같이 본 발명에 의하면 구리 배선을 형성한 후 알루미늄 양이온의 선택적 흡착을 이용하여 구리층 상부에만 알루미늄층을 선택적으로 형성하고, 산화 또는 질화 공정을 실시하여 알루미늄층 상부에 캐핑층을 형성함으로써 SiN 또는 SiC등의 캐핑층을 형성하여 발생되는 유효 유전율 증가, EM 특성 악화, 결함 증식등의 문제점들을 극복하여 소자의 수율 및 성능을 향상시킬 수 있다.
도 1은 일반적인 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 도시한 소자의 단면도.
도 2(a) 내지 도 2(c)는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 및 21 : 반도체 기판 12 및 22 : 층간 절연막
13 및 23 : 확산 방지막 14 및 24 : 시드층
15 및 25 : 구리층 16 및 27 : 캐핑층
26 : 알루미늄층

Claims (11)

  1. 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 다마신 패턴을 형성하는 단계;
    상기 다마신 패턴을 포함한 전체 구조 상부에 확산 방지막 및 시드층을 형성한 후 상기 다마신 패턴이 매립되도록 구리층을 형성하는 단계;
    상기 구리층, 시드층 및 확산 방지막을 연마하여 구리 배선을 형성하는 단계;
    알루미늄이 포함된 전해질을 이용한 도금 공정으로 상기 구리 배선 상부에만 알루미늄층을 형성하는 단계; 및
    상기 알루미늄층 상부에 캐핑층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서, 상기 도금 공정은 디에틸에테르에 AlCl3 및 LiAlH4을 각각 10 내지 1000g/ℓ및 1 내지 100g/ℓ정도 용해시켜 만든 전해질을 이용하여 -10 내지 80℃의 온도와 0.1 내지 500A/㎠의 전위를 인가하여 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항에 있어서, 상기 알루미늄층은 상기 구리 배선 상부에만 1 내지 1500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1 항에 있어서, 상기 캐핑층은 산화 처리 또는 질화 처리를 실시하여 형성된 Al2O3막 또는 AlN막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 4 항에 있어서, 상기 산화 처리 또는 질화 처리는 플라즈마 처리, 반응로 열처리 또는 자연 산화법으로 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  6. 제 5 항에 있어서, 상기 플라즈마 처리는 리모트 플라즈마를 사용하거나 플라즈마 식각을 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  7. 제 5 항에 있어서, 상기 리모트 플라즈마는 리액션 처리를 이용하고, 상기 플라즈마 식각은 싱글 또는 듀얼 주파수 식각을 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  8. 제 5 항에 있어서, 상기 플라즈마 처리는 O2나 O3 가스 또는 그 혼합 기체를 이용하여 실시하며, 각 플라즈마 처리시 단일 스텝 또는 1 내지 10회의 다단계 스텝으로 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  9. 제 7 항에 있어서, 상기 O2를 이용한 플라즈마 처리는 O2 가스를 1.0 내지 1000sccm 유입시키고 -50 내지 400℃의 온도에서 0.1 내지 10kW의 전력을 인가하여 1초 내지 10분동안 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  10. 제 7 항에 있어서, 상기 O3를 이용한 플라즈마 처리는 O3 가스를 1.0 내지 1000sccm 유입시키고 -50 내지 400℃의 온도에서 0.1 내지 10kW의 전력을 인가하여 1초 내지 10분동안 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  11. 제 1 항에 있어서, 상기 캐핑층을 형성한 후 DI와 산을 이용한 클리닝을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR10-2002-0085496A 2002-12-27 2002-12-27 반도체 소자의 금속 배선 형성 방법 KR100475534B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085496A KR100475534B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085496A KR100475534B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20040058974A KR20040058974A (ko) 2004-07-05
KR100475534B1 true KR100475534B1 (ko) 2005-03-10

Family

ID=37351025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0085496A KR100475534B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100475534B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703973B1 (ko) * 2005-07-20 2007-04-06 삼성전자주식회사 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법

Also Published As

Publication number Publication date
KR20040058974A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
US6660634B1 (en) Method of forming reliable capped copper interconnects
US7405157B1 (en) Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US6348410B1 (en) Low temperature hillock suppression method in integrated circuit interconnects
US6734101B1 (en) Solution to the problem of copper hillocks
KR100538633B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2001053077A (ja) 半導体集積回路装置およびその製造方法
KR100475534B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
KR100888199B1 (ko) 반도체 소자의 금속배선 형성방법
JP2001144094A (ja) 半導体素子の金属配線形成方法
KR20010003614A (ko) 반도체 소자의 상감형 금속배선 형성방법
KR100456259B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR20100011799A (ko) 반도체 소자의 제조방법
KR100623332B1 (ko) 반도체소자의 금속배선 형성방법
KR100701675B1 (ko) 반도체 소자의 구리배선 형성방법
KR100467495B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100720401B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR101158059B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100338102B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100252886B1 (ko) 반도체소자의 배선형성방법
KR101048002B1 (ko) 반도체 소자의 장벽 금속층 형성방법
KR100451767B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20080088093A (ko) 반도체 소자의 금속배선 형성방법
KR100451766B1 (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 16