FR2574222A1 - Procede de fabrication d'un substrat pour circuit hybride comportant des connexions faiblement resistives - Google Patents

Procede de fabrication d'un substrat pour circuit hybride comportant des connexions faiblement resistives Download PDF

Info

Publication number
FR2574222A1
FR2574222A1 FR8418464A FR8418464A FR2574222A1 FR 2574222 A1 FR2574222 A1 FR 2574222A1 FR 8418464 A FR8418464 A FR 8418464A FR 8418464 A FR8418464 A FR 8418464A FR 2574222 A1 FR2574222 A1 FR 2574222A1
Authority
FR
France
Prior art keywords
connections
conductive
conductive elements
substrate
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8418464A
Other languages
English (en)
Other versions
FR2574222B1 (fr
Inventor
Michel Leroy
Gerard Teissier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sintra Alcatel SA
Original Assignee
Sintra Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sintra Alcatel SA filed Critical Sintra Alcatel SA
Priority to FR8418464A priority Critical patent/FR2574222B1/fr
Publication of FR2574222A1 publication Critical patent/FR2574222A1/fr
Application granted granted Critical
Publication of FR2574222B1 publication Critical patent/FR2574222B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1028—Thin metal strips as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

L'INVENTION CONCERNE LES PROCEDES DE FABRICATION DES CIRCUITS HYDRIDES. ELLE CONSISTE A BRASER SUR LES PISTES 4 D'UN TEL CIRCUIT DES LAMES CONDUCTRICES EPAISSES 8 DE PREFERENCE EN MOLYBDENE. ELLE PERMET D'AUGMENTER CONSIDERABLEMENT L'INTENSITE DU COURANT QUI PARCOURT CES PISTES.

Description

PROCEDE DE FABRICATION D'UN SUBSTRAT POUR CIRCUIT HYBRIDE
COMPORTANT DES CONNEXIONS FAIBLEMENT RESISTIVES
La présente invention se rapporte aux procédés de fabrication des substrats pour circuits hybrides qui comportent des connexions dont la résistance est aussi faible que possible.
En électronique, les supports de connexion électrique entre composants sont le plus souvent des plans (cartes imprimées, substrats de circuit hybride).
Ils comportent des couches de liaison conductrices qui sont obtenues par des méthodes classiques de dépôt qui ne permettent que des faibles épaisseurs, au mieux quelques dizaines de micromètres.
Cette limite en épaisseur entraîne une résistance des liaisons préjudiciables au transport de courants forts #et induit des pertes pouvant perturber le fonctionnement électrique du dispositif.
On a représenté sur la figure 1 une telle connexion 1 déposée sur un substrat isolant 2. Cette connexion rectilique de longueur L, de largeur 1, et d'épaisseur e est faite en un matériau de résis'- tivité
La résistance R de la connexion est alors donnée par: L
R Ixe
Pour diminuer cette résistance (afin d'améliorer le fonctionnement électrique), on peut jouer sur: - la résistivité du matériau, différente selon la nature de celui-ci.
Ceci n'amène aucune amélioration significative; - la longeur L en la réduisant au minimum. Tous les concepteurs minimisent cette grandeur en rapprochant les composants à connecter dans la limite de la capacité de l'environnement mécanique à dissiper la puissance. On ne saurait donc aller plus loin; - la largeur 1 en l'augmentant, ce qui n'est pas toujours possible, et qui augmente l'encombrement du circuit pour un gain de résistance faible; - l'épaisseur e en l'augmentant, ce qui n'est possible que dans certaines limites relativement étroites et conduit à des temps de dépôt prohibitifs et des difficultés de gravure des couches.
A titre d'exemple, en microélectronique hybride où sur un substrat est déposé une couche d'or chimique que l'on peut épaissir en recharge électrolytique pour obtenir une épaisseur totale de 10 micromètres, une piste de 2 cm de long et 1 mm de large présente une résistance d'environ 50 m 51 , ce qui entraîne une chute de tension de 0,5 V pour un courant de 10 A, ainsi qu'une dissipation de 5 W, ce qui est loin d'être négligeable.
Selon l'invention, on diminue de manière importante la résistance des connexions en reportant sur celles-ci des éléments conducteurs massifs qui les recouvrent et y sont fixés, par brasure par exemple, de manière conductrice.
D'autre caractéristiques et avantages de l'invention apparaîtront clairement dans la description suivante, faite à titre d'exemple non limitatif en regard des figures annnexées qui représentent:
- la figure 1, une vue en perspective d'un conducteur sur un substrat, obtenu selon une méthode connue ;
- la figure 2, une vue en perspective d'un circuit hybride, obtenu selon une méthode connue;
- la figure 3, une vue en coupe d'un circuit hybride, obtenu par le procédé selon l'invention.
On a représenté sur la figure 2 un circuit hybride de puissance connu pouvant véhiculer des courants intenses de l'ordre de plusieurs ampères. Ce circuit comprend:
- un substrat isolant 3 ;
- des connexions 4 en couches mince photogravée, servant à la liaison entre des composants 5 rapportés sur le substrat;
- éventuellement, des couches résistives 6 déposées et photogravées.
- des fils d'interconnexion 7 entre les plages de soudure des composants 5 et les conducteurs 4.
On a représenté sur la figure 3, une vue en coupe d'un circuit hybride de puissance selon l'invention pouvant véhiculer des courants très intenses pouvant atteindre plusieurs dizaines, voir plusieurs centaines, d'ampères. Les éléments de base de ce circuit sont les mêmes que ceux de la figure 2 et portent les mêmes références.
Pour obtenir un tel changement d'ordre de grandeur des intensités transmises, ce circuit comprend, selon l'invention, des éléments conducteurs 8, ayant la forme de lames massives, qui sont rapportées sur les connexions 4. Ces lames ont la forme des connexions qu'elles recouvrent et sont électriquement -fixées à celles-ci.
Les lames 8 sont avantageusement formées d'un matériau bon conducteur comme le cuivre, le nickel ou le molybdène. D'autres métaux, comme l'argent ou l'or, sont utilisables mais trop couteux.
Afin de ne pas perdre en performances thermiques, les lames conductrices 8 sont soudées ou brasées sur les conducteurs 4.
En microélectronique on a en plus des problèmes de dilatation thermique différentielle entre le substrat et les éléments rapportés, c'est à dire d'une part entre le substrat et les lames rapportées selon l'invention, et d'autre part entre ces lames rapportées et les composants électroniques.
En effet dans les gammes de température couramment rencontrées les variations peuvent dépasser la centaine de degrés, entraînant en cas de non accord de dilatation la rupture des brasures d'interface entre les différentes couches, voire la cassure de l'une d'elles.
Ainsi, il faut choisir des matériaux accordés selon ce coeffi dent et présentant une bonne conductibilité électrique et thermique.
Un bon compromis pour la réalisation selon l'invention consiste à utiliser pour les lames conductrices du molybdène.
Dans le cas d'un circuit hybride "couche mince", les matériaux peuvent être: - pour le substrat 3 de la céramique, ou de préférence de l'oxyde de béryllium, d'épaisseur comprise entre 0,2 et 5 mm.
- pour les pistes conductrices 4 : un empilage composite d'une couche d'accrochage permettant l'adhérence des couches supérieures sur le substrat, par exemple -en titane d'épaisseur environ 1110e de micron, puis d'une couche dite barrière de diffusion, par exemple en platine ou en palladium, d'épaisseur environ 1/10e de micron et enfin d'une couche conductrice par exemple en or avec une épaisseur de 2 microns. Cette dernière couche peut être obtenue en deux temps, par dépôt sous vide suivi d'un épaississement électrolytique.
- En cas de nécessité de zone résistive, on peut déposer une couche résistive, par exemple en nichrome, entre le substrat et la couche d'accrochage, cette dernière ne jouant plus qu'un rôle d'interface.
Après gravure sélective des couches aux différents motifs du circuit, on rapporte par brasure, selon l'invention, les lames nécessaires pour véhiculer les courants forts. Cette brasure utilise avantageusement des préformes réalisées en alliage eutectique, par exemple or-germanium ou or-étain, en cohérence avec la nature des métallisations à braser et selon les techniques connues de la métallurgie.
Les lames à rapporter selon l'invention sont avantageusement en molybdène pur, recouvert par exemple d'une couche d'or de quelques micromètres afin de faciliter la brasure. Ces lames ont une épaisseur proportionnelle au courant que l'on désire véhiculer.
Par exemple, une lame de 200 micrometres d'épaisseur permet de véhiculer un courant de 10A sur 20 mm de long sur une largeur de conduction de 1 mm, sans entraîner une chute de tension supérieure à 50 mV, ce qui est dix fois plus faible que dans le cas des réalisations connues.
La découpe à la géométrie des lames à rapporter peut être effectuée par exemple par gravure, ou bien par matriçage dans un feuillard de l'épaisseur désirée.
On peut aussi faire un découpage incomplet laissant solidaire par l'intermédiaire de ponts les différents éléments conducteurs, pour les reporter collectivement afin de simplifier leur positionnement relatif. On termine la découpe pour isoler ces éléments après report sur le substrat, à l'aide d'un laser par exemple.
On peut également reporter un feuillard sur le substrat préalablement photogravé au motif, ou simplement métallisé, puis faire une gravure chimique de l'ensemble du feuillard, sans attaquer la métallisation du substrat en cas de photogravure préalable.
Une fois réalisé le report des lames conductrices, les composants sont à leur tour brasés ou collés soit sur les lames, soit directement sur le substrat, puis interconnectés de façon connue par des fils, des rubans, ou des tresses, selon l'intensité des courants à véhiculer. Si on utilise la brasure, la préforme est choisie dans un alliage eutectique qui fond à plus faible température que celui utilisé entre les connexions et les lames, par exemple or-étain dans le cas où de l'or-germanium a été utilisé précédemment.
En ce qui concerne les liaisons vers l'extérieur du plan de connexion, on peut utiliser toutes les méthodes connues telle que des fils se raccordant à des broches ou de broches venant directement prendre le contact sur des plages prévues à cet effet.
L'invention qui a été décrite ci-dessus dans le cadre du procédé technologique dit "couches-minces", s'étend à tous les procédés de fabrication des supports de connexions plans.

Claims (8)

REVENDICATIONS
1. Procédé des fabrications d'un substrat pour circuit hybride comportant un substrat (3) isolant sur lequel sont déposées des connexions conductrices (4), caractérisé en ce que l'on reporte sur ces connexions des éléments conducteurs massifs (8) qui ont les mêmes dimensions que les connexions et les recouvrent en y étant fixés de manière conductrice.
2. Procédé selon la revendication 1, caractérisé en ce que l'on fixe les éléments conducteurs (8) aux connexions (4) par brasage.
3. Procédé selon l'une quelconque des revendications 1 et 2, caractérisé en ce les éléments conducteurs (8) ont la forme de lames plates.
3. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les éléments conducteurs (8) sont en molybdène.
5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que l'on grave tout d'abord les éléments conducteurs (8) dans une plaque en conservant des ponts qui les solidarisent entre eux, que l'on fixe ensuite les éléments conducteurs sur les connexions (4), puisque l'on coupe enfin les ponts qui réunissent ces éléments conducteurs.
6. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que l'on fixe sur les connexions (4) une plaque conductrice qui recouvre d'un seul tenant la totalité de celles-ci, et que l'on grave ensuite les éléments conducteurs (8) dans cette plaque sans attaquer les connexions.
7. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que l'on fixe une plaque conductrice sur une couche conductrice recouvrant le substrat et que l'on grave ensuite simultanément les connexions (4) et les éléments conducteurs (8) respectivement dans la couche et dans la plaque.
8. Procédé selon l'une quelconque des revendications l à 7, caractérisé en ce que l'on brase les éléments conducteurs (8) sur les connexions (4) avec un premier alliage et que l'on brase ensuite des éléments électroniques (5) sur les éléments conducteurs avec un deuxième alliage dont le point de fusion est plus bas que celui du premier.
FR8418464A 1984-12-04 1984-12-04 Procede de fabrication d'un substrat pour circuit hybride comportant des connexions faiblement resistives Expired FR2574222B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8418464A FR2574222B1 (fr) 1984-12-04 1984-12-04 Procede de fabrication d'un substrat pour circuit hybride comportant des connexions faiblement resistives

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8418464A FR2574222B1 (fr) 1984-12-04 1984-12-04 Procede de fabrication d'un substrat pour circuit hybride comportant des connexions faiblement resistives

Publications (2)

Publication Number Publication Date
FR2574222A1 true FR2574222A1 (fr) 1986-06-06
FR2574222B1 FR2574222B1 (fr) 1987-05-29

Family

ID=9310203

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8418464A Expired FR2574222B1 (fr) 1984-12-04 1984-12-04 Procede de fabrication d'un substrat pour circuit hybride comportant des connexions faiblement resistives

Country Status (1)

Country Link
FR (1) FR2574222B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0431586A2 (fr) * 1989-12-07 1991-06-12 Kabushiki Kaisha Toshiba Dispositif semi-conducteur de haute puissance
US9054530B2 (en) 2013-04-25 2015-06-09 General Atomics Pulsed interrupter and method of operation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607379A (en) * 1968-01-22 1971-09-21 Us Navy Microelectronic interconnection substrate
FR2216750A1 (fr) * 1973-02-07 1974-08-30 Finsterhoelzl Rafi Elekt
US3997380A (en) * 1970-04-17 1976-12-14 Compagnie Internationale Pour L'informatique Method of engraving a conductive layer
FR2528657A1 (fr) * 1982-06-11 1983-12-16 Gen Electric Ensemble electrique comprenant un motif de conducteurs lie a un substrat non metallique et procede de fabrication de cet ensemble
GB2125618A (en) * 1982-08-19 1984-03-07 Denki Kagaku Kogyo Kk Hybrid integrated circuit and preparation thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607379A (en) * 1968-01-22 1971-09-21 Us Navy Microelectronic interconnection substrate
US3997380A (en) * 1970-04-17 1976-12-14 Compagnie Internationale Pour L'informatique Method of engraving a conductive layer
FR2216750A1 (fr) * 1973-02-07 1974-08-30 Finsterhoelzl Rafi Elekt
FR2528657A1 (fr) * 1982-06-11 1983-12-16 Gen Electric Ensemble electrique comprenant un motif de conducteurs lie a un substrat non metallique et procede de fabrication de cet ensemble
GB2125618A (en) * 1982-08-19 1984-03-07 Denki Kagaku Kogyo Kk Hybrid integrated circuit and preparation thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, volume 9, no. 12, mai 1967, pages 1679-1680, New York, US; K.J. PUTTLITZ et al.: "Formation of circuit layout including bulk metal electrode" *
THIN SOLID FILMS, volume 83, no. 2, septembre 1981, pages 165-172, Lausanne, CH; S. SCHILLER et al.: "Complete thin film system for hybrid circuits sputtered with the Plasmatron" *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0431586A2 (fr) * 1989-12-07 1991-06-12 Kabushiki Kaisha Toshiba Dispositif semi-conducteur de haute puissance
EP0431586A3 (en) * 1989-12-07 1992-06-03 Kabushiki Kaisha Toshiba High-power semiconductor device
US9054530B2 (en) 2013-04-25 2015-06-09 General Atomics Pulsed interrupter and method of operation

Also Published As

Publication number Publication date
FR2574222B1 (fr) 1987-05-29

Similar Documents

Publication Publication Date Title
EP0030186B1 (fr) Shunt de mesure à compensation de tension d'erreur induite
EP0638933B1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
US7504312B2 (en) Stacked electrical resistor pad for optical fiber attachment
EP0424254B1 (fr) Résistance électrique sous forme de puce à montage de surface et son procédé de fabrication
EP0310463A1 (fr) Boîtier pour circuit intégré de haute densité
FR2501415A1 (fr) Base conductrice de la chaleur et de l'electricite destinee a recevoir un element semi-conducteur et son procede de fabrication
FR2646018A1 (fr) Dispositif semiconducteur et son procede de fabrication
EP0269485B1 (fr) Dispositif de mesure formant un fluxmètre et un capteur de température combinés, constitué d'une structure multicouche, procédé de fabrication d'un tel dispositif et structure multicouche
US5332695A (en) Method of manufacturing semi conductor device mounted on a heat sink
FR2736206A1 (fr) Procede de realisation d'un substrat d'interconnexion permettant de connecter une puce sur un substrat de reception
EP1170794A1 (fr) Procédé de fabrication d'un composant électronique de puissance, et composant électronique de puissance ainsi obtenu
EP0044758B1 (fr) Dispositif de terminaison d'une ligne de transmission, en hyperfréquence, à taux d'ondes stationnaires minimal
FR2580111A1 (fr)
FR2574222A1 (fr) Procede de fabrication d'un substrat pour circuit hybride comportant des connexions faiblement resistives
EP1239515B1 (fr) Substrat pour circuit électronique de puissance et module électronique de puissance utilisant un tel substrat
JPH0421359B2 (fr)
FR2830670A1 (fr) Inductance et son procede de fabrication
FR2511193A1 (fr) Support en materiau colamine pour le refroidissement et l'encapsulation d'un substrat de circuit electronique
CA2915853C (fr) Capteur differentiel de temperature
FR2812969A1 (fr) Capteur micro-usine avec soudure electrolytique et procede de fabrication
EP0983616B1 (fr) Procede et dispositif pour connecter deux elements millimetriques
CA1153128A (fr) Circuits electriques
EP0140747A1 (fr) Perfectionnements aux sondes de mesure de niveau
EP0840373A1 (fr) Procèdè de liaison d'un substrat de diamant à au moins un substrat métallique
FR2554275A1 (fr) Dispositif de connexion pour un semi-conducteur de puissance