JPS58125854A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58125854A JPS58125854A JP57007620A JP762082A JPS58125854A JP S58125854 A JPS58125854 A JP S58125854A JP 57007620 A JP57007620 A JP 57007620A JP 762082 A JP762082 A JP 762082A JP S58125854 A JPS58125854 A JP S58125854A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package substrate
- favorable
- glass
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は熱放散性が良く、コストの低い半導体装置に関
するものである。
するものである。
一般K、たとえばサーディッ1Nの半導体装置において
は、パッケージ基板としてセラミック材料が用いられて
いる。
は、パッケージ基板としてセラミック材料が用いられて
いる。
ところが、セラミック材料は熱抵抗が太き(、熱放散性
が艮くないので、消費電力の大きい半導体装置では熱の
放散を改善することが望まれている。
が艮くないので、消費電力の大きい半導体装置では熱の
放散を改善することが望まれている。
しかしながら、パッケージ基板はシリコン(Si)材料
の半導体ペレットを取り付ける必畳上、熱放散台は良く
てもシリコンとの熱膨張係数の差があり過ぎる材料を使
用することは不適当である。
の半導体ペレットを取り付ける必畳上、熱放散台は良く
てもシリコンとの熱膨張係数の差があり過ぎる材料を使
用することは不適当である。
本発明の目的は、前記したS龜に鑑み、熱放散性が良く
、しかもコストの憶い半導体装置を提供することにある
っ この目的を達成するため、本発明は、パッケージ基板と
して、ガラス材料中に、ガラス材料と密着性の長い金属
材料を増給込んだものを用いることV特徴とする。
、しかもコストの憶い半導体装置を提供することにある
っ この目的を達成するため、本発明は、パッケージ基板と
して、ガラス材料中に、ガラス材料と密着性の長い金属
材料を増給込んだものを用いることV特徴とする。
以下、本発明を図面に示す実施例にしたがって詳細に説
明する。
明する。
第1図は本発明による半導体装置の一実施例を示す断面
図である。
図である。
本実施例の半導体装置はいわゆるサーディツプ型のもの
!あろうこの半導体装置のパッケージ基板1は、第2図
にも示すようK、たとえば硼ケイ酸ガラスの如きガラス
材料2の中に、該ガラス材料2との密着性が艮(かつ熱
伝導性の高い*翼、たとえばアルミニウム(A1)また
は鋼(Cu)よりなる金属l13を厚さ方向(上下方向
)に多数規則的に堀め込んだ構造を有している。したが
って、このパッケージ基板lは熱放散性が良く、極めて
安価であり、またW刺性も良好である。
!あろうこの半導体装置のパッケージ基板1は、第2図
にも示すようK、たとえば硼ケイ酸ガラスの如きガラス
材料2の中に、該ガラス材料2との密着性が艮(かつ熱
伝導性の高い*翼、たとえばアルミニウム(A1)また
は鋼(Cu)よりなる金属l13を厚さ方向(上下方向
)に多数規則的に堀め込んだ構造を有している。したが
って、このパッケージ基板lは熱放散性が良く、極めて
安価であり、またW刺性も良好である。
前記パッケージ基板1の中央部上には、低融点ガラス等
よりなる電気絶縁性のベレット付は材料4を介して半導
体ペレット5がボンディングされている。また、半導体
ベレット5の電極部は、パッケージ基@1上に低融点ガ
ラスの封止材6を介して取り付けられたリードフレーム
7のインナーリード部とワイヤ8により電気的に接続さ
れている。さらK、半導体ベレット5等は侭融点ガラス
の刺止材9を介して接着されたセラミック材料のキャッ
プlOにより刺止されている。
よりなる電気絶縁性のベレット付は材料4を介して半導
体ペレット5がボンディングされている。また、半導体
ベレット5の電極部は、パッケージ基@1上に低融点ガ
ラスの封止材6を介して取り付けられたリードフレーム
7のインナーリード部とワイヤ8により電気的に接続さ
れている。さらK、半導体ベレット5等は侭融点ガラス
の刺止材9を介して接着されたセラミック材料のキャッ
プlOにより刺止されている。
本実施例によれば、パッケージ1板lが、ガラス材料2
の中に、該ガラス材料2との密着性が艮(かつ熱伝導性
の高い金属よりなる金属113を多数個め込んだ構造で
あるので、骸パッケージ基板lを通しての熱放散性は、
特に金属iI3の存在により非常に良好となる。その結
果、本実施例は峙に消費電力の高い半導体装置として極
めて好適なものである。また、本実施例のパッケージ基
板lはコストか非常に安価となる。さらに、ガラス材料
2と金属嵜3との密51性は非常に艮いQ)で、密刺性
も良好である。しかも、このパッケージ基板1はシリコ
/の半導体ペレット5との熱膨張係数の差が小さいので
、ベレットボンディングも良好に行うことができる。
の中に、該ガラス材料2との密着性が艮(かつ熱伝導性
の高い金属よりなる金属113を多数個め込んだ構造で
あるので、骸パッケージ基板lを通しての熱放散性は、
特に金属iI3の存在により非常に良好となる。その結
果、本実施例は峙に消費電力の高い半導体装置として極
めて好適なものである。また、本実施例のパッケージ基
板lはコストか非常に安価となる。さらに、ガラス材料
2と金属嵜3との密51性は非常に艮いQ)で、密刺性
も良好である。しかも、このパッケージ基板1はシリコ
/の半導体ペレット5との熱膨張係数の差が小さいので
、ベレットボンディングも良好に行うことができる。
なお、本実施例の金属l1I3は規則的に配列されてい
るが、不規則な配列でもよく、またその本畿も何ら限定
されるものではない。
るが、不規則な配列でもよく、またその本畿も何ら限定
されるものではない。
第3図は本発明による半導体装置の他の1つの実III
Aガを示す断面図である。本実施例では、IJ −ドフ
レームを全く使用せず、パッケージ基板lの金属Iw3
自体をリードとして用いるよう電気的に接続したもので
あり、パッケージ基板1はいわゆるテップキ今リアとし
て利用されている。そのため、本実施例においては、ワ
イヤ8の一端は金属@38の上端面に直接ボンディング
され、該金属1Ii3の下端面は図示の如く、たとえば
半田11により支持基板(プリント基板)12上のメタ
ライズ層13に接合さnている。
Aガを示す断面図である。本実施例では、IJ −ドフ
レームを全く使用せず、パッケージ基板lの金属Iw3
自体をリードとして用いるよう電気的に接続したもので
あり、パッケージ基板1はいわゆるテップキ今リアとし
て利用されている。そのため、本実施例においては、ワ
イヤ8の一端は金属@38の上端面に直接ボンディング
され、該金属1Ii3の下端面は図示の如く、たとえば
半田11により支持基板(プリント基板)12上のメタ
ライズ層13に接合さnている。
したがって、本実施例の場合にも、熱放散性が良く、し
かも低コストの半導体装置を得ることができる。
かも低コストの半導体装置を得ることができる。
以上説明したように、本発明によれば、熱放散性が良好
で、低コストの半導体装置を得ることかできる。
で、低コストの半導体装置を得ることかできる。
第1図は本発明による半導体装置の一実施例の断面図、
第2図は第1図の半導体装置に用いられるパッケージ基
板の斜視図、第3図は本発明による半導体装置の他の1
つの実施IpHを示す断面図である。 1・・・パッケージ基板、2・・・ガラス材料、3・・
・金属線、4・・・ベレット付は材料、5・・・半導体
ペレット、6・・・刺止材、7・・・リードフレーム、
8・・・ワイヤ、9・・・刺止材、1o・・・キャップ
、11・・・半田、12・・・支持基板、13・・・メ
タライズ層。
第2図は第1図の半導体装置に用いられるパッケージ基
板の斜視図、第3図は本発明による半導体装置の他の1
つの実施IpHを示す断面図である。 1・・・パッケージ基板、2・・・ガラス材料、3・・
・金属線、4・・・ベレット付は材料、5・・・半導体
ペレット、6・・・刺止材、7・・・リードフレーム、
8・・・ワイヤ、9・・・刺止材、1o・・・キャップ
、11・・・半田、12・・・支持基板、13・・・メ
タライズ層。
Claims (1)
- 【特許請求の範囲】 14 ガラス材料の中に、ガラス材料との密着性の良
い金属材料V埋め込んでなるパッケージ基板を有する半
導体装置。 2、金属材料の端面にワイヤボンディングを行い、鉄金
属材料をリードとして用いることを特徴とする特許請求
の範囲第1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57007620A JPS58125854A (ja) | 1982-01-22 | 1982-01-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57007620A JPS58125854A (ja) | 1982-01-22 | 1982-01-22 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58125854A true JPS58125854A (ja) | 1983-07-27 |
Family
ID=11670855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57007620A Pending JPS58125854A (ja) | 1982-01-22 | 1982-01-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58125854A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5138439A (en) * | 1989-04-04 | 1992-08-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
-
1982
- 1982-01-22 JP JP57007620A patent/JPS58125854A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5138439A (en) * | 1989-04-04 | 1992-08-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0935286A4 (en) | COPPER CIRCUIT JUNCTION SUBSTRATE AND PROCESS FOR PRODUCING THE SAME | |
JPS59141249A (ja) | 電力チツプ・パツケ−ジ | |
US11972997B2 (en) | Semiconductor device | |
JPH0629459A (ja) | 半導体装置およびその製造方法 | |
JPH05198701A (ja) | 半導体装置用パッケージ | |
JP2590521B2 (ja) | チップキャリア | |
JPS58125854A (ja) | 半導体装置 | |
JPH0638458B2 (ja) | チツプキヤリアとその製造方法 | |
JPH0196952A (ja) | 気密封止チツプキヤリア | |
JP3048707B2 (ja) | 混成集積回路 | |
JPS63284831A (ja) | 混成集積回路の製造方法 | |
CN101752335B (zh) | 半导体装置以及半导体装置的制造方法 | |
JPH0382142A (ja) | 半導体装置 | |
JPS5961054A (ja) | 半導体装置 | |
JPH0364934A (ja) | 樹脂封止型半導体装置 | |
JPS635247Y2 (ja) | ||
JPS63276258A (ja) | 半導体集積回路装置 | |
JPH01238099A (ja) | 混成集積回路装置 | |
JPH03292761A (ja) | チップキャリヤ | |
JPS6030146A (ja) | リ−ドボンディング構造 | |
JPS60171747A (ja) | 半導体装置 | |
JPS62115796A (ja) | 光半導体用ヒ−トシンクの電極構造 | |
JPH01215027A (ja) | 金属ベースはんだ付部の構造 | |
JPH0897354A (ja) | 混成集積回路装置 | |
JP2004235365A (ja) | 半導体素子収納用パッケージおよび半導体装置 |