JPS63160257A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS63160257A
JPS63160257A JP61307187A JP30718786A JPS63160257A JP S63160257 A JPS63160257 A JP S63160257A JP 61307187 A JP61307187 A JP 61307187A JP 30718786 A JP30718786 A JP 30718786A JP S63160257 A JPS63160257 A JP S63160257A
Authority
JP
Japan
Prior art keywords
substrate
plate
semiconductor
semiconductor device
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61307187A
Other languages
English (en)
Inventor
Masahisa Iketani
昌久 池谷
Yutaka Ota
豊 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP61307187A priority Critical patent/JPS63160257A/ja
Publication of JPS63160257A publication Critical patent/JPS63160257A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、動作時に大きな発熱を伴うような高出力、
或いは高速動作の゛L導体装置に好適な構造と、このよ
うな構造をイ1゛する半導体装置の製造を容易に行なう
ことが出来る方法とに関するものである。
(従来の技術) 従来から、種々の構造の半導体装置が提案されている。
このよりな゛i導体装置を製造す払ためには、先ず半導
体基板上に能動層や電極を形成して複数の半導体装置を
この半導体基板に作り込み、その後、この半導体基板を
゛i4体装置に分割している。
例えばG a A s )!f=導体装置の製造工程に
おいて、GaAsJJ:板に複数の半導体装置が作りつ
けられた後の工程は、一般に、以下のようなものであっ
た。
先ず、例えばワックスを用い、複数の半導体装置の作り
つけられたG a A s jQ板を、この作りつけ面
側で研磨盤に固定する。
次に、この作りつけ面とは反対側、すなわちGaAs基
板の裏面を直径が例えば約0.3μm°のアルミナ粒子
を用いて研磨してこの基板の厚みを所定の厚みまで減す
る。
次に、基板を研磨盤から分離し、その後、トリクロルエ
チレン、アセトン等のような好適な41機溶剤を用いて
この基板を洗浄する。続いて、この基板の裏面上にバッ
クメタルを形成する。このバックメタルは例えばT i
 / A u / S nで構成することが出来、例え
ば、 1000,3000.20000人の膜厚にそれ
ぞれ形成する。
次に、ブローバによってこのGaAs基板上の各半導体
装置の特性を個々に測定する。
続いて、このGaAs基板の裏面に粘着性テープを貼付
る。このテープは、非塩化ビニル基材で構成したエレク
トロンテープ等を使用することが出来る。
次に、GaAs基板表面側からこの基板を個別の半導体
装置に分割するためのダイシングを行なう。
ダイシングの終了した゛h導体装置に対しては外観選別
が行なわれ、その後良品の半導体装置についてはダイス
ポンディング、ワイヤボンディング等を含むアセンブリ
プロセス工程へ送られる。
このようにして得られた゛i導体装置は、一般に、この
半導体装置の基板裏面をこの寥導体装置専用のパッケー
ジ、或いはリードフレーム等に直接に固着させた構造を
存するものであった。
ところで、上述のような半導体装置製造工程の諸条件は
、その半導体装置の種類に応じて大きく異なる。上述し
たGaAs基板上に複数の半導体装置を作りつけた後に
行なう基板裏面の研磨工程における研磨代も、例えば製
造しようとしている半導体装置の動作時の発熱量の大き
さによって大きく異なったものになる。すなわち、半導
体装置が例えば高周波パワーF E T (Fieid
 EffecLTransistor )或いはA/D
コンバータのような場合であれば動作時の発熱量も大き
なものになるから、このデバイスを安定に動作させるた
め、基板の熱容量を小さくし発生する熱をパッケージ等
の放熱媒体等を介して速やかに放熱するのが好ましい。
従って、複数の半導体装置が作りつけられた基板の裏面
の研磨代を大きな値にして、研磨終了後の基板の厚みを
薄くすることが好ましい。
現在入手が容易なGaAs基板を用いた例で上述の基板
厚みにつき考慮する。基板としては1例えば直径が3イ
ンチ(1インチは約2.54cm。以下同様)で厚みが
600μmのものがある。そして、動作時の発熱量がそ
れ程大きな値にはならないFET等の場合であれば研磨
終了後の基板厚みを400μm程度にしている、又、上
述したように発熱量が大きな半導体装置においては基板
の厚みを100μm程度にまで薄くする必要がある。
又、厚みが600μmの基板に複数の半導体装置を作り
つけること、この厚さの基板を研1g盤に貼付けること
及びその後この基板を例えば100μmの厚みになるま
で研磨することは従来技術でも可能であった。
(発明が解決しようとする問題点) しかしながら、基板厚みが100μmの厚みになるまで
研磨した後の従来の製造工程では以下に説明するような
問題点があった。
研磨の終了した基板は、直径が3インチもあるにもかか
わらず厚さが100μmでしかない。このため、研磨盤
から基板を分離する際、或いは分離後の基板洗浄の際等
において、基板の破損が生じ易くなるという問題点があ
った。
さらに、基板の厚みか非常に薄いために基板の反りが生
じ、よって、例えばダイシング工程で基板に粘着テープ
をij、liつつける際等に不具合が生じる。これによ
っても基板の破損が生じ易くなる。
この発明の目的は、上述した問題点を解決し、動作時に
大きな発熱を伴うような高出力、或いは高速動作の゛詐
導体装置に好適な放熱効果の優れた構造と、このような
半導体装置を容易に製造することが出来る方法とを提供
することにある。
(問題点を解決するための手段) この目的の達成を図るため、この発明の半導体装置によ
れば、複数の半導体装置が作りつりらた半導体基板を分
割して得られた個別の半導体装において、 個別の半導体装置の基板裏面に、この基板裏の面積と実
質的に等しい面積を有しかつ剛性及放熱性を有する板状
体を具えて成ることを特徴する。
又、この発明の半導体装置の製造方法にょ4ば、複数の
半導体装置が作りつけらねた半導体。
板のこの作りつけ面側を研磨盤に固定しこの作1つけ面
とは反対側の基板面を研磨した後この研E面に剛性及び
放熱性を有する板状体を固着する二程と、面述の基板を
前述の研磨盤から分離したj前述の基板と前述の板状体
との積層体を半導体装置に分割する工程とを含むことを
特徴とする。
(作用) この発明の半導体装置によれば、基板裏面にh熱性に優
れた板状体を具えているから、半導体装置が動作する際
に生じた熱はこの板状体を介し1放熱される。
れ   又、この発明の゛V、導体装置の製造方法によ
れ装  ば、複数の半導体装置の作りつけられた半導体
基板が研磨盤に固定されている時にこの基板の研磨m 
 面に剛性及び放熱性を有する板状体が固着されび  
る。従って、この板状体が基板の補強板として作ヒ  
 川するから、基板の熱容量を小さくするために基板を
薄い厚みに研磨しても、その後に行なう研磨1  盤と
基板との分離作業等における基板の破損が生^   し
にくくなる。
フ    さらに、基板と板状体との積層体を半導体装
置1  に分割するから、この板状体の部分がそのまま
半導体装置のヒートシンクになる。
!!(実施例) 以下1図面を参照して、この発明の半導体装置及びその
製造方法の一実施例につき説明する。
尚、以下の実施例の説明に用いる各図は、この発〔、明
が理解できる程度に概略的に示しであるにすぎず、各構
成成分の寸法、形状及び配置関係は図示例に限定される
ものではない。又、各図において同一の構成成分につい
ては同一の符号を付して示しである。
先ず、この発明の半導体装置の構造につき説明する。第
1図は、複数の半導体装置が作りつけられた半導体基板
を分割して得られたこの発明に係る半導体装置の概略構
造を半導体基板面に直交する而で切ってとって示す断面
図である。尚、ここで云う半導体装置とは1例えばFE
T−個の場合や大規模集積回路の場合を含める。
第1図において、11は半導体装置が作りつけられた半
導体基板を示し、Ilaはこの基板の半導体装置の作り
つけられた側の面を示す。この基板11の作り付は面1
1aとは反対側の面(基板裏面と称する。)には、基板
11の裏面の面積と実質的に等しい面積を有しかつ剛性
及び放熱性を有する板状体13を具えている。この板状
体を構成する材料として好適なものは、例えば銅、アル
ミニウム等の金属材料、シリコン基板、或いは樹脂板に
熱伝導性に優れる金属を被覆したようなものが考えられ
る。尚、この剛性の程度や放熱性の程度は半導体基板の
厚みや半導体装置の設計に応じ変更することが出来る。
又、この板状体!3と゛ト導体基板11の裏面とをこの
実施例の場合接着剤15で互いに固着しである。
この接着剤15は例えばエポキシ樹脂等の好適な接着剤
を用いることが出来るが、いずれの場合も熱伝導率の優
れたものを用いるのが好適である。
又、この実施例の場合板状体13の基板11とは反対側
の面にダイスボンディング川バックメタル17を具える
。このバックメタル17は例えば従来同様にTi/^u
/Snを以って構成することが出来る。しかしながら、
このバックメタルについては、半導体装置の設計に応じ
て材質を変更したり、又バックメタルを設けない場合も
生ずる。
第2図は第1図に示したこの発明の半導体装置をパッケ
ージに実装した状態の一例を概略的に示す断面図である
。この例はダイスボンディング及びワイヤボンディング
による実装例である。
第2図において、21はパッケージの一部分を示す。2
3はワイヤボンディングに用いた例えば金(Au)線を
示す。尚、この発明の$導体装置は、第2図に示す実装
方法に限定されるものではなく、他の実装方法で実装出
来ることは明らかである。
次に、第3図(A)〜(G)、第4図(A)及び(B)
を参照してこの発明の半導体装置の製造方法の一例につ
き説明する。
尚、この発明の製造方法は、半導体基板に複数の半導体
装置の作りつけが終了した後の工程での製造方法につい
てなされたものである。従って、この発明に係る工程よ
り前の半導体装置の作りつけ工程はどのようなものであ
っても良い。
又、以下の実施例を直径が3インチで厚みが600μm
のGaAs基板を半導体基板とした例で説明する。
第3図(A)〜(G)は、複数の半導体装置の作りつけ
が終了した以後に行なう、この発明の半導体装置の製造
方法を示す製造工程図である。これら図は製造進度に応
じた半導体基板を半導体装置の作りつけ面に直交する方
向で切って概略的に示した断面図である。
第3図(A)において、31は複数の半導体装置の作り
つけが終了したGaAs半導体基板を示す。又、51は
研磨盤の一部分示す。この研磨盤51は例えばアルミニ
ウムから成る定盤で構成することが出来、研磨装置に応
じた所定の形状大きさのものである。半導体基板31は
、半導体装置が作りつけられた而(表面と称する)で研
磨盤51に固定されている。この固定を例えば融点温度
が約45℃であるワックスを用いて行なった。続いて、
半導体基板31の裏面を研磨機の定板52上の好適な研
磨材53によって所定の厚み例えば約100μmの厚さ
になるまで研磨する(第3図(A))。
次に、半導体基板の研磨面を研磨盤に固定した状態のま
まで洗浄する。この実施例の場合この洗浄を、半導体基
板付き研磨盤をアセトン中に二回浸消させた後、純水中
に二回浸漬させることで行なった。
、次に、研磨した面に剛性及び放熱性を有する板状体を
固着する。この工程を例えば以下のような手順で行なう
ことが出来る。
第3図(A)に示した半導体基板付き研磨盤を研磨面が
上を向くように例えば作業台に載置する(第3図(B)
)。次に、半導体基板3Iに対し゛L導体基板31の外
周部に接しこの外周を囲うようなリング状の専用治具5
5を装着する(第3図(C))。第4図(A)はこの専
用治具55の平面図、第4図(B)はその側面図である
。この場合の専用治具55は、基板直径が3インチであ
ることから、内径Rが77mmで、高さH及び肉J5T
がそれぞれ3mmのものとしである。この専用治具55
はJ^板と板状体との接着に用いる接着剤が半導体基板
裏面以外の領域に流れ出すことを防止するためのもので
ある。この(V用油具55にはこの接着剤がこの治具5
5に固着することがないような処理を予め行なっておく
専用治具55に囲まれた半導体基板31の裏面に例えば
熱硬化性の例えばあるエポキシ系接着剤33をこの場合
約Sccの量流し込む。続いて、この接着剤33ヒに剛
性及び放熱性を有する板状体としての例えば300μm
の板厚の銅板35を載せる。この銅板35のJ’Jみは
、薄いJ’Jみになっている半導体基板31の補強板の
役11を果せること及び製造工程で用いる治工共等の・
1゛法等考慮して決定したが、この値は゛i導体装置の
設計に応じ変更することができること明らかである。
次に、この銅板35の接着剤33に接する面とは反対側
の面側からこの銅板35を加圧する(第3図(C)中、
矢印Pで示す。)。そして、半導体基板31等を加圧状
態のまま、この場合約200℃の温度の恒温槽に約3時
同人れて接着剤を硬化させる(第3図(D))。この処
理を経た後半導体基板3dz面と、銅板35とが固着さ
れる。
次に、専用治具55を取り外し、研磨盤51側からこの
研磨盤5Iを熱して゛#4体J^板を研磨板に固定させ
ているワックスを溶解させ、その間に半導体基板31と
銅板35とを固着して得た積層体37を研磨盤51から
分離する。第3図(E)は分離作業が終了した61層体
37を複数の了導体装置が作りつけられている面側を上
にして示した断面図である。
次に、この積層体37を洗浄する。この洗浄をこの場合
トリクロルエチレンの蒸気中に積層体37を二回晒し、
続いて、アセトン中に二回浸漬することで行なう。
次に、銅板35の基板31と接する面とは反対側面に、
好適な方法によって例えばTi/Au/Snで構成した
バックメタル39を形成する。
次に、半導体基板31と、銅板35との積層体37を個
別の半導体装置に分割する。この分割処理は例えば以下
のように行なう。
第3図(F)及び(E)は上述の積層体37の一部分に
注目して示した断面図であり、これら図において41で
示す領域は個別の゛ト導体装置が作り込まれている領域
を示す。
先ず、所定のダイシングラインに従い、HみがW、の例
えば45μmのブレードを用いて半導体基板31表面か
ら銅板35に至るまでのダイシングを行なう(第3図(
F))。次に、厚みがW2(w2<w、)の例えば25
μmのブレードを用い露出している銅板35に対してダ
イシングを行なう(第3図(G))。このように分割を
行なうことによって不導体」^板と、銅とが共存するも
のの切断を容易に行なうことが出来る。
分割の終了した個別の半導体装置は第1図を用いて既に
説明したように、基板裏面に、この基板裏面の面積と実
質的に等しい面積を有しかつ剛性及び放熱性を有する銅
板をJ(えたものになる。
ダイシングの終−rした゛b導体装置に対しては外観選
別が行なわれ、その後良品の半導体装置については例え
ばダイスボンディング、ワイヤボンディング等を含むア
センブリプロセス工程へ送る。その結果第2図を用いて
既に説明したように実装された半導体装置が得られる。
尚、この発明は上述の実施例に限定されるものではない
。実施例中で説明した例えば、洗浄方法、接着方法、接
着治具の材質、寸法及び構造、!1導体装置の分割方法
等は!し導体装置の設計に応じ変更することが出来る。
又、実施例ではごh導体基板をGaAs基板とした例で
説明したが、例えばシリコン、InP等の他の半導体基
板を用いる場合であってもこの発明を適用することが出
来ること明らかである。
(発明の効果) 上述した説明からも明らかなように、この発甲の半導体
装置は、基板裏面に放熱性に優れた板状体を具えたもの
である。これがため、半導体装置の動作時に生ずる熱を
効率良く放熱することが出来る。
又、この発明の半導体装置の製造方法によれば、剛性及
び放熱性を有する板状体を半導体基板裏面に固着させて
装置の製造を行なうから、半導体基板自体の熱容量を小
さくするためにこの基板を薄い厚みに加工しても基板の
破損、反り等が生ずることがない。従って、作業時間の
短縮、製造歩留りの向上を図ることが出来る。さらに、
この板状体を半導体装置のヒートシンクとしてそのまま
用いているから、半導体装置の動作時に発生する熱をよ
り効率的に放熱することが出来る。
これがため、動作時に大きな発熱を伴うような晶出力、
或いは高速動作の半導体装置に好適な構造と、このよう
な構造を具える半導体装置を容易に製造することが出来
る方法とを提供することが出来る。
4、図面I)rf5rrLrt説明 第1図は、この発明の半導体装置の構造を概略的に示す
断面図、 i2図は、この発明の゛ト導体装置をパッケージに実装
した例を示す断面図、 i3図(A)〜(G)は、この発明の半導体装置の製造
方法を示す製造工程図、 第4図(A)&び(B)は、この発明の製造方法で用い
る専用治具を示す平面図及び側面図である。
+1,31−・・半導体基板 +1a ・・・不導体装置が作りつけられた面+3.:
15−・板状体、   +5.:+3−・・接着剤17
.39−・・バックメタル、21・・・パッケージの 
部分23−・・金線、       51・・・研磨板
52−・・研磨装置の一部分、53・・・研磨材55−
−* l1i(用油JL。、 11  モ導4$−瓜板 /Itl   キ1トイ本叛、iがイ乍す1丁うれ千は
石/3  ff1−1r棒   15:*I$l+17
・パックメタル こI7+発期の牛賽惨袋デ乞示ず期”面図第1図 zI/ぐツγ−ブの−−8P公  23・金」聚二の発
明V1牛ヰづ参袋1の災裟例乞示す跡面コ第2図 Jl  半善惨幕版  51:2庸盤 5z 石Tf刀き曳記デの一音pデト    fj・k
叶乃き享γJ5 専用洒央 この発日月の製ay;云乞禾す工狂図 第3図 P     PP Jj  す多に看11リ  j51オ反状゛イ4ミ37
  tt/@棒 この発明の契還方迄8示1工1図 第3図 専用−/臼玖乞示て毛面図及び°4列面図第4図

Claims (2)

    【特許請求の範囲】
  1. (1)複数の半導体装置が作りつけられた半導体基板を
    分割して得られた個別の半導体装置において、 個別の半導体装置の基板裏面に、該基板裏面の面積と実
    質的に等しい面積を有しかつ剛性及び放熱性を有する板
    状体を具えて成ることを特徴とする半導体装置。
  2. (2)複数の半導体装置が作りつけられた半導体基板の
    当該作りつけ面側を研磨盤に固定し該作りつけ面とは反
    対側の基板面を研磨した後該研磨面に剛性及び放熱性を
    有する板状体を固着する工程と、 前記基板を前記研磨盤から分離した後前記基板と前記板
    状体との積層体を半導体装置に分割する工程と を含むことを特徴とする半導体装置の製造方法。
JP61307187A 1986-12-23 1986-12-23 半導体装置及びその製造方法 Pending JPS63160257A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61307187A JPS63160257A (ja) 1986-12-23 1986-12-23 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61307187A JPS63160257A (ja) 1986-12-23 1986-12-23 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS63160257A true JPS63160257A (ja) 1988-07-04

Family

ID=17966088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61307187A Pending JPS63160257A (ja) 1986-12-23 1986-12-23 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS63160257A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2646018A1 (fr) * 1989-04-12 1990-10-19 Mitsubishi Electric Corp Dispositif semiconducteur et son procede de fabrication
JP2010238910A (ja) * 2009-03-31 2010-10-21 Toppan Printing Co Ltd Icチップの製造方法
JP2011108723A (ja) * 2009-11-13 2011-06-02 Toppan Printing Co Ltd Icチップの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2646018A1 (fr) * 1989-04-12 1990-10-19 Mitsubishi Electric Corp Dispositif semiconducteur et son procede de fabrication
JP2010238910A (ja) * 2009-03-31 2010-10-21 Toppan Printing Co Ltd Icチップの製造方法
JP2011108723A (ja) * 2009-11-13 2011-06-02 Toppan Printing Co Ltd Icチップの製造方法

Similar Documents

Publication Publication Date Title
JP4544231B2 (ja) 半導体チップの製造方法
TW200411755A (en) Method of processing a semiconductor wafer
JP2002100588A (ja) 半導体装置の製造方法
JP2950472B2 (ja) 電子集積回路パッケージのメタライゼーション構造を形成する方法
CN101752273B (zh) 半导体器件的制造方法
JP6304243B2 (ja) 半導体装置、半導体装置の製造方法
TW201824729A (zh) 靜電夾盤及靜電夾盤的製造方法
US10933618B2 (en) Carrier plate removing method
TWI790395B (zh) 載板的去除方法
JP2005039088A (ja) 切削方法、切削装置及び半導体装置の製造方法
JPS63160257A (ja) 半導体装置及びその製造方法
JP2000173952A (ja) 半導体装置及びその製造方法
JP2007180252A (ja) 半導体装置の製造方法
JP5223215B2 (ja) ウェハー構造体及びその製造方法
JP2001085453A (ja) 半導体装置の製造方法
TWI782189B (zh) 剝離方法
JP2007005366A (ja) 半導体装置の製造方法
TWI841795B (zh) 被加工物之加工方法
JPH0661203A (ja) 半導体ウェハの研磨方法
KR102670600B1 (ko) 박리 방법
JP2803805B2 (ja) 半導体装置の製造方法
JP2005347675A (ja) 微小な構造を有する素子の製造方法
JP2858705B2 (ja) 半導体装置の製造方法
JPS6181651A (ja) 半導体装置の製造方法
TW202205462A (zh) 載板之除去方法