JP2950472B2 - 電子集積回路パッケージのメタライゼーション構造を形成する方法 - Google Patents

電子集積回路パッケージのメタライゼーション構造を形成する方法

Info

Publication number
JP2950472B2
JP2950472B2 JP10005451A JP545198A JP2950472B2 JP 2950472 B2 JP2950472 B2 JP 2950472B2 JP 10005451 A JP10005451 A JP 10005451A JP 545198 A JP545198 A JP 545198A JP 2950472 B2 JP2950472 B2 JP 2950472B2
Authority
JP
Japan
Prior art keywords
chip
metallization
edge
chips
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10005451A
Other languages
English (en)
Other versions
JPH10209221A (ja
Inventor
マーク・ヴィンセント・ピアソン
サーストン・ブライス・ヤングス、ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10209221A publication Critical patent/JPH10209221A/ja
Application granted granted Critical
Publication of JP2950472B2 publication Critical patent/JP2950472B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/40—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids
    • H10W40/47—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids by flowing liquids, e.g. forced water cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/834—Interconnections on sidewalls of chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/231—Configurations of stacked chips the stacked chips being on both top and bottom sides of an auxiliary carrier having no electrical connection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/288—Configurations of stacked chips characterised by arrangements for thermal management of the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に、電子回路
のパッケージングに関し、特に、高密度の集積回路のエ
ッジ実装に関する。
【０００２】
【従来の技術】電子回路の高集積密度によって、大きな
性能ゲインと製造の経済性とを達成することができるこ
とが知られている。短い信号路は、信号伝搬時間を減ら
し、ノイズの影響を受けにくく、減少した抵抗と、パス
中の個々のアクティブ回路によって励起されるキャパシ
タンスとを与える。製造の経済性は、必要な回路を形成
するために、高価で特殊な装置を必要とする長時間かつ
複雑なプロセスを受けなければならないチップまたはウ
エハの数を減少することによって得られる。
【０００３】従って、わずか数分の一ミクロンの最小構
造寸法を与える設計基準を用いて、集積回路の良好な製
造歩留まりを与える技術が開発され、一つのチップ上に
多数の回路素子を形成してきた。側壁イメージ・トラン
スファー（ＳＴＩ）のような幾つかの技術は、リソグラ
フィ解像度の限界よりも小さい構造の形成を可能にし、
集積回路密度のさらなる増大は予測可能である。しかし
ながら、一つのチップ上の回路素子の数が増大するにつ
れて、製造歩留まりが悪くなり、集積密度（相応の性能
ゲインおよび１チップあたりの経済性を有する）と、製
造の全体的な経済性との間のトレード・オフとを避ける
ことはできない。
【０００４】一つのチップ上に含まれる回路の量と、回
路素子による信号伝搬時間とには、幾つかの実際的な制
限がある（例えば、最大スイッチング周波数）。第１
に、チップは、一般に、通常使用においては加速と熱サ
イクルとの両方による機械的応力を受けるので、チップ
・サイズには実際的な制限があるということである。半
導体基板は、多少デリケートで、基板は多少壊れやすい
ので、増大するチップ・サイズは、増大される機械的損
傷の可能性と関連する。第２に、集積回路内の各々のア
クティブ・デバイスは、放散しなければならない一定量
の熱を生じるということである。というのは、上昇する
温度は、チップ上の回路素子の電気的特性の変動を生じ
るからである。熱の量は、一般に、サイクル時間が減少
するにつれて、また、スイッチング周波数が増大するに
つれて増大する。従って、設計の所要スイッチング周波
数で許容範囲にチップ温度を維持する熱伝達構造に収容
することができる以上に、集積回路内にアクティブ・デ
バイスを含むことはできない。従って、高性能が最大に
重要である多くの回路は、電子回路自体の寸法，重量，
コストの多数倍となる冷却構造を有している。
【０００５】多くのデバイスにおいて他の実際的な問題
は、様々な半導体回路技術の間のプロセスの非互換性で
ある。多くのいわゆるハイブリッド技術が知られている
が（例えば、同一チップ上に両導電形のバイポーラ・ト
ランジスタと電界効果トランジスタとを与えるＢｉＣＭ
ＯＳ）、同一チップ上に経済的に形成することができな
いデバイスに対しては要件がある。この理由および上述
した理由のため、殆どの電子デバイスが、完全なデバイ
スを形成するのに複数のチップを必要とする。
【０００６】複数のチップが用いられると、同一種類の
性能ゲインを、接続長，信号伝搬時間，ノイズ削除など
を最小にするために用いられるパッケージングによって
実現することができる。例えば、いわゆる多層モジュー
ルが、ポリマーまたはセラミックのシートの積層によっ
て形成され、数百の個々のチップ間の複雑な接続よりな
るコンパクトな構造を与えてきた。しかし、このような
モジュラー・パッケージングを用いて、チップは、ほぼ
同一平面に実装され、最悪の場合は、配線長が、幾つか
の信号路で最大数インチ（１インチ＝２．５４ｃｍ）と
なり、これは短いように見えるが、一つのチップ上の配
線よりも数倍長くなる。また、多層モジュールは、良好
な熱伝導特性を持つ材料より作ることができ、チップか
らの熱を除去する熱交換構造に機械的に接続することが
できるが、対流または強制的空気循環のようなより簡単
な冷却機構と組み合わされた熱交換性能は、一般に非常
に悪い。
【０００７】配線長と熱交換との両方の問題を処理する
ために、チップをエッジで実装することが提案されてい
る。例えば、Ｈ．Ｉ．Ｓｔｏｌｌｅｒによる“Ｅｄｇｅ
−Ｍｏｕｎｔｅｄ Ｃｈｉｐ Ａｓｓｅｍｂｌｙ ｆｏ
ｒ Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒｓ”のＩＢＭ Ｔｅ
ｃｈ．Ｄｉｓｃｌ．Ｂｕｌｌ．；Ｖｏｌ．２３，Ｎｏ．
５；ｐｐ．５８１−５８２，Ｊｕｌｙ，１９８０には、
はんだリフローによるマスター・チップの表面に対する
Ｉ／Ｏ回路およびメモリー・チップのようなスレーブ・
チップの接続ピンとボンディング・エッジとを有する基
板への、プロセッサのようなマスター・チップのバック
・ボンディングが記載されている。スレーブ・チップ
は、自立形とすることができるか、あるいは、また、ダ
ミー・チップを有する“ローフ（ｌｏａｆ）”内に一緒
にアセンブルすることができる。このアセンブリは、マ
スターおよびスレーブ・チップ上に“ハット（ｈａ
ｔ）”または缶を配置し、チップと“ハット（ｈａ
ｔ）”の内部との間の空間を充填する熱グリースを含ま
せることによって完成される。
【０００８】しかし、ここで分かるように、自立形のエ
ッジ実装チップは、チップが互いに支持する“ローフ
（ｌｏａｆ）”構造ほど機械的強度はなく、また、マス
ター・チップ上により大きな“フットプリント（ｆｏｏ
ｔｐｒｉｎｔ）”を与える。特に、加速のもとでは、各
々の自立形のスレーブ・チップは、基本的には、マスタ
ー・チップから片側支持されている。各々のチップの実
際の幅は、また、実際の厚さに比べて機械的に不利に、
チップのエッジに電気的接続を与える。この電気的接続
は、また、チップに対して機械的な支持を与えるので、
はんだにより形成されなければならない電気的接合の疲
労が生じ信頼性が悪くなる。マスター・チップに伝えら
れる機械的負荷は、基本的には、極めて近接した一対の
圧縮力および引張り力であり、マスター・チップを曲げ
る傾向にあり、マスター・チップに機械的損傷を生じさ
せる。
【０００９】さらにまた、“ローフ（ｌｏａｆ）”構造
は、また、チップ間の良好な温度等化を与えることがで
きるが、熱交換用の“ローフ（ｌｏａｆ）”の制限され
た表面積の故に、冷却容量が制限される。また、文献に
は、“ローフ（ｌｏａｆ）”構造は、“比較的少ないア
クティブ・スレーブ・チップが必要とされる”ときのみ
好適である、すなわち、残りのローフは、ダミー・チッ
プによって形成されることが記載されている。従って、
このような構造は、機械的強固性と熱放散との間の選択
を設計者に与える。
【００１０】エッジ実装チップ１２には、また、チップ
の機械的構造および空間関係による幾つかの他の実際的
な不利益がある。例えば、高集積密度で形成された集積
回路の表面は、平坦化を支持するかなり厚いパッシベー
ション層を経てコンタクトを隆起させるさらなる処理お
よびメタライゼーションなしには、平坦にはならない。
平坦化なしには、２５．４〜５０．８μｍ（１〜２ミ
ル）より良好な平坦公差は、チップのエッジ実装用に設
計される位置においても期待できない。これとは対照的
に、実装されるチップのエッジは、一般に、光学的に案
内されるダイアモンド・ソーによって形成され、従っ
て、一般に、非常に直線的である。従って、チップのエ
ッジは、特に、チップまたは基板の表面形状に特に良く
整合することが分かる。
【００１１】マスター・チップの平坦化は、また、マス
ター・チップの面上に分離した支持構造を形成すること
を本質的に妨げる。いずれにしても、分離した支持構造
を、マスター・チップの面上に製造および実装すること
は困難である。Ａ．Ｊ．Ｓａｌｏｍｏｎの米国特許第
４，９９２，９０８号明細書には、機械的支持を増大
し、接合される面の近接度を改良する試みとして、角度
のある面の複雑な構造の例が開示されている。分離した
並列バスを含む他の複雑な構造が、Ｄ．Ｆ．Ｃａｐｐｓ
の米国特許第５，２６６，８３３号明細書に開示されて
いる。
【００１２】また、チップのエッジ上にはんだ接続パッ
ドを形成することは自明なことではなく、特に、空間お
よび構造寸法は、十分な数のコンタクトを与え、さら
に、エッジが十分に近接して接合される面に対して付け
るようにエッジを形成して、接合を形成することができ
ることを理解すべきである。上記Ｃａｐｐｓの米国特許
は、例えば、半導体材料内に細い電気的配線を矩形格子
アレイに配置し、一方では、半導体結晶を成長し、ウエ
ハにカットし、格子アレイに一致する位置でウエハから
チップをダイシングする。このような方法は、たとえ良
好な歩留まりを得ることができても、明らかに極めて複
雑であり、正確なアライメント公差を有し、および極め
て高価である。
【００１３】従って、アセンブルされたパッケージの製
造歩留まりは、個々のチップ面上のコンタクトを分離す
ることによって悪くなり、コンタクトは、はんだ（一般
に、軟金属より構成される）または導電性接着剤によっ
て連結されなければならない。すなわち、そのいずれ
も、かなりのギャップが存在すると、良好な機械的支持
を与えるほどには適切でない。さらに、はんだまたは導
電性接着剤の必要量は、個々のチップ面上のコンタクト
間の分離の潜在的な不規則性のために、あまり予測する
ことはできず、はんだの量が不十分であると、リフロー
ははんだ接合をうまく行うことはできず、あるいは、は
んだの量が多すぎると、リフローは近接して離間された
コンタクトを連結し、およびリフローは、メタライゼー
ションまたははんだのウェッタブル面の範囲により方向
付けされない。
【００１４】さらに、はんだ付け処理自体は、個々のチ
ップ上に形成されるボンディング・パッドが加熱を容易
に受け入れないので、このような構造においては困難で
ある。従って、接続パッドに延長部を設けることが行わ
れ、これは、Ｈｅｎｌｅらの米国特許第４，２６６，２
８２号明細書に開示され、エッジ実装チップの近接度を
制限する（例えば、“ローフ（ｌｏａｆ）”構造を排除
する）か、あるは複雑なジグおよびプレスを用いて炉内
ではんだ接合を形成することが行われ、その結果、不適
切な接合形状を生じる。
【００１５】要するに、非常に高い集積密度で形成され
た高速集積回路のための十分な熱放散と適合する他のチ
ップまたは基板上でのチップのエッジ実装のための、強
固な機械的および電気的接合を与える簡単な構造はなか
った。さらに、高い製造歩留まりでチップのエッジ実装
のための便利で簡単な方法はなかった。
【００１６】
【発明が解決しようとする課題】従って、本発明の目的
は、基板または他のチップ上へのチップのエッジ実装を
容易にする構造を提供することにある。
【００１７】本発明の他の目的は、増大した信頼性およ
び増大した機械的強固性によって形成することのできる
チップのエッジへの電気的接続を形成する構造を提供す
ることにある。
【００１８】本発明のさらに他の目的は、増大した機械
的強度および電気的信頼性および増大した熱放散容量を
発展させる他のチップまたは基板上に高密度の集積回路
を実装する構造を与えることにある。
【００１９】本発明のさらに他の目的は、他の面に対し
て改良された電気的および機械的な接合を行うように、
チップのエッジのメタライゼーションの実際的な方法を
提供することにある。
【００２０】
【課題を解決するための手段】本発明のこれらの目的お
よび他の目的を達成するために、ボンディング・パッド
を有する基板と、メタライゼーション構造を有する集積
回路チップとを備える電子集積回路パッケージを提供す
る。メタライゼーション構造は、集積回路の主面上の対
向する領域上にメタライゼーションを含み、集積回路チ
ップのエッジにおいて、ボンディング・パッドとメタラ
イゼーション構造との間の接着剤によって基板に接合さ
れている。
【００２１】本発明の他の態様によると、チップのエッ
ジ上にメタライゼーション構造を形成し、チップの両主
面上に延長する方法、すなわち、チップのエッジ上の領
域、およびチップのエッジ上の領域に連続するチップの
主面上の領域を露出するマスク内にチップを取り囲む工
程と、マスクにより露出された領域に金属を設ける工程
とを含む方法を提供する。
【００２２】
【発明の実施の形態】次に、図面を参照すると、特に、
図１には、本発明による集積回路（ＩＣ）パッケージン
グ構造１０の断面図、すなわち、パッケージング構造１
０の個々のチップに平行な方向に切断された断面図を示
す。この図には、明瞭にするために、一つのエッジ実装
チップのみを示すが、図２に示すように複数のチップ
を、本発明の原理により、同様に、基板１６（これは、
それ自体ＩＣチップとすることができる）に接合するこ
とができる。
【００２３】基本的には、本発明による各々のチップ１
１のエッジ実装の構造は、図４でさらに明瞭に示すよう
に、複数のコンタクト構造１２を有し、このコンタクト
構造は、チップ面からアクセスできる（一般に、チップ
の基板面上のバイアからパッシベーション層またはコン
タクトを経てまたはその上に）。前記エッジ実装の構造
は、さらに、メタライゼーション構造１３と、メタライ
ゼーション構造１３を他のチップ，基板，カード、ある
いはモジュールのような他の面１６上のボンディング・
パッド１５に接続するためのはんだまたは導電性接着剤
のような接合材料１４とを有している。本発明の構造を
完成させる際、缶またはフレームの形態が好ましいハウ
ジング１７を設けて、特に、熱グリースまたはオイル１
８を収容することができる。
【００２４】メタライゼーション構造１３は、好適に
は、Ｕ形状であり、チップの各々の主面（例えば、チッ
プの前面および後面）の各々に沿って、およびチップの
エッジを横切って所定の距離だけ延びている。あるいは
また、チップのエッジを横切るメタライゼーションの部
分は、省略することができ、およびメタライゼーション
構造は、図２に示すように、一対の対向する面領域のメ
タライゼーション１３’として形成され、この場合、接
着剤１９を、チップ面メタライゼーションに電気的接続
のために形成でき、接着剤１９’を、最大の機械的効果
が得られる位置で、さらなる機械的強固性が得られるよ
うに形成することができる。なお、接着剤１９と１９’
とは、その機能を逆にしてもよい。はんだ１４が、接着
剤１９および１９’を形成するのに用いられ、両接着剤
が、同じ金属パッド１５に対して作られるならば、はん
だは、チップのエッジの下を流れ、面メタライゼーショ
ンを連結し、接着剤の電気的および機械的特性の両方を
増大することに留意すべきである。導電性接着剤が、チ
ップのエッジまたは面に付着される場合には、十分な量
の接着剤を与えて、チップ１１の面に、およびチップ１
１と実装面１６との間のギャップに、図示のように、接
着剤をわずかに押し出させるようにするべきである。
【００２５】導電層またはバリア層として使用できる多
くの金属は、はんだ内で十分な溶解度を有するので、ま
た、金属は、はんだ付け操作で融除することができるの
で、繰り返しはんだ操作に耐えるのに十分な量の金属を
与えるように、Ｕ型のメタライゼーション構造１３は、
十分な厚さ（限定されてはいない）であることを理解す
べきである。このため、メタライゼーション構造の合計
厚さ（約１００Å以上の厚さを必要としない接着層を含
む）は、少なくとも数万Åであり、約８０，０００Å
が、好適な目標厚さである。また、本発明の実施に好ま
しいこのような厚さは、現在において技術上実施されて
いるような面メタライゼーションに受け入れられる公称
値以上であり、一般に、２５．４μｍ（１ミル）の厚さ
以下であることを理解すべきである。
【００２６】メタライゼーションのいずれかの形態にお
いて、はんだ接合を形成する加熱プローブによる接触の
ために、および、アセンブリの元の製造または再加工の
いずれかのための、放射エネルギー（例えば、可視，赤
外線，紫外線）源または炉からの改良された熱伝達のた
めに、面メタライゼーションを、チップの面上で利用で
きることを理解すべきである。また、メタライゼーショ
ン構造１３または１３’によって与えられるチップの主
面上のメタライゼーションは、マスター・チップ１６上
にかなりのスペースを必要とすることなく、過剰のはん
だリフローの方向を与える（例えば、このようなリフロ
ーが、メタライゼーション１５によって方向付けされた
場合）。レーザのような放射源が、放射エネルギー源と
して用いられるならば、表面処理（例えば、酸化または
材料付着）を施して、金属の反射率を減少させ、放射エ
ネルギー吸収を増大させるべきである。従って、本発明
は、チップのエッジについて、かなりのプロセス柔軟性
を与えることが分かる。
【００２７】メタライゼーション構造１３，１３’の同
じ形態が、図２に示すように、全てのチップ上で必要と
される訳ではないことに留意すべきである。なお、図２
では、図１に示されるＵ型メタライゼーション構造１３
が、チップ２１上に用いられている。与えられたチップ
上に均一な種類のメタライゼーション構造を有すること
は、本発明の成功的実施にとっては同様に必要ではな
い。しかし、このメタリゼーション構造は、一つのチッ
プ上で用いられる均一の種類のメタライゼーション構造
１３，１３’にとって、かなり好適で便利であると考え
られる。
【００２８】また、図２には、本発明の数多くの応用に
おける利点のために利用できるヨーク型キャップ２３を
示す。特に、ヨーク型キャップ２３は、好適には、かな
り堅い材料で形成され、二つの面（例えば、図２の紙面
の上下）で開いている。この剛性は、ヨーク型キャップ
に取り囲まれたエッジ実装チップを機械的に保護するの
に役立ち、ヨーク型キャップは、比較的厚いか、あるい
は、適切な機械的強度を達成するように整形することが
好ましい。有利なことには、キャップの硬化および表面
積の増大による熱伝達の増大の両方のためには、リブ２
４を外側，内側あるいはその両方に形成することができ
る。また、キャップの開いた面と組合わせたキャップの
厚さまたは整形は、内側に凸の面（例えば、曲面または
切断面）を与え、対流または強制流体運動（例えば、フ
ァンによる）により面を流れる流体（例えば、空気）の
流れを加速して冷却を増大する。
【００２９】また、取り囲まれたチップの他のエッジに
ヨーク型キャップ２３の機械的接続２２（これはまた、
電気信号または電力を搬送するのに用いることができ
る）を与え、機械的強固性を増大し、また、加速に対応
して動きを低減することが好ましい。低減された動き
は、接着剤１４またはメタライゼーション１３，１
３’，１５の疲労を防ぎ、チップ１１，２１または基板
１６の応力と、熱伝達のための熱通路の形成とを減少さ
せる。
【００３０】また、ヨーク型キャップ２３の一部は、図
３に縮小スケールで概略的に示すように、他の基板また
はチップによって形成することができることを理解すべ
きである。従って、ヨーク型キャップ２３の他の部分
は、基本的には、複数のセルからなる空間を形成し、各
セルは、一つ以上のエッジ実装チップを有する。勿論、
この構造はまた、基板またはチップ１６と関連して示さ
れる切断線の方向に拡大し、便宜上または必要なとき
に、セル・アレイ（例えば、長方形の）を形成すること
ができる。
【００３１】あるいはまた、環状、または、好適には閉
じたキャップ１７を用いて、熱グリースすなわち冷却オ
イル１８のような熱伝導性ではあるが、非導電性の材料
を含むようにすることができる。熱シンクは、いずれか
の種類のキャップに取り付けることができ、あるいは、
キャップ１７上のリブとして設けることができ、また、
有利なことには、熱シンク自体（または、上述したよう
な他の基板またはチップ）を、図１の２５で示すキャッ
プ用のクロージャとして用いることができる。特殊な熱
伝導材料は、本発明の実施には重要ではないが、特定の
応用のための本発明のパッケージの設計にとっては、幾
つかの種類の材料は重要である。
【００３２】勿論、材料の熱伝導率と熱放散に対し予測
される条件とは、技術上周知のように、エッジ実装チッ
プ間の熱通路の寸法の設計において考慮されなければな
らない。しかし、チップの追加の支持は、材料の粘性す
なわち材料の非圧縮性の相対度と、エッジ実装チップと
キャップとの近接度とによる応力の局在化（上述の構造
または他の既知の構造について言及した“ローフ（１ｏ
ａｆ）”構造におけるような固体支持によって生じるよ
うな）なしに実現することができる。
【００３３】さらに、材料の粘性と、チップおよびキャ
ップ１７への流れに対する抵抗とは、エッジ実装チップ
の相対的な動きの制動を与える。材料１８の粘性に対す
るパッケージ設計のチップ間隔は、熱放散を増大するよ
うに缶１７内の材料１８の対流の可能性を考慮するべき
である。また、材料１８の密度とチップ１１，２１の密
度との完全な一致は、一般には不可能であるが、材料１
８のより低い粘性は、一般に、加速に応じてチップの相
対的な動きを減少させようとする材料１８内のチップの
浮力によって部分的に保証することができる。すなわ
ち、材料１８の密度をチップの密度に一致させることが
できる程度まで、加速は、材料１８の極く小さい流れま
たはチップ１１，２１の動きにより、缶内にわずかな局
在化した圧力を生じさせる。
【００３４】粘性，熱伝導率，および密度または比重
は、利用できる材料を説明する文献に記述されている。
さらに、他の非導電材料を熱伝導材料に付加し、多くの
場合、熱伝導率の最小変動で、比重または粘性またはこ
れらの両方を調整することができる。従って、当業者に
とっては、本発明の原理による特定構造の設計は、本発
明の開示によって明らかであろう。
【００３５】このように、上記の説明によって、本発明
の好適な実施例の種々の要素と、上述の変形例との組み
合わせは、改良された機械的強固性と、熱放散に対する
増大容量と適合する電気的信頼性とを与えることができ
ることが分かる。従って、チップのより高い集積密度お
よびより増大された近接度を実現して、より高いスイッ
チング周波数、従って、より高い熱放散と適合したパッ
ケージ内の接続の信号伝搬時間を減少させることができ
る。
【００３６】しかしながら、上述したように、特に、小
さい構造寸法でまたは極めて近接した、メタライゼーシ
ョン構造１３，１３’の形成は、重要なことであり、上
述した構造を製造するための適切な構造を備えることが
本発明の重要な態様である。本発明は、図２に関連して
説明した面メタライゼーション構造１３’のみを用いて
実施することができるが、チップのダイシングのための
レジストレーションおよびアライメントの幾つかの困難
性、または、ウエハがダイシングされるときのチップへ
の金属の接着が、チップの主面上のメタライゼーション
が十分に開発された方法であったとしても、製造の歩留
まりを悪くする。
【００３７】エッジ・メタライゼーションの困難な理由
は、大半、チップの取り扱いの難しさと、個々のチップ
の極めて狭い面上での個別の領域の画成（例えば、マス
キングまたは露光）の難しさによる。これとは対照的
に、主面上のメタライゼーションは、一般に、ウエハを
チップにダイシングする前にウエハ上で行われる（これ
により、メタライゼーションを必要とするエッジが形成
される）。さらに、処理のためのチップの取り扱いおよ
び配置の一般的な方法は、チップ・エッジへのアクセス
を制限するチップの基板面の接触、および基板面を介し
ての接触を含み、また、チップが保持され操作されるチ
ップの面の処理を防止する。従って、エッジ・メタライ
ゼーションに適しているとしても、一般のメタライゼー
ション処理を用いることは、メタライゼーションをチッ
プの両主面上に延ばすために、少なくとも、別個の金属
付着工程を必要とし、付着工程の際のチップの細心のア
ライメントとを必要とする。要するに、チップ・エッジ
を処理する困難性の範囲は、おそらく、以下のことを考
察することによって最も良く理解することができる。す
なわち、半導体製造に含まれる最もリソグラフィックな
処理および他の処理が、ほぼ平坦な領域を含むが、チッ
プ・エッジ上へのメタライゼーション構造の展開と、チ
ップの両主面上への進展とは、２つのほば対向する方向
と、これらの２つの方向にほば直交する第３の方向とか
らの同時処理を含む３次元の物体の処理を必要とする。
【００３８】この問題を一般のメタライゼーション処理
によって解決するには、本発明によれば、チップの主面
上にのみマスクを形成することとは対照的に、個々のチ
ップをマスク内に取り囲む。このようなマスクの好適な
形状を図５に示すが、内側の寸法が処理されるチップの
周囲に密接するような形状および寸法のチューブ３０の
形態である。除去可能なパネル３５は、好適には、スリ
ット３４を形成して、チップの洗浄および挿入を容易に
し、また、挿入されたチップを堅固に係合させることに
よって与えられる。このようなチューブ構造を用いる
と、複数のチップの処理を同時に行って、メタライゼー
ション構造１３を形成することを可能とする。
【００３９】同時に、エッジ実装のためのメタライゼー
ションは、チップの全面より少ない面上でのみ適切であ
り得るので（例えば、一般には、多くとも対向する
面）、同時に処理できるチップの数を増やし、チップの
取り扱い要件を容易にするためには、このプロセスに対
して一方向にのみウエハをチップのストリップ６２にダ
イシングするのが都合がよい。しかし、各々のストリッ
プの異なる位置におけるチップ間の均一性は保証されな
いが、設計の処理公差内にある。例えば、７６．２μｍ
（３ミル）の幅のメタライズド領域のアレイは、規則的
な間隔で９１．６ｃｍ（４インチ）の範囲にわたって、
１２７．０μｍ（５ミル）の間隔でガラス上にうまく形
成され（寸法および間隔の変化は２５．４μｍ（１ミ
ル）より十分小さい）。前記規則的な間隔は、現在の高
密度集積回路設計に応用するのに十分なように設定され
ている。
【００４０】チューブ・マスク３０は、好適には、パッ
ケージ設計によって望まれるかまたは必要とされるよう
に、一つ以上の面に加工された溝３１を有する金属また
はガラスからなる。好適には、シリコンチップには、モ
リブデン・マスクが用いられる。というのは、モリブデ
ン・マスクは、シリコンと同様の熱膨張係数（ＣＴＥ）
を有するからである。近接した間隔の極めて細い溝は、
好適には、技術上周知の放電加工（ＥＤＭ）によって、
チューブ３１のほぼ全長にわたって設けられる。従っ
て、溝は、チューブの材料を、ほぼ櫛状のパターンまた
は形状に分割する。しかし、チューブの厚さおよび材料
によっては、溝を、チューブの両端から離れて終了させ
て、残っている材料が片端で支持されず、チューブの両
端部で支持されて、残っている材料のストリップ間の正
確な間隔を維持するようにすることが好ましい。また、
図９〜１１に示すように、リソグラフィ（例えば、エッ
チング）およびレーザ・アブレーションのような他の技
術を用いて、チューブまたはシートに同様の溝を形成す
ることができる。
【００４１】あるいはまた、図９〜１１に示すのと殆ど
同じようにして、平行な細いワイヤよりなるアレイをマ
スクとして設け（これは、一般的なものとして意図され
る）、チップのスタックに隣接する張力によって適切に
保持することができる。（微細な構造に対しては、一体
のワイヤが、チップ・エッジに対して近接して保持する
ことができる平坦面を有するべきである）。しかし、こ
のような場合、好適にはクランピング構造を有するチッ
プの保持構造と、チップ面の残りのエンクロージャと
は、別個に設けなければならない。さらに、マスクの空
きスペースの間にある材料は、図８に示すように長方形
または台形の断面であることが好ましいと考えられる。
【００４２】一つ以上のチップ１１は、マスクに挿入さ
れるか隣接して配置され、個々のチップは、スペーサ３
２によって取り囲まれる。これらのスペーサは、図６の
３３で示すように、チップ・エッジに連続するチップの
主面の一部を露出させるように、櫛状のマスク３０の溝
３１の位置で斜角を付けることは好ましい。というの
は、斜角は容易に形成でき、チューブ・マスク３０に接
触する他の突出した構造のないスぺ−サの正確な配置
と、チップの周囲の規則的な露出部分との両方を与える
からである。同様のスペーサを、スタック内に全てのチ
ップを取り囲むためには、一つ以上のチップを有するス
タックの端部に配置することが好ましい。
【００４３】あるいはまた、図９〜１１に示すように、
スペーサの斜角部分を省略することができ、ブロッキン
グ・マスク６１をチップ・エッジに連続するメタライゼ
ーションの必要な範囲を定めるように配置し、図９に最
も良く示すクランピング構造によって適切に保持するこ
とができる。クランピング構造は、チップまたはチップ
・ストリップ６２とスぺ−サ／ブロッキング・マスクと
のスタックに圧縮力を、チップ１１またはチップ・スト
リップ６２のエッジに対して溝付きマスクの圧縮カを与
える。
【００４４】チップが、櫛状マスク・チューブ３０、ま
たは図９〜１１に示すマスク構造３０’の中に適切に取
り囲まれると、金属付着チャンバ内にマスク構造３０ま
たは３０’を挿入し、既知の方法によってスパッタリン
グまたは蒸着のようなドライ付着プロセスを実行するこ
とによってメタライゼーションを直接行うことができ
る。有利なことには、チップを有するマスク構造は、図
５の矢印３６，３７に示す二つの方向に振動するように
回転される。方向３６は、マスクによって与えられる有
効な平行性の故に、メタライゼーション構造において、
個々のチップの各エッジの長さ方向にわたってほば均一
な付着を実現する。方向３７は、スタックにおける多数
のチップにわたって、および各々のチップの主面に対し
て２つのコーナーを取り囲む各々のメタライゼーション
構造においてほぼ均一なメタライゼーションを実現す
る。
【００４５】特に、図８（図１１と同じ方向に見た）
は、ブロッキング・マスク６１のエッジおよびチップ１
１のエッジに対するマスクの部分５１に対する関係と、
金属蒸着またはスパッタリングの装置で、本発明のマス
ク構造３０または３０’によって実現される金属付着と
を示す。この金属付着は、動き３７により、平面図にお
いてわずかに台形であり、点線５２によって示す長方形
領域は、チップ・エッジ上への付着厚さに近似するほぼ
均一の厚さであるが、エッジでテーパ状となる。角度の
範囲およびその角度を経る動き３７の速度に依存して、
チップ・エッジからブロッキング・マスク６１のエッジ
までの距離が増大するにつれて、厚さにかなりの減少が
生じる。
【００４６】本発明の改良された構造としては、接着層
に用いられる金属は、はんだウェッタブル（例えば、ク
ロムのような）ではないのが好ましく、接着層を付着す
る際、少なくとも方向３７における角運動は、高導電率
の金属層の付着の際に用いられる角運動よりも少し大き
いことが好ましい。従って、接着層を、図８を点線５３
で示すように、導電層のために用いられるはんだウェッ
タブル金属を極くわずかに超えて延びるようにすること
ができ、メタライゼーションが、それらのわずかな台形
状の故に、互いにより接近する位置で、他のメタライゼ
ーション構造の方へ横方向にはんだが流れるのを制限す
る働きをする。
【００４７】マスク構造３０，３０’を用いて金属を直
接付着するには、スパッタリングおよび蒸着を含む（し
かし、これに限定されるのもではない）ドライ金属付着
方法が好ましい。というのは、マスクは、メタライゼー
ションを受ける予定のない領域上でチップを密閉状態に
して取り囲む必要がなく、およびシーディングおよび無
電解メッキのような他の金属付着技術を用いることがで
きるからである。例えば、クロムの接着層を設け、続い
て、銅のような高導電率の層を設けることが好ましい。
多層の複合構造は、接着層または高導電率層あるいはそ
の両方に用いることができ、このような金属の合金また
は混合物、例えば、クロムと銅との混合物を用いて、高
導電率および高接着力を、特に、ドライ付着と熱処理と
組み合わせて、得ることができる。必要ならば、例え
ば、金のような貴金属よりなる一つ以上のバリア層を設
けることができる。
【００４８】上述したように、選択された金属付着プロ
セスの際、流体が基板エッジと接触させられる場合、上
述したように用いられる機械的マスクから信頼よく得ら
れるよりも、より密閉したマスキングを与えることが好
ましい。図５および図９〜１１について上述したマスキ
ング構造は、ドライ金属付着方法にかかわらず、本発明
の実施に好適な所望のパターン付着を与えるのに効果的
であるが、流体の気密性が確保されない。ドライ金属付
着の際、金属粒子の方向性（例えば、図１１に示すよう
な）は、このような機械的マスク構造の使用を可能にす
るのに利用できる。このような方向性は、金属が流体溶
液から付着されるときは、残念ながら得ることができな
い。このような場合、図７に関連して説明するように、
金属が付着される領域以外において、流体がチップと接
触するのを避けるためにリソグラフィ・レジストを用い
るのが好ましい。
【００４９】図７に、各々のチップがレジスト４１で完
全に被覆された後のチップ１１のスタックまたはチップ
・ストリップ６２を示す。これらのチップは、スタック
を圧縮するクランピング構造によってこのようなスタッ
クに保持されるものとするが、これは本発明の実施にと
っては重要ではない。チップ１１のスタックまたはチッ
プ・ストリップ６２は、上述した機械的マスクに収容さ
れたものと同様であるが、スペーサ３２またはブロッキ
ング・マスク６１は、用いる必要がない。このようなス
ペーサまたはブロッキング・マスクが用いられるなら
ば、チップ１１のエッジおよび主面またはチップ・スト
リップ６２を、スペーサ３２またはブロッキング・マス
ク６１のエッジを超えて延び、スタックが、露光，現
像，メタライゼーション・プロセスの際、一緒にクラン
プされたままになる程度に被覆することが必要となるの
みである。
【００５０】レジストの露光は、レジストに適した波長
で行うことができ、レジストの種類は、本発明の実施に
とっては重要ではない。この説明と、直接メタライゼー
ションとの相関とのためには、ポジティブ・レジストが
考えられるが、“負（ｎｅｇａｔｉｖｅ）”の露光が用
いられるときは、ネガティブ・レジストを用いることが
できる。このレジストは、露光放射源とチップのスタッ
クとの間の正確な相対的運動を可能にする並進テーブル
を用いるか、あるいは平行露光放射と共にあらゆる形態
のマスクを用いて、既知のリソグラフィ露光装置によっ
て露光することができる。また、チップのスタックを、
露光について上述したような機械的マスクを用いて露光
することができる。
【００５１】すでに知られているように、リソグラフィ
露光放射は、レジスト内をかなりの深さまで、かつ、露
光領域の“ブルーミング（ｂｌｏｏｍｉｎｇ）”を十分
に避けることができる程度に散乱し、図７の４２で示す
ように、チップ１１のエッジを通過する深さまで過露光
することが望ましい。あるいは、レジストの現像はレジ
ストの表面から進行するので、過現像（または過露光と
過現像との組み合わせ）を、同じ効果のために用いるこ
とができる。また、露光が行われると、個々のチップ１
１または個々のチップ・ストリップ６１が現像され、特
に、レジストが各々のチップの全体にわたって設けられ
ると、単独で、あるいはスタックに存在する数よりも少
ない数だけ現像およびメタライズできることを理解すべ
きである。しかし、一般に、それにより特別な利益は得
られず、レジスト現像液が、チップと接触するのは望ま
しくない。その理由は、レジスト現像液が、チップに対
する損傷の可能性を与えるからである。このような接触
は、レジスト現像の際、スタックへの圧縮クランプ力を
維持することによって簡単に防止することができる。
【００５２】レジストが現像されて、メタライゼーショ
ンが必要とされる各々のチップの領域を露出すると、メ
タライゼーションは、マスク構造からチップ・スタック
を除去することなしに流体溶液からのドライ・プロセス
または付着のいずれかによって行うことができる。この
点で、接着層を、上述したように有利に用いることがで
きる。さらに、はんだノン・ウェッタブル接着層金属
は、はんだウェッタブル導電層を越えて延び、上述した
ように、はんだフローを制限することができる。これ
は、少し異なる開口サイズを有する二つのレジストマス
クを連続して使用し、レジスト・マスキングの前に接着
層をドライ付着し、あるいは、開口内のレジストのエッ
ジ上にはんだノン・ウェッタブル材料を付着して、レジ
ストが除去されるときに、はんだノン・ウェッタブル材
料５４が、導電性金属層に接着されて残るようにする。
この後者の変形は、例えば、レジストおよび露出された
チップまたは基板上に、ニッケルを無電解メッキし、続
いて、銅を無電解付着することによって行うことができ
る。導電材料が付着され、レジストが除去された後に、
ブロック・アウト・マスクが、高い導電率層の金属上に
付着され、ニッケルが酸化されて、はんだフローにはん
だノン・ウェッタブル・バリアを形成するように酸化で
きる。レジストのシーディングは、また、他の接着層材
料の使用を可能にする。メタライゼーションが終了する
と、残っているレジストを、除去することができ、スタ
ックを、個々のチップに分解し（必要ならば、さらにダ
イシングすることもできる）、図１，３，４に関連して
上述したパッケージ構造のいずれかに組み立てられる。
【００５３】上述したことにより、高密度集積回路用の
コンパクトなパッケージング構造が与えられ、このパッ
ケージング構造は、改良された熱放散特性と改良された
機械的強固性とにより、短い信号路と高スイッチング周
波数とを維持させることができることが明らかに分か
る。さらに、本発明の改良された構造として、熱伝導性
の粘性流体および閉じ込めを用いるパッケージ内におけ
るチップ支持の技術が与えられ、これにより、使用中の
回路パッケージの信頼性を高める。さらに、改良された
パッケージ構造と、その高歩留まりの効率良い製造との
好適な形態を支持して、チップ・エッジ上にメタライゼ
ーション構造を形成し、チップの主面上へ延びる効率良
い方法と、高歩留まりでその方法を容易にするマスク構
造とをさらに与えることができる。
【００５４】本発明を一つの好適な実施例およびその変
形により説明したが、当業者にとっては、本発明を、特
許請求の範囲の趣旨および範囲内の変形により実施する
ことができることが分かるであろう。
【００５５】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）ボンディング・パッドを有する基板と、メタライ
ゼーション構造を有する集積回路チップとを備え、前記
メタライゼーション構造は、前記集積回路チップの主面
上の対向する領域上にメタライゼーションを含み、前記
集積回路チップのエッジにおいて、前記ボンディング・
パッドと前記メタライゼーション構造との間の接着剤に
よって前記基板に接合されていることを特徴とする、電
子集積回路パッケージ。 （２）前記集積回路チップを覆うキャップをさらに備え
たことを特徴とする、上記（１）に記載の電子集積回路
パッケージ。 （３）前記キャップは、前記集積回路チップに対して流
体の循環を可能にすることを特徴とする、上記（２）に
記載の電子集積回路パッケージ。 （４）前記キャップは、熱伝導性の熱伝達材料を含むこ
とを特徴とする、上記（２）に記載の電子集積回路パッ
ケージ。 （５）前記キャップは、熱シンク構造を有することを特
徴とする、上記（２）に記載の電子集積回路パッケー
ジ。 （６）前記キャップは、前記キャップを通る流体の流れ
を加速する手段を有することを特徴とする、上記（３）
に記載の電子集積回路パッケージ。 （７）前記メタライゼーション構造は、前記チップのエ
ッジを横切って、および前記チップの前記主面上に延び
ることを特徴とする、上記（１）に記載の電子集積回路
パッケージ。 （８）前記チップは、パッシベーション層を有し、前記
メタライゼーション構造は、前記パッシベーション上に
形成されたことを特徴とする、上記（１）に記載の電子
集積回路パッケージ。 （９）前記メタライゼーション構造は、接着層と高伝導
率層とを有することを特徴とする、上記（１）に記載の
電子集積回路パッケージ。 （１０）前記メタライゼーション構造は、バリア層をさ
らに有することを特徴とする、上記（９）に記載の電子
集積回路パッケージ。 （１１）チップのエッジ上に、前記チップの両主面上に
延びるメタライゼーション構造を形成する方法であっ
て、前記チップを、前記チップの前記エッジ上の領域
と、前記チップの前記エッジ上の領域に連続する前記チ
ップの主面上の領域とを露出させるマスク内に取り囲む
工程と、前記マスクによって露出された、前記チップの
前記エッジ上の領域と、前記チップの前記主面上の領域
とに、金属を付着する工程と、を含むことを特徴とす
る、メタライゼーション構造を形成する方法。 （１２）前記付着する工程を、ドライ付着法により行う
ことを特徴とする、上記（１１）に記載のメタライゼー
ションを形成する方法。 （１３）前記ドライ付着法は、スパッタリングであるこ
とを特徴とする、上記（１２）に記載のメタライゼーシ
ョンを形成する方法。 （１４）前記ドライ付着法は、蒸着であることを特徴と
する、上記（１２）に記載のメタライゼーションを形成
する方法。 （１５）前記付着する工程を、流体溶液による無電解メ
ッキにより行うことを特徴とする、上記（１１）に記載
のメタライゼーションを形成する方法。 （１６）前記マスクは、溝によって形成された開口を有
することを特徴とする、上記（１１）に記載のメタライ
ゼーションを形成する方法。 （１７）前記溝を、放電加工によって形成することを特
徴とする、上記（１６）に記載のメタライゼーションを
形成する方法。 （１８）前記溝を、エッチングによって形成することを
特徴とする、上記（１６）に記載のメタライゼーション
を形成する方法。 （１９）前記溝を、レーザ・アブレーションによって形
成することを特徴とする、上記（１６）に記載のメタラ
イゼーションを形成する方法。 （２０）前記チップは、複数のチップよりなるストリッ
プ内に含まれることを特徴とする、上記（１１）に記載
のメタライゼーションを形成する方法。 （２１）前記チップは、複数のチップよりなるスタック
内に含まれることを特徴とする、上記（１１）に記載の
メタリゼーションを形成する方法。 （２２）前記チップは、複数のチップの複数のストリッ
プよりなるスタック内に含まれることを特徴とする、上
記（１１）に記載のメタライゼーションを形成する方
法。 （２３）前記マスクを、リソグラフィ・レジストより形
成することを特徴とする、上記（１１）に記載のメタラ
イゼーションを形成する方法。 （２４）前記レジストを、溝によって形成された開口を
有するマスクを用いて露光することを特徴とする、上記
（２３）に記載のメタライゼーションを形成する方法。 （２５）前記付着する工程を、流体溶液による無電解メ
ッキにより行うことを特徴とする、上記（２３）に記載
のメタライゼーションを形成する方法。
【図面の簡単な説明】
【図１】本発明によるチップのエッジ実装用のパッケー
ジング構造の断面図である。
【図２】本発明によるエッジ・メタライゼーションの他
の形態の断面図である。
【図３】本発明の原理の異なる応用の構成を示す図であ
る。
【図４】本発明によるパッケージング構造であり、図１
の断面図に直交する方向の断面図である。
【図５】本発明を実施する好適な方法によるチップのエ
ッジ・メタライゼーションを行うための櫛状マスクの使
用を示す図である。
【図６】櫛状マスクを用いるチップのエッジ・メタライ
ゼーションのためのチップおよびスペーサのスタッキン
グを示す図である。
【図７】本発明を実施する他の方法でエッジ・メタライ
ゼーションを行う放射感応マスクの使用を示す図であ
る。
【図８】図５，６に関連して説明したように形成される
メタライゼーション・パターンの詳細な平面図である。
【図９】図８に示すようなチップ・エッジ・メタライゼ
ーションを実現する他の構造の端面図である。
【図１０】図８に示すようなチップ・エッジ・メタライ
ゼーションを実現する他の構造の平面図である。
【図１１】図８に示すようなチップ・エッジ・メタライ
ゼーションを実現する他の構造の側面図である。
【符号の説明】
１０ パッケージング構造 １１ チップ １３ メタライゼーション構造 １４ 接着剤 １５ メタライゼーション １６ マスター・チップ １７ ハウジング １８ オイル，材料 １９，１９’ 接着剤 ２１ チップ ２２ 機械的接続部 ２３ ヨーク型キャップ ２４ リブ ３０ チューブ ３１ 溝 ３２ スペーサ ３６，３７ 矢印 ４１ レジスト ４２ 箇所 ５２ 点線 ６１ ブロッキング・マスク ６２ チップ・ストリップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 サーストン・ブライス・ヤングス、ジュ ニア アメリカ合衆国 13760 ニューヨーク 州 エンディコット ブライアーウッド ドライブ 1029 (56)参考文献 特開 昭62−76753（ＪＰ，Ａ) 実開 平３−109351（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 25/00

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】チップのエッジ上に、前記チップの両主面
    上に延びるメタライゼーション構造を形成する方法であ
    って、 複数のスペーサ及び複数の前記チップを、前記チップの
    前記エッジ上の領域と、前記チップの前記エッジ上の領
    域に連続する前記チップの主面上の領域とを露出させる
    ようにスタックする工程と、 前記露出されたエッジ上の領域のメタライゼーション領
    域を露出させるマスクを施す工程と、 前記マスクによって露出された、前記チップの前記エッ
    ジ上の領域と、前記チップの前記主面上の領域とに、金
    属を付着する工程と、 を含むことを特徴とする、メタライゼーション構造を形
    成する方法。
  2. 【請求項２】前記付着する工程を、ドライ付着法により
    行うことを特徴とする、請求項１に記載のメタライゼー
    ションを形成する方法。
  3. 【請求項３】前記ドライ付着法は、スパッタリングであ
    ることを特徴とする、請求項２に記載のメタライゼーシ
    ョンを形成する方法。
  4. 【請求項４】前記ドライ付着法は、蒸着であることを特
    徴とする、請求項２に記載のメタライゼーションを形成
    する方法。
  5. 【請求項５】前記付着する工程を、流体溶液による無電
    解メッキにより行うことを特徴とする、請求項１に記載
    のメタライゼーションを形成する方法。
  6. 【請求項６】前記マスクは、溝によって形成された開口
    を有することを特徴とする、請求項１に記載のメタライ
    ゼーションを形成する方法。
  7. 【請求項７】前記溝を、放電加工によって形成すること
    を特徴とする、請求項６に記載のメタライゼーションを
    形成する方法。
  8. 【請求項８】前記溝を、エッチングによって形成するこ
    とを特徴とする、請求項６に記載のメタライゼーション
    を形成する方法。
  9. 【請求項９】前記溝を、レーザ・アブレーションによっ
    て形成することを特徴とする、請求項６に記載のメタラ
    イゼーションを形成する方法。
  10. 【請求項１０】前記チップは、複数のチップよりなるス
    トリップ内に含まれることを特徴とする、請求項１に記
    載のメタライゼーションを形成する方法。
  11. 【請求項１１】前記チップは、複数のチップの複数のス
    トリップよりなるスタック内に含まれることを特徴とす
    る、請求項１に記載のメタライゼーションを形成する方
    法。
  12. 【請求項１２】前記マスクを、リソグラフィ・レジスト
    より形成することを特徴とする、請求項１に記載のメタ
    ライゼーションを形成する方法。
  13. 【請求項１３】前記レジストを、溝によって形成された
    開口を有するマスクを用いて露光することを特徴とす
    る、請求項１２に記載のメタライゼーションを形成する
    方法。
  14. 【請求項１４】前記付着する工程を、流体溶液による無
    電解メッキにより行うことを特徴とする、請求項１２に
    記載のメタライゼーションを形成する方法。
JP10005451A 1997-01-17 1998-01-14 電子集積回路パッケージのメタライゼーション構造を形成する方法 Expired - Fee Related JP2950472B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/785,195 US5903437A (en) 1997-01-17 1997-01-17 High density edge mounting of chips
US08/785195 1997-01-17

Publications (2)

Publication Number Publication Date
JPH10209221A JPH10209221A (ja) 1998-08-07
JP2950472B2 true JP2950472B2 (ja) 1999-09-20

Family

ID=25134728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10005451A Expired - Fee Related JP2950472B2 (ja) 1997-01-17 1998-01-14 電子集積回路パッケージのメタライゼーション構造を形成する方法

Country Status (2)

Country Link
US (3) US5903437A (ja)
JP (1) JP2950472B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235551B1 (en) * 1997-12-31 2001-05-22 Micron Technology, Inc. Semiconductor device including edge bond pads and methods
US6335225B1 (en) * 1998-02-20 2002-01-01 Micron Technology, Inc. High density direct connect LOC assembly
US6424033B1 (en) * 1999-08-31 2002-07-23 Micron Technology, Inc. Chip package with grease heat sink and method of making
US6770513B1 (en) * 1999-12-16 2004-08-03 National Semiconductor Corporation Thermally enhanced flip chip packaging arrangement
US6352935B1 (en) 2000-01-18 2002-03-05 Analog Devices, Inc. Method of forming a cover cap for semiconductor wafer devices
JP2001223323A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
WO2002056940A2 (en) * 2001-01-22 2002-07-25 Integrated Sensing Systems, Inc. Sensing catheter system and method of fabrication
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
US7035113B2 (en) * 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
US7079393B2 (en) * 2004-11-16 2006-07-18 International Business Machines Corporation Fluidic cooling systems and methods for electronic components
US7709296B2 (en) * 2006-10-19 2010-05-04 International Business Machines Corporation Coupling metal clad fiber optics for enhanced heat dissipation
US7700410B2 (en) * 2007-06-07 2010-04-20 International Business Machines Corporation Chip-in-slot interconnect for 3D chip stacks
JP5246691B2 (ja) * 2008-08-29 2013-07-24 セイコーインスツル株式会社 電子部品パッケージ
US8330262B2 (en) 2010-02-02 2012-12-11 International Business Machines Corporation Processes for enhanced 3D integration and structures generated using the same
US9002154B2 (en) 2010-07-31 2015-04-07 International Business Machines Corporation Semiconductor through-wafer electrical signal-carrying virtual waveguide
US20120119345A1 (en) * 2010-11-15 2012-05-17 Cho Sungwon Integrated circuit packaging system with device mount and method of manufacture thereof
US8865537B2 (en) 2013-03-14 2014-10-21 International Business Machines Corporation Differential excitation of ports to control chip-mode mediated crosstalk
US8972921B2 (en) 2013-03-14 2015-03-03 International Business Machines Corporation Symmetric placement of components on a chip to reduce crosstalk induced by chip modes
US9159033B2 (en) 2013-03-14 2015-10-13 Internatinal Business Machines Corporation Frequency separation between qubit and chip mode to reduce purcell loss
US20140268621A1 (en) * 2013-03-15 2014-09-18 Wintec Industries, Inc. Edge Mounting for Printed Circuit
CN107706170A (zh) * 2016-08-09 2018-02-16 晟碟信息科技（上海）有限公司 垂直半导体装置
US10402552B2 (en) * 2017-09-15 2019-09-03 Glicq, Inc. Platform agnostic object processing
CN112448561B (zh) * 2019-08-30 2022-04-15 台达电子企业管理（上海）有限公司 电源模块及电源模块的制备方法
EP4350767B1 (en) * 2022-08-10 2025-06-25 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing same

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4266282A (en) * 1979-03-12 1981-05-05 International Business Machines Corporation Vertical semiconductor integrated circuit chip packaging
US4551629A (en) * 1980-09-16 1985-11-05 Irvine Sensors Corporation Detector array module-structure and fabrication
US4502098A (en) * 1981-02-10 1985-02-26 Brown David F Circuit assembly
US4706166A (en) * 1986-04-25 1987-11-10 Irvine Sensors Corporation High-density electronic modules--process and product
US4922378A (en) * 1986-08-01 1990-05-01 Texas Instruments Incorporated Baseboard for orthogonal chip mount
US5031072A (en) * 1986-08-01 1991-07-09 Texas Instruments Incorporated Baseboard for orthogonal chip mount
US4983533A (en) * 1987-10-28 1991-01-08 Irvine Sensors Corporation High-density electronic modules - process and product
US5025306A (en) * 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
US5075253A (en) * 1989-04-12 1991-12-24 Advanced Micro Devices, Inc. Method of coplanar integration of semiconductor IC devices
US5104820A (en) * 1989-07-07 1992-04-14 Irvine Sensors Corporation Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
US4992908A (en) * 1989-07-24 1991-02-12 Grumman Aerospace Corporation Integrated circuit module
US4999311A (en) * 1989-08-16 1991-03-12 Unisys Corporation Method of fabricating interconnections to I/O leads on layered electronic assemblies
US4980002A (en) * 1989-08-16 1990-12-25 Unisys Corporation Method of fabricating a layered electronic assembly having compensation for chips of different thickness and different I/O lead offsets
JPH03282547A (ja) * 1990-03-30 1991-12-12 Tanaka Kikinzoku Kogyo Kk 印刷回路板の印刷用マスクの製造方法
US5113315A (en) * 1990-08-07 1992-05-12 Cirqon Technologies Corporation Heat-conductive metal ceramic composite material panel system for improved heat dissipation
US5146308A (en) * 1990-10-05 1992-09-08 Micron Technology, Inc. Semiconductor package utilizing edge connected semiconductor dice
US5239199A (en) * 1991-01-14 1993-08-24 Texas Instruments Incorporated Vertical lead-on-chip package
US5113314A (en) * 1991-01-24 1992-05-12 Hewlett-Packard Company High-speed, high-density chip mounting
JPH0715969B2 (ja) * 1991-09-30 1995-02-22 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチチツプ集積回路パツケージ及びそのシステム
US5229916A (en) * 1992-03-04 1993-07-20 International Business Machines Corporation Chip edge interconnect overlay element
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
US5266833A (en) * 1992-03-30 1993-11-30 Capps David F Integrated circuit bus structure
US5279991A (en) * 1992-05-15 1994-01-18 Irvine Sensors Corporation Method for fabricating stacks of IC chips by segmenting a larger stack
DE69330630T2 (de) * 1992-05-15 2002-06-13 Irvine Sensors Corp., Costa Mesa Nichtleitende randschicht für integrierten stapel von ic chips
DE69330450T2 (de) * 1992-08-05 2001-11-08 Fujitsu Ltd., Kawasaki Dreidimensionaler Multichipmodul
AU2554192A (en) * 1992-09-14 1994-04-12 Pierre Badehi Methods and apparatus for producing integrated circuit devices
US5327327A (en) * 1992-10-30 1994-07-05 Texas Instruments Incorporated Three dimensional assembly of integrated circuit chips
US5347428A (en) * 1992-12-03 1994-09-13 Irvine Sensors Corporation Module comprising IC memory stack dedicated to and structurally combined with an IC microprocessor chip
KR100245257B1 (ko) * 1993-01-13 2000-02-15 윤종용 웨이퍼 수준의 반도체 패키지의 제조방법
US5455740A (en) * 1994-03-07 1995-10-03 Staktek Corporation Bus communication system for stacked high density integrated circuit packages
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
CA2118994A1 (en) * 1993-06-21 1994-12-22 Claude L. Bertin Polyimide-insulated cube package of stacked semiconductor device chips
US5362986A (en) * 1993-08-19 1994-11-08 International Business Machines Corporation Vertical chip mount memory package with packaging substrate and memory chip pairs
US5502667A (en) * 1993-09-13 1996-03-26 International Business Machines Corporation Integrated multichip memory module structure
US5593927A (en) * 1993-10-14 1997-01-14 Micron Technology, Inc. Method for packaging semiconductor dice
US5380681A (en) * 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
JP2671835B2 (ja) * 1994-10-20 1997-11-05 日本電気株式会社 スパッタ装置とその装置を用いた半導体装置の製造方法
US5818107A (en) * 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization

Also Published As

Publication number Publication date
US6059939A (en) 2000-05-09
JPH10209221A (ja) 1998-08-07
US5903437A (en) 1999-05-11
US6156165A (en) 2000-12-05

Similar Documents

Publication Publication Date Title
JP2950472B2 (ja) 電子集積回路パッケージのメタライゼーション構造を形成する方法
JP3422675B2 (ja) 電子集積回路パッケージ
US4862249A (en) Packaging system for stacking integrated circuits
US6635956B2 (en) Semiconductor device, semiconductor module and hard disk
JPH10154774A (ja) 半導体モジュール
JPH04144157A (ja) 半導体装置およびその製造方法
WO2001067513A1 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
US3594619A (en) Face-bonded semiconductor device having improved heat dissipation
JPS60137042A (ja) 樹脂封止形半導体装置
WO2022114172A1 (ja) Ｌｓｉ素子の熱伝構造及びその熱伝構造を備えるｌｓｉ素子の製造方法
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JPH03195083A (ja) 混成集積回路およびその製造方法
JP3521931B2 (ja) 半導体装置及びその製造方法
JPH07288298A (ja) 半導体チップ及びそれを用いた半導体パッケージ
JP3648896B2 (ja) 半導体装置
JPS6315430A (ja) 半導体装置の製造方法
JP3036484B2 (ja) 半導体装置とその製造方法
JPS60226149A (ja) ヒ−トシンク付セラミツクパツケ−ジ
JP3454240B2 (ja) 電子装置およびその製造方法
JP3177934B2 (ja) マルチチップ半導体装置
JPH06302713A (ja) パッケージデバイス
JP2878846B2 (ja) パッケージ
CN117577542A (zh) 一种晶圆级芯片封装体的封装方法及芯片封装体
JPS60241240A (ja) 半導体装置
JPS59198737A (ja) リ−ドレスマルチチツプチツプキヤリア

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees