JP2878846B2 - パッケージ - Google Patents
パッケージInfo
- Publication number
- JP2878846B2 JP2878846B2 JP40330590A JP40330590A JP2878846B2 JP 2878846 B2 JP2878846 B2 JP 2878846B2 JP 40330590 A JP40330590 A JP 40330590A JP 40330590 A JP40330590 A JP 40330590A JP 2878846 B2 JP2878846 B2 JP 2878846B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- chip
- heat
- transistor
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Die Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高出力用のチップを搭
載するトランジスタ等のパッケージに関する。 近年、
例えばマイクロ波用のトランジスタは高出力化が進み、
これに伴う放熱対策が要求されている。そのため、パッ
ケージ形状に影響を与えずに放熱対策を施す必要があ
る。
載するトランジスタ等のパッケージに関する。 近年、
例えばマイクロ波用のトランジスタは高出力化が進み、
これに伴う放熱対策が要求されている。そのため、パッ
ケージ形状に影響を与えずに放熱対策を施す必要があ
る。
【０００２】
【従来の技術】従来より、例えばマイクロ波用の高出力
トランジスタは、高出力のためにチップが大型化するに
従って、パッケージが大型化すると共に、発熱量も大き
くなり放熱対策が重要となる。対策としてはパッケージ
の材料改善や該材料の厚さを薄くすることが行われてい
る。材質改善は熱伝導率の良好な銅等が選択されるが、
材料改善は限界に達している。
トランジスタは、高出力のためにチップが大型化するに
従って、パッケージが大型化すると共に、発熱量も大き
くなり放熱対策が重要となる。対策としてはパッケージ
の材料改善や該材料の厚さを薄くすることが行われてい
る。材質改善は熱伝導率の良好な銅等が選択されるが、
材料改善は限界に達している。
【０００３】ここで、パッケージの材質の厚さを薄くし
た場合を図３に示す。図３（Ａ），（Ｂ）は、従来のト
ランジスタ用のパッケージの概略断面図である。図３
（Ａ）において、パッケージ２０は銅等の熱伝導率の良
好な材質で凹形状に形成されたもので、その底部２０ａ
は他より薄く形成される。該底部２０ａの中央付近に
は、マイクロ波用高出力のチップ２１が搭載固定され
る。また、底部２０ａの該チップ２１の周囲には、アル
ミナ等で形成された整合回路基板２２が金・錫合金で接
着され、チップ２１及びパッケージ２０の周囲の導体パ
ターンとそれぞれワイヤ２３によりボンディングされ
る。なお、図示しないが、このパッケージ２０の周縁上
にキャップが設けられ、チップ２１及び整合回路基板２
２が封止される。
た場合を図３に示す。図３（Ａ），（Ｂ）は、従来のト
ランジスタ用のパッケージの概略断面図である。図３
（Ａ）において、パッケージ２０は銅等の熱伝導率の良
好な材質で凹形状に形成されたもので、その底部２０ａ
は他より薄く形成される。該底部２０ａの中央付近に
は、マイクロ波用高出力のチップ２１が搭載固定され
る。また、底部２０ａの該チップ２１の周囲には、アル
ミナ等で形成された整合回路基板２２が金・錫合金で接
着され、チップ２１及びパッケージ２０の周囲の導体パ
ターンとそれぞれワイヤ２３によりボンディングされ
る。なお、図示しないが、このパッケージ２０の周縁上
にキャップが設けられ、チップ２１及び整合回路基板２
２が封止される。
【０００４】
【発明が解決しようとする課題】ところで、図３（Ａ）
に示すような場合、整合回路基板２２をパッケージ２０
に取付ける組立ての際に、金・錫合金を約３００℃で加
熱しなければならない。しかし、パッケージ２０の材質
（銅）と整合回路基板２２の材質（アルミナ）との熱膨
張が異なることから、図３（Ｂ）に示すように熱歪みが
発生して該パッケージ２０の背面が湾曲に変形する。従
って、パッケージ２０が変形した状態で当該トランジス
タを放熱板に取付ける場合に密着性に欠け、底部２０ａ
を薄くしたにも拘らずチップ２１の放熱が悪化するとい
う問題がある。
に示すような場合、整合回路基板２２をパッケージ２０
に取付ける組立ての際に、金・錫合金を約３００℃で加
熱しなければならない。しかし、パッケージ２０の材質
（銅）と整合回路基板２２の材質（アルミナ）との熱膨
張が異なることから、図３（Ｂ）に示すように熱歪みが
発生して該パッケージ２０の背面が湾曲に変形する。従
って、パッケージ２０が変形した状態で当該トランジス
タを放熱板に取付ける場合に密着性に欠け、底部２０ａ
を薄くしたにも拘らずチップ２１の放熱が悪化するとい
う問題がある。
【０００５】そこで、本発明は上記課題に鑑みなされた
もので、組立時の熱歪みにより、パッケージ底部を平坦
にする半導体装置用パッケージを提供することを目的と
する。
もので、組立時の熱歪みにより、パッケージ底部を平坦
にする半導体装置用パッケージを提供することを目的と
する。
【０００６】
【課題を解決するための手段】上記課題は、凹形状に形
成された底部に、放熱を要する高出力用のチップを搭載
すると共に、回路基板を加熱により取着するパッケージ
において、前記底部を、前記回路基板を加熱することで
生じる歪みにより該底部が平坦化される方向の突出形状
に形成することにより解決される。
成された底部に、放熱を要する高出力用のチップを搭載
すると共に、回路基板を加熱により取着するパッケージ
において、前記底部を、前記回路基板を加熱することで
生じる歪みにより該底部が平坦化される方向の突出形状
に形成することにより解決される。
【０００７】
【作用】上述のように、パッケージの底部を突出形状に
形成している。そして、該底部に回路基板を加熱により
取着する場合、この熱により突出形状の底部を熱歪みに
より平坦化させるものである。
形成している。そして、該底部に回路基板を加熱により
取着する場合、この熱により突出形状の底部を熱歪みに
より平坦化させるものである。
【０００８】これにより、当該トランジスタ等を放熱板
に取付ける場合、パッケージの底部が薄く、しかも該ト
ランジスタと放熱板との密着性が良好であることから、
放熱の改善を行うことが可能となる。
に取付ける場合、パッケージの底部が薄く、しかも該ト
ランジスタと放熱板との密着性が良好であることから、
放熱の改善を行うことが可能となる。
【０００９】
【実施例】図１に、本発明の一実施例の構成図を示す。
図１（Ａ）において、パッケージ１は、例えば銅により
凹形状に形成されたもので、底部２は湾曲状に突出形状
に形成される。また、該パッケージ１の内壁面には段差
３ａ，３ｂが形成される。該段差３ａ，３ｂ上には、図
示しないが導体パターンが設けられており、該導体パタ
ーンと接続されたリード４ａ，４ｂが該パッケージ１の
外部に表出する。
図１（Ａ）において、パッケージ１は、例えば銅により
凹形状に形成されたもので、底部２は湾曲状に突出形状
に形成される。また、該パッケージ１の内壁面には段差
３ａ，３ｂが形成される。該段差３ａ，３ｂ上には、図
示しないが導体パターンが設けられており、該導体パタ
ーンと接続されたリード４ａ，４ｂが該パッケージ１の
外部に表出する。
【００１０】このパッケージ１の底部２に、例えば高出
力用のＦＥＴ（電界効果トランジスタ）チップ５がロー
材により搭載される。また、チップ５の周囲には、該チ
ップ５の入出力のための整合回路基板６ａ，６ｂが取着
される。この整合回路基板６ａ，６ｂは、例えばアルミ
ナ上に回路が形成されたもので、金・錫合金を約３００
℃に加熱溶解させて底部２上に固着する。この場合の加
熱温度によりパッケージ１の底部２が、破線矢印方向に
歪みを生じる。この熱歪みにより、図１（Ｂ）に示すよ
うに、底部２の背面が平坦化されるものである。
力用のＦＥＴ（電界効果トランジスタ）チップ５がロー
材により搭載される。また、チップ５の周囲には、該チ
ップ５の入出力のための整合回路基板６ａ，６ｂが取着
される。この整合回路基板６ａ，６ｂは、例えばアルミ
ナ上に回路が形成されたもので、金・錫合金を約３００
℃に加熱溶解させて底部２上に固着する。この場合の加
熱温度によりパッケージ１の底部２が、破線矢印方向に
歪みを生じる。この熱歪みにより、図１（Ｂ）に示すよ
うに、底部２の背面が平坦化されるものである。
【００１１】そこで、段差３ａ，３ｂ上の導体パターン
と整合回路基板６ａ，６ｂとをワイヤ７により接続（ボ
ンディング）すると共に、整合回路基板６ａ，６ｂとチ
ップ５とをワイヤ７により接続する。そして、パッケー
ジ１上にキャップ８を接着して封止するものである。
と整合回路基板６ａ，６ｂとをワイヤ７により接続（ボ
ンディング）すると共に、整合回路基板６ａ，６ｂとチ
ップ５とをワイヤ７により接続する。そして、パッケー
ジ１上にキャップ８を接着して封止するものである。
【００１２】このようなパッケージ１のトランジスタ等
は、放熱板（図示せず）に取付ける場合、該パッケージ
１の底部２と該放熱板とが密着状態となり、チップ５の
駆動による発熱が該底部２を介して放熱される。すなわ
ち、該底部２を薄型に形成しても組立完了時には該底部
２が平坦化された状態になり放熱が悪化するという事態
を回避することができる。
は、放熱板（図示せず）に取付ける場合、該パッケージ
１の底部２と該放熱板とが密着状態となり、チップ５の
駆動による発熱が該底部２を介して放熱される。すなわ
ち、該底部２を薄型に形成しても組立完了時には該底部
２が平坦化された状態になり放熱が悪化するという事態
を回避することができる。
【００１３】次に、図２に本発明の他の実施例の構成図
を示す。図２（Ａ）は、図１におけるパッケージ１の薄
型の底部２の背面に突部１０を一体形成したもので、他
は図１と同様である。そして、該底部２に整合回路基板
６ａ，６ｂを加熱により取着する場合、該底部２が熱歪
みを生じて反り、突部１０と底部２の周囲とが平坦化状
態となる（図２（Ｂ））。
を示す。図２（Ａ）は、図１におけるパッケージ１の薄
型の底部２の背面に突部１０を一体形成したもので、他
は図１と同様である。そして、該底部２に整合回路基板
６ａ，６ｂを加熱により取着する場合、該底部２が熱歪
みを生じて反り、突部１０と底部２の周囲とが平坦化状
態となる（図２（Ｂ））。
【００１４】従って、このようなトランジスタ等を放熱
板（図示せず）に取付ける場合、放熱板と突部１０とが
密着した状態となり、チップ５の駆動による発熱を該放
熱板を介して良好に放熱できるものである。
板（図示せず）に取付ける場合、放熱板と突部１０とが
密着した状態となり、チップ５の駆動による発熱を該放
熱板を介して良好に放熱できるものである。
【００１５】
【発明の効果】以上のように本発明によれば、パッケー
ジの底部を突出形状に形成することにより、組立時の熱
処理で該底部が熱歪みにより平坦化され、チップ駆動に
よる発熱を良好に発散させることができ、放熱の改善を
図ることができる。
ジの底部を突出形状に形成することにより、組立時の熱
処理で該底部が熱歪みにより平坦化され、チップ駆動に
よる発熱を良好に発散させることができ、放熱の改善を
図ることができる。
【図１】本発明の一実施例の構成図である。
【図２】本発明の他の実施例の構成図である。
【図３】従来のトランジスタ用パッケージの概略断面図
である。
である。
１ パッケージ ２ 底部 ３ａ，３ｂ 段差 ５ チップ ６ａ，６ｂ 整合回路基板 ８ キャップ １０ 突部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/00 - 23/10 H01L 25/00
Claims (1)
- 【請求項１】 凹形状に形成された底部（２）に、放熱
を要する高出力用のチップ（５）を搭載すると共に、回
路基板（６ａ，６ｂ）を加熱により取着するパッケージ
において、前記底部（２）を、前記回路基板（６ａ，６
ｂ）を加熱することで生じる歪みにより該底部（２）が
平坦化される方向の突出形状に形成することを特徴とす
るパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40330590A JP2878846B2 (ja) | 1990-12-18 | 1990-12-18 | パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40330590A JP2878846B2 (ja) | 1990-12-18 | 1990-12-18 | パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04217349A JPH04217349A (ja) | 1992-08-07 |
| JP2878846B2 true JP2878846B2 (ja) | 1999-04-05 |
Family
ID=18513052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40330590A Expired - Fee Related JP2878846B2 (ja) | 1990-12-18 | 1990-12-18 | パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2878846B2 (ja) |
-
1990
- 1990-12-18 JP JP40330590A patent/JP2878846B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04217349A (ja) | 1992-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2950472B2 (ja) | 電子集積回路パッケージのメタライゼーション構造を形成する方法 | |
| JP2725448B2 (ja) | 半導体装置 | |
| JP2878846B2 (ja) | パッケージ | |
| JP2970693B2 (ja) | 半導体装置 | |
| JPH0922970A (ja) | 電子部品 | |
| JP3186729B2 (ja) | 半導体装置 | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JP2005327791A (ja) | 半導体装置およびその実装構造 | |
| JP2736161B2 (ja) | 半導体装置 | |
| JPH10313081A (ja) | 半導体装置およびその製造方法 | |
| JP3894749B2 (ja) | 半導体装置 | |
| JP2646994B2 (ja) | ヒートシンク付ピングリッドアレイ | |
| JP3013612B2 (ja) | 半導体装置 | |
| JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0531248U (ja) | 樹脂封止型電力半導体装置 | |
| JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
| JPH06104309A (ja) | 半導体装置 | |
| JPH02240953A (ja) | 半導体装置 | |
| JPS63296345A (ja) | フイルムキヤリア | |
| JPH0627956Y2 (ja) | 電子回路モジュール | |
| JPH0555411A (ja) | Ｔａｂパツケージ | |
| JPH0714949A (ja) | 半導体モジュール | |
| JPH08116000A (ja) | 半導体装置 | |
| JPH01220889A (ja) | 電子装置 | |
| JPS5835377B2 (ja) | 電子機器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |