JP2970693B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2970693B2
JP2970693B2 JP3023274A JP2327491A JP2970693B2 JP 2970693 B2 JP2970693 B2 JP 2970693B2 JP 3023274 A JP3023274 A JP 3023274A JP 2327491 A JP2327491 A JP 2327491A JP 2970693 B2 JP2970693 B2 JP 2970693B2
Authority
JP
Japan
Prior art keywords
lid
opening
semiconductor
semiconductor chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3023274A
Other languages
English (en)
Other versions
JPH04263457A (ja
Inventor
茂樹 原田
清 村竹
正栄 南沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3023274A priority Critical patent/JP2970693B2/ja
Publication of JPH04263457A publication Critical patent/JPH04263457A/ja
Application granted granted Critical
Publication of JP2970693B2 publication Critical patent/JP2970693B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は複数の半導体チップを基
板に取りつけた半導体装置に関する。最近、半導体装置
の集積度が増大し、半導体の動作中に発生する熱量も増
大する傾向にある。従って、半導体装置に放熱手段を設
けることが求められるようになってきている。
【0002】
【従来の技術】マルチチップモジュール構造と呼ばれる
半導体装置は、複数の半導体チップを共通の基板に取り
つけて高機能化を達成するものである。このような半導
体装置では、基板及び半導体チップは密閉した容器に収
容されていず、半導体チップから発生した熱は輻射によ
り周囲に放散し、あるいは半導体チップを覆うように設
けられた蓋と基板との隙間から逃げるようになってい
た。また、マルチチップモジュール構造と呼ばれる半導
体装置は複数の半導体チップを使用し、半導体チップの
大きさや厚さは一定ではない。特に、メーカーの異なる
半導体チップを使用することもあり、すると同種の半導
体チップでも厚さに差があることがある。
【0003】
【発明が解決しようとする課題】半導体チップを覆うよ
うに設けられた蓋を有する構造では、半導体チップから
発生した熱を蓋と基板との隙間から逃げるようにするこ
とができるが、発生する熱量が増加するとそのような隙
間から熱を逃がすだけでは半導体チップの放熱性能が不
足するようになり、半導体チップから直接に熱を放散さ
せるような放熱対策が求められている。また、半導体チ
ップの厚さが一様でない場合には、そのような厚さのバ
ラツキを吸収しつつ半導体チップを収めることができ、
且つ放熱性を備えた容器形状が求められる。本発明の目
的は半導体チップから発生した熱を半導体チップから蓋
の外部へ直接に放熱でき、かつ厚さの異なる半導体チッ
プに対応できるような半導体装置を提供することであ
る。
【0004】
【課題を解決するための手段】本発明による半導体装置
は、基板に取りつけられた複数の半導体チップと、該基
板に取りつけられ且つ該半導体チップの配置に対応する
開口部を有する蓋と、該蓋に取りつけられ、外部側に放
熱フィンを有し且つ内部側に該開口部に挿入可能な脚部
を有する放熱部材を該放熱部材の該脚部を該開口部に挿
入して該脚部と該半導体チップとを接合し、該半導体チ
ップがフェースダウンボンディングで該基板に取りつけ
られ、該放熱フィンの高さが一定となるように該放熱部
材の該脚部の高さが半導体チップの厚さに対応して変え
られることを特徴とするものである。
【0005】さらに、本発明によるもう一つの態様の半
導体装置は、基板に取りつけられた複数の半導体チップ
と、該基板に取りつけられ且つ該半導体チップの配置に
対応する開口部を有する蓋と、該蓋に取りつけられ、外
部側に放熱フィンを有し且つ内部側に該開口部に挿入可
能な脚部を有する放熱部材とを備え、該放熱部材の該脚
部を該開口部に挿入して該脚部と該半導体チップとを接
合し、該基板の表面と該蓋の内面との間の距離が半導体
チップの厚さよりも小さく、該蓋の厚さが、該半導体チ
ップの表面が該開口部内にあるようになっており、さら
に、ダイ材が放熱部材の脚部と半導体チップとを接合し
且つ放熱部材の脚部と該開口部との間の隙間を埋める
とを特徴とするものである。
【0006】
【作用】上記構成においては、各半導体チップが放熱フ
ィンに接合されるので、半導体チップから発生した熱を
半導体チップから上記蓋の外部に直接に放熱できる。ま
た、各半導体チップは放熱部材の脚部を介して放熱フィ
ンに接合され、これらの放熱部材の脚部の厚さを変える
ことによって厚さの異なる半導体チップに対応できる。
【0007】
【実施例】図1から図4は本発明の第1実施例の半導体
装置を示し、基板10の上に複数の半導体チップ12がフェ
ースダウンボンディングで取りつけられる。実施例にお
いては、半導体チップ12はTAB品であり、半導体チッ
プ12の表面側を基板10に向けてリード14が基板10に熱圧
着される。また、半導体チップ12にハンダバンプを設け
てリードなしに半導体チップ12を基板10に直接に取りつ
けるフリップチップ接合とすることもできる。
【0008】平坦な蓋16がスペーサ18を介して基板10に
固定され、半導体チップ12をその内部に収容する。蓋16
は半導体チップ12の配置に対応する開口部20を有する。
放熱部材22がこの蓋16に取りつけられる。放熱部材22は
外部側に放熱フィン24を有し且つ内部側に蓋16の開口部
20に挿入可能な脚部26を有する。各放熱部材22の脚部26
は関連する開口部20の壁面に対して微小な隙間を形成す
る断面形状を有し、放熱フィン24の根元部の全体的な形
状は関連する開口部20よりも大きい。
【0009】放熱部材22の形状は図4に示されており、
放熱部材22の蓋16に対する配置は図3に示されている。
半導体チップ12の配置は放熱部材22の配置に対応する。
図1は、半導体チップ12を取りつけた基板10の上に蓋16
を固定し、各半導体チップ12とほぼ同じ面積のダイ材
(ハンダ)28を各半導体チップ12の上に置き、それから
放熱部材22の脚部26を関連する開口部20に挿入したとこ
ろを示す図である。
【0010】半導体チップ12の厚さは相互に差があり、
各放熱部材22の脚部26の高さが半導体チップ12の厚さに
対応して変えられ、全ての放熱部材22の放熱フィン24の
高さが一定となるようになっている。また、基板10の表
面と蓋16の内面との間の距離が各半導体チップ12の厚さ
よりも小さく、従って、各半導体チップ12が開口部20内
に突出する。そして、蓋16の厚さが、半導体チップ12の
表面が開口部20内(開口部20の途中)にあるようになっ
ている。さらに、各放熱部材22の脚部26の断面形状は半
導体チップ12の形状とほぼ同じであり、従って、半導体
チップ12は関連する開口部20の壁面に対して微小な隙間
を形成する。
【0011】図1の組み立て状態にセットされたら、全
体を加熱し、ダイ材28を溶融させ、放熱部材22の脚部26
を半導体チップ12に溶着させる。このとき、図2に示さ
れるように、各放熱部材22の脚部26が半導体チップ12に
向かってわずかに沈み、ダイ材28の一部が放熱部材22の
脚部26と半導体チップ12との間からはみ出し、放熱部材
22の脚部26と開口部20の壁面との間の隙間を埋める。よ
って密封容器が形成される。また放熱フィン24の根元部
が開口部20の周縁壁に近づく。
【0012】上記構成においては、各半導体チップ12が
放熱部材22の放熱フィン24に接合されるので、半導体装
置の使用中に半導体チップ12から発生した熱を半導体チ
ップ12から蓋16の外部に直接に放熱できる。特に、半導
体チップ12の表面が蓋16の開口部20内にあるように構成
することによって、半導体チップ12を蓋16の外部により
近づけて放熱効果を高め、基板10と蓋16とによって形成
される容器をよりコンパクトにすることができる。
【0013】図5は放熱部材22が放熱フィン24及び脚部
26を有する構成に加えて、蓋16にも放熱フィン30を設け
た例を示す図である。これによって、半導体装置の放熱
をさらに促進する。図6は放熱部材22の他の例を示す図
である。前の例の放熱部材22の放熱フィン24は波板状に
形成されていたが、図6の放熱部材22の放熱フィン24は
突起リブ状に形成されている。放熱部材22は前の例と同
様の脚部26を有する。
【0014】
【0015】
【0016】
【発明の効果】以上説明したように、本発明によれば、
各半導体チップが放熱フィンに接合されるので、半導体
チップから発生した熱を半導体チップから蓋の外部に直
接に放熱でき、また、放熱部材の脚部の厚さを変えるこ
とによって厚さの異なる半導体チップに対応できる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示す断面図である。
【図2】図1の装置の溶着後の状態を示す図である。
【図3】図1の半導体装置の平面図である。
【図4】図1の放熱部材の斜視図である。
【図5】蓋の変化例を示す図である。
【図6】放熱部材の変化例を示す図である。
【符号の説明】
10…基板 12…半導体チップ 16…蓋 20…開口部 22…放熱部材 24…放熱フィン 26…脚部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−78982(JP,A) 特開 平2−144998(JP,A) 実開 昭64−48095(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 23/34 - 23/473

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板(10)に取りつけられた複数の半導
    体チップ(12)と、該基板に取りつけられ且つ該半導体
    チップの配置に対応する開口部(20)を有する蓋(16)
    と、該蓋(16)に取りつけられ、外部側に放熱フィン
    (24)を有し且つ内部側に該開口部に挿入可能な脚部
    (26)を有する放熱部材(22)とを備え、該放熱部材の
    該脚部(26)を該開口部(20)に挿入して該脚部(26)
    と該半導体チップ(12)とを接合し、該半導体チップ
    (12)がフェースダウンボンディングで該基板(10)に
    取りつけられ、該放熱フィン(24)の高さが一定となる
    ように該放熱部材の該脚部(26)の高さが半導体チップ
    の厚さに対応して変えられることを特徴とする半導体装
    置。
  2. 【請求項2】 該基板(10)の表面と該蓋(16)の内面
    との間の距離が半導体チップ(12)の厚さよりも小さ
    く、該蓋(16)の厚さが、該半導体チップ(12)の表面
    が該開口部(20)内にあるようになっていることを特徴
    とする請求項1に記載の半導体装置。
  3. 【請求項3】 基板(10)に取りつけられた複数の半導
    体チップ(12)と、該基板に取りつけられ且つ該半導体
    チップの配置に対応する開口部(20)を有する蓋(16)
    と、該蓋(16)に取りつけられ、外部側に放熱フィン
    (24)を有し且つ内部側に該開口部に挿入可能な脚部
    (26)を有する放熱部材(22)とを備え、該放熱部材の
    該脚部(26)を該開口部(20)に挿入して該脚部(26)
    と該半導体チップ(12)とを接合し、該基板(10)の表
    面と該蓋(16)の内面との間の距離が半導体チップ(1
    2)の厚さよりも小さく、該蓋(16)の厚さが、該半導
    体チップ(12)の表面が該開口部(20)内にあるように
    なっており、さらに、ダイ材(28)が放熱部材の脚部と
    半導体チップとを接合し且つ放熱部材の脚部と該開口部
    との間の隙間を埋めることを特徴とする半導体装置。
JP3023274A 1991-02-18 1991-02-18 半導体装置 Expired - Fee Related JP2970693B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3023274A JP2970693B2 (ja) 1991-02-18 1991-02-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3023274A JP2970693B2 (ja) 1991-02-18 1991-02-18 半導体装置

Publications (2)

Publication Number Publication Date
JPH04263457A JPH04263457A (ja) 1992-09-18
JP2970693B2 true JP2970693B2 (ja) 1999-11-02

Family

ID=12106028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3023274A Expired - Fee Related JP2970693B2 (ja) 1991-02-18 1991-02-18 半導体装置

Country Status (1)

Country Link
JP (1) JP2970693B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI286832B (en) * 2002-11-05 2007-09-11 Advanced Semiconductor Eng Thermal enhance semiconductor package
JP4686318B2 (ja) * 2005-09-28 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
JP2007258448A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置
JP5057221B2 (ja) * 2007-08-24 2012-10-24 中村製作所株式会社 放熱部付き金属ベースプリント基板及びその製造方法
TW201249318A (en) * 2011-05-25 2012-12-01 Giga Byte Tech Co Ltd Heat dissipation device and electronic device thereof
EP3198635B1 (en) 2014-09-27 2020-04-15 INTEL Corporation Multi-chip self adjusting cooling solution
US9543226B1 (en) * 2015-10-07 2017-01-10 Coriant Advanced Technology, LLC Heat sink for a semiconductor chip device

Also Published As

Publication number Publication date
JPH04263457A (ja) 1992-09-18

Similar Documents

Publication Publication Date Title
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
JP2547449B2 (ja) 合成樹脂被覆ピングリッドアレイパワーパッケイジ
JPH0740600B2 (ja) 半導体装置
JPH11260987A (ja) ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ
JP2000156436A (ja) 半導体素子および半導体チップのパッケ―ジ方法
JPH0732215B2 (ja) 半導体装置
JP2970693B2 (ja) 半導体装置
JPH06177320A (ja) 半導体装置
JP2003115681A (ja) 電子部品の実装構造
JPH10335577A (ja) 半導体装置及びその製造方法
JPH03214763A (ja) 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3003617B2 (ja) 樹脂封止型半導体パッケージ
JPH06125024A (ja) 半導体装置及びその冷却方法
JPH03266456A (ja) 半導体チップ用放熱部材及び半導体パッケージ
JP2518775Y2 (ja) 半導体装置
JPH06112674A (ja) 電子部品搭載装置用のヒートシンク
JP2002124627A (ja) 半導体装置及びその製造方法
JPH02240953A (ja) 半導体装置
JPH0878616A (ja) マルチチップ・モジュール
JPH11284119A (ja) 半導体集積デバイスの放熱構造
JPH0722547A (ja) 半導体装置
JP2878846B2 (ja) パッケージ
JP3058142B2 (ja) 半導体装置とその製造方法
KR20050051806A (ko) 방열특성이 개선된 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990713

LAPS Cancellation because of no payment of annual fees