JPH0429330A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0429330A JPH0429330A JP2136438A JP13643890A JPH0429330A JP H0429330 A JPH0429330 A JP H0429330A JP 2136438 A JP2136438 A JP 2136438A JP 13643890 A JP13643890 A JP 13643890A JP H0429330 A JPH0429330 A JP H0429330A
- Authority
- JP
- Japan
- Prior art keywords
- gaas substrate
- input
- semiconductor device
- metal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000007747 plating Methods 0.000 claims description 12
- 230000017525 heat dissipation Effects 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 21
- 239000000463 material Substances 0.000 abstract description 10
- 230000008878 coupling Effects 0.000 abstract description 5
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 230000005855 radiation Effects 0.000 abstract 2
- 230000001681 protective effect Effects 0.000 description 12
- 238000005219 brazing Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000010931 gold Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置、特にその基板厚を２００ミクロ
ン以下に薄＜シた、マイクロ波帯からミリ波帯で動作す
る高出力増幅器用半導体装置のＩＣパターンに関するも
のである。
ン以下に薄＜シた、マイクロ波帯からミリ波帯で動作す
る高出力増幅器用半導体装置のＩＣパターンに関するも
のである。
〔従来の技術］
第５図は、従来の高出力増幅器用半導体装置を示す斜視
図、第６図はその表面パターン図、第７図は第６図にお
けるＢ−Ｂ ’断面図であり、図において、１は入出力
整合用の回路パターン、２はＦＥＴ部、３は保護膜、４
はＧａＡｓ基板、５は金メッキなどで形成されたＰ Ｈ
Ｓ （Ｐｌａｔｅｄ ＨｅａｔＳｉｎｋ）層であり、さ
らにこのＰＨ３層５は、半田あるいは樹脂などによりパ
ッケージやチップキャリアなどにダイボンドされている
。また６はＧａＡｓ基板４の裏面と表面を接続するため
のバイアホール部、８は高周波入力パッド、９は高周波
比カバソドである。
図、第６図はその表面パターン図、第７図は第６図にお
けるＢ−Ｂ ’断面図であり、図において、１は入出力
整合用の回路パターン、２はＦＥＴ部、３は保護膜、４
はＧａＡｓ基板、５は金メッキなどで形成されたＰ Ｈ
Ｓ （Ｐｌａｔｅｄ ＨｅａｔＳｉｎｋ）層であり、さ
らにこのＰＨ３層５は、半田あるいは樹脂などによりパ
ッケージやチップキャリアなどにダイボンドされている
。また６はＧａＡｓ基板４の裏面と表面を接続するため
のバイアホール部、８は高周波入力パッド、９は高周波
比カバソドである。
次に動作について説明する。
高周波入力バッド８より入力されたマイクロ波信号は、
入力側の整合パターン１を通過し、ＦＥＴ部２で増幅さ
れて、出力整合パターン１を通過し高周波出力バッド９
より出力される。
入力側の整合パターン１を通過し、ＦＥＴ部２で増幅さ
れて、出力整合パターン１を通過し高周波出力バッド９
より出力される。
このような、高周波帯の高出力増幅器用半導体装置にお
いては、ＦＥＴ部２で発生する熱を効率よく放熱するた
めに、放熱性の悪いＧａＡｓ基板４の厚みをできるだけ
薄く、例えば約３０ミクロンぐらいにし、ＦＥＴ部２で
発生する熱を効率よく裏面のＰＨ３層５に放熱する必要
がある。
いては、ＦＥＴ部２で発生する熱を効率よく放熱するた
めに、放熱性の悪いＧａＡｓ基板４の厚みをできるだけ
薄く、例えば約３０ミクロンぐらいにし、ＦＥＴ部２で
発生する熱を効率よく裏面のＰＨ３層５に放熱する必要
がある。
従来の高出力増幅器用半導体装置は、以上のように構成
されているので、パッケージやチップキャリアなどに手
作業でダイボンドする場合、ＧａＡｓ基板４を直接ビン
セットで保持する必要があるため、この時の機械的な圧
力によってＧａＡｓ基板４の端面部分にひび、あるいは
欠けが生じるなどの問題があった。また、自動ダイボン
ド装置を用いて、パッケージやチップキャリアなどにダ
イボンドする場合にも、素子を吸着するダイコンレット
と素子の接触点がＧａＡｓ基板４であるため、手動ダイ
ボンド時と同様、ＧａＡｓ基板４にひび、欠けが生じる
などの問題が発生し、これが素子の歩留まり低下や素子
の信頼度の低下を招く致命的要因となっていた。
されているので、パッケージやチップキャリアなどに手
作業でダイボンドする場合、ＧａＡｓ基板４を直接ビン
セットで保持する必要があるため、この時の機械的な圧
力によってＧａＡｓ基板４の端面部分にひび、あるいは
欠けが生じるなどの問題があった。また、自動ダイボン
ド装置を用いて、パッケージやチップキャリアなどにダ
イボンドする場合にも、素子を吸着するダイコンレット
と素子の接触点がＧａＡｓ基板４であるため、手動ダイ
ボンド時と同様、ＧａＡｓ基板４にひび、欠けが生じる
などの問題が発生し、これが素子の歩留まり低下や素子
の信頼度の低下を招く致命的要因となっていた。
そして従来このような問題点を解消するために、例えば
特開平１−１５６５２号公報に示されるように半導体基
板側面全周にわたり金属保護膜で被覆したものがあった
が、このように素子を含む基板全体を金属パターンで覆
うと以下のような問題点を生しることとなる。
特開平１−１５６５２号公報に示されるように半導体基
板側面全周にわたり金属保護膜で被覆したものがあった
が、このように素子を含む基板全体を金属パターンで覆
うと以下のような問題点を生しることとなる。
すなわち、
（ｉ） 素子をマウント材等に搭載するときにロウ材
は処理を行なう場合、第８図に示すように、該素子と隣
接する半導体装置１１を矢印に示す方向にスライドさせ
て位置合わせを行なう際に、基板間に存在するロウ材１
０がスライド時の応力によりＰＨ３５側面を這い上がり
、金属保護膜７と接触して素子の性能を低下させること
がある。
は処理を行なう場合、第８図に示すように、該素子と隣
接する半導体装置１１を矢印に示す方向にスライドさせ
て位置合わせを行なう際に、基板間に存在するロウ材１
０がスライド時の応力によりＰＨ３５側面を這い上がり
、金属保護膜７と接触して素子の性能を低下させること
がある。
（ｉｉ） 素子の入出力パッド部にワイヤボンディン
グ等を用いて外部素子と接続する際に、第９図に示すよ
うにワイヤ１２が金属保護膜７に接触して短絡を起こし
、素子の信軌性を低下させる恐れがある。
グ等を用いて外部素子と接続する際に、第９図に示すよ
うにワイヤ１２が金属保護膜７に接触して短絡を起こし
、素子の信軌性を低下させる恐れがある。
（ｉｉｉ ） 金属保護膜７が素子の入出力部近傍に
てカップリングを起こし、素子の特性に悪影響を与える
ことがある。
てカップリングを起こし、素子の特性に悪影響を与える
ことがある。
また以上のような問題は、特にＭＭ Ｉ Ｃ等の高周波
を用いる半導体装置において、その回路特性に大きな影
響が生じることとなる。
を用いる半導体装置において、その回路特性に大きな影
響が生じることとなる。
この発明は上記のような問題点を解消するためになされ
たもので、ダイボンドなどの素子のハンドリングの際に
、ＧａＡｓ基板４にひび、欠けの生しるのを未然に防ぐ
ことができるとともに、回路形成時にロウ材が素子上面
に這い上がり金属膜と接触するというようなことがなく
、またワイヤボンディング時に短絡を生じず、さらに素
子と金属保護膜との間でカップリングを生じることのな
い半導体装置を得ることを目的とする。
たもので、ダイボンドなどの素子のハンドリングの際に
、ＧａＡｓ基板４にひび、欠けの生しるのを未然に防ぐ
ことができるとともに、回路形成時にロウ材が素子上面
に這い上がり金属膜と接触するというようなことがなく
、またワイヤボンディング時に短絡を生じず、さらに素
子と金属保護膜との間でカップリングを生じることのな
い半導体装置を得ることを目的とする。
本発明に係る高出力増幅器用半導体装置は、ひび、欠け
が生じゃすいＧａＡｓ基板４のチップ外周部を、入力、
出力パッド部８．９の近傍を除いて、素子の外周部から
側面及び上記放熱用電極に至るまで連続的に金属メッキ
膜で被覆したものである。
が生じゃすいＧａＡｓ基板４のチップ外周部を、入力、
出力パッド部８．９の近傍を除いて、素子の外周部から
側面及び上記放熱用電極に至るまで連続的に金属メッキ
膜で被覆したものである。
この発明においては、ＧａＡｓ基板４のチップ外周部に
、入力、出力パッド部８．９の近傍を除いて、素子の外
周部から側面及び上記放熱用電極に至るまで連続的に形
成された金属メッキパターンを設けたので、ダイボンド
の際にＧａＡｓ基板４のひび、欠けが生じにくくなると
ともに、マウント部材に他の素子とマウントする際にロ
ウ材が素子上面に這い上がることがなく、またワイヤボ
ンディング時にも短絡を生じず、さらに入出力パッド部
近傍にてカップリングを生じることがない。
、入力、出力パッド部８．９の近傍を除いて、素子の外
周部から側面及び上記放熱用電極に至るまで連続的に形
成された金属メッキパターンを設けたので、ダイボンド
の際にＧａＡｓ基板４のひび、欠けが生じにくくなると
ともに、マウント部材に他の素子とマウントする際にロ
ウ材が素子上面に這い上がることがなく、またワイヤボ
ンディング時にも短絡を生じず、さらに入出力パッド部
近傍にてカップリングを生じることがない。
［実施例］
以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例による半導体装置の表面パターン
図、第２図はその断面図であり、第５図ないし第７図と
同一符号は同一または相当部分を示し、１３はＧａＡｓ
基板４のチップ外周部に入出力パッド部の近傍を除いて
保護膜３の外周部からＰＨ３５に至るまで連続的に形成
された金属メッキパターンである。
図は本発明の一実施例による半導体装置の表面パターン
図、第２図はその断面図であり、第５図ないし第７図と
同一符号は同一または相当部分を示し、１３はＧａＡｓ
基板４のチップ外周部に入出力パッド部の近傍を除いて
保護膜３の外周部からＰＨ３５に至るまで連続的に形成
された金属メッキパターンである。
また、このような金属保護膜の形成方法としては、第３
図に示されるように、まず、基板４上に所定の形状にホ
ール１４を形成（図（ａ））した後、メッキを施す以外
の部分をネガ型レジスト１５を用いてマスクしてＡｕ等
の金属を用いてメ、ツキを施し金属膜１３を形成しく図
（ｂ））、レジストを除去してホール間を連通ずるよう
な追加ホール１６を設ける（図（Ｃ））ような方法があ
る。ここで上記レジストにネガ型のものを用いる理由は
、ＧａＡｓ基板３のエツジ部分において基板上面がその
下面側に比して若干張り出しているような場合に、この
張出部分の下方部に効率よく金属膜を形成することがで
きるためである。
図に示されるように、まず、基板４上に所定の形状にホ
ール１４を形成（図（ａ））した後、メッキを施す以外
の部分をネガ型レジスト１５を用いてマスクしてＡｕ等
の金属を用いてメ、ツキを施し金属膜１３を形成しく図
（ｂ））、レジストを除去してホール間を連通ずるよう
な追加ホール１６を設ける（図（Ｃ））ような方法があ
る。ここで上記レジストにネガ型のものを用いる理由は
、ＧａＡｓ基板３のエツジ部分において基板上面がその
下面側に比して若干張り出しているような場合に、この
張出部分の下方部に効率よく金属膜を形成することがで
きるためである。
あるいは第４図に示すように素子全周を囲うような形状
のホール１４′を形成して（図（ａ））レジストを用い
て所定部分のみにメッキを施す方法（図（ｂ））等の方
法を用いて行なうことができる。
のホール１４′を形成して（図（ａ））レジストを用い
て所定部分のみにメッキを施す方法（図（ｂ））等の方
法を用いて行なうことができる。
次に作用効果について説明する。
素子自身の機能は従来と同じであるためここではその説
明は省略し、以下この発明におけるＧａＡｓ基板４のチ
ップ外周部に形成された金属メッキパターン１３の作用
効果について説明する。
明は省略し、以下この発明におけるＧａＡｓ基板４のチ
ップ外周部に形成された金属メッキパターン１３の作用
効果について説明する。
ダイボンドなどの際に、ＧａＡｓ基板４基板４設囲られ
た金属膜１３のために、ひび、欠けが生しることを防止
して、素子が致命的に不良となることを防ぐことができ
るとともに、素子をマウント材にロウ材でもってマウン
トして回路形成する際に、高周波入出力部近傍には金属
膜が存在しないので、高周波入出力部近傍においてロウ
材が素子上面に這い上がり金属膜と接触するということ
がなく、アセンブリ時の歩留りを向上することができる
。また、ワイヤボンディング時にワイヤと金属膜とが接
触する恐れがなく、短絡を生しることもなく、さらに素
子と金属保護膜との間でカンプリングを生じることがな
く、素子の信軌性を向上することができる。
た金属膜１３のために、ひび、欠けが生しることを防止
して、素子が致命的に不良となることを防ぐことができ
るとともに、素子をマウント材にロウ材でもってマウン
トして回路形成する際に、高周波入出力部近傍には金属
膜が存在しないので、高周波入出力部近傍においてロウ
材が素子上面に這い上がり金属膜と接触するということ
がなく、アセンブリ時の歩留りを向上することができる
。また、ワイヤボンディング時にワイヤと金属膜とが接
触する恐れがなく、短絡を生しることもなく、さらに素
子と金属保護膜との間でカンプリングを生じることがな
く、素子の信軌性を向上することができる。
さらに、金属メッキパターン１３でもって保護膜３の外
周部からＧａＡｓ基板４側面を連続的に覆う構造として
いるため、半導体素子の静電気等によるチャージアップ
を防止して、内部素子が破壊されることを防止すること
ができる。
周部からＧａＡｓ基板４側面を連続的に覆う構造として
いるため、半導体素子の静電気等によるチャージアップ
を防止して、内部素子が破壊されることを防止すること
ができる。
以上のように、本発明に係る半導体装置によれば、高周
波入出力部を除いて素子の外周部から側面及び上記放熱
用電極に至るまで連続的に金属メッキ層でメタライズパ
ターンを形成したので、ダイボンディング作業における
チップ外周部に小さなひび、かけが生じ、それにより素
子が致命的に不良となることを防ぐことができるととも
に、回路形成時にロウ材が素子上面に這い上がり金属膜
と接触するというようなことがなく、またワイヤボンデ
ィング時に短絡を生じず、さらに素子と金属保護膜との
間でカップリングを生じることがなく、素子の信転性及
び素子の組立歩留りの向上、ひいてはチップコストの飛
躍的な低減を可能とすることができる効果がある。
波入出力部を除いて素子の外周部から側面及び上記放熱
用電極に至るまで連続的に金属メッキ層でメタライズパ
ターンを形成したので、ダイボンディング作業における
チップ外周部に小さなひび、かけが生じ、それにより素
子が致命的に不良となることを防ぐことができるととも
に、回路形成時にロウ材が素子上面に這い上がり金属膜
と接触するというようなことがなく、またワイヤボンデ
ィング時に短絡を生じず、さらに素子と金属保護膜との
間でカップリングを生じることがなく、素子の信転性及
び素子の組立歩留りの向上、ひいてはチップコストの飛
躍的な低減を可能とすることができる効果がある。
第１図は、この発明の一実施例による半導体装置示す表
面パターン図、第２図はこの発明の一実施例による半導
体装置のＡ−Ａ ’断面図、第３図及び第４図は本発明
の半導体装置の製造方法を示す平面工程図、第５図は従
来の半導体装置を示す斜視図、第６図は従来の半導体装
置を示す表面パターン図、第７図は従来の半導体装置の
Ｂ−Ｂ ’断面図、第８図及び第９図は従来の他の半導
体装置における問題点を説明するための一部側断面図で
ある。 図において、１はＩＣ人出力整合パターン、２はＦＥＴ
部、３は保護膜、４はＧａＡｓ基板、５は金メッキなど
で形成されたＰ ＨＳ （Ｐｌａｔｅｄ ｆｌｅａｔ
５ｉｎｋ）層、６はＧａＡｓ基板の裏面と表面を接続す
るためのバイアホール部、８は高周波入力バンド、９は
高周波出力バンド、１３はＧａＡｓ基板４のチップ外周
部に形成された金属メッキパクンである。 なお図中同一符号は同−又は相当部分を示す。
面パターン図、第２図はこの発明の一実施例による半導
体装置のＡ−Ａ ’断面図、第３図及び第４図は本発明
の半導体装置の製造方法を示す平面工程図、第５図は従
来の半導体装置を示す斜視図、第６図は従来の半導体装
置を示す表面パターン図、第７図は従来の半導体装置の
Ｂ−Ｂ ’断面図、第８図及び第９図は従来の他の半導
体装置における問題点を説明するための一部側断面図で
ある。 図において、１はＩＣ人出力整合パターン、２はＦＥＴ
部、３は保護膜、４はＧａＡｓ基板、５は金メッキなど
で形成されたＰ ＨＳ （Ｐｌａｔｅｄ ｆｌｅａｔ
５ｉｎｋ）層、６はＧａＡｓ基板の裏面と表面を接続す
るためのバイアホール部、８は高周波入力バンド、９は
高周波出力バンド、１３はＧａＡｓ基板４のチップ外周
部に形成された金属メッキパクンである。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）その裏面側に放熱用電極を有し、基板厚を薄くし
た高出力増幅器用半導体装置において、高周波入出力部
近傍を除いて素子の外周部から側面及び上記放熱用電極
に至るまで連続的に金属メッキ層でメタライズパターン
を形成したことを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136438A JP2634300B2 (ja) | 1990-05-24 | 1990-05-24 | 半導体装置 |
| GB9110492A GB2244376B (en) | 1990-05-24 | 1991-05-15 | A semiconductor device |
| FR919106289A FR2662542B1 (fr) | 1990-05-24 | 1991-05-24 | Dispositif a semiconducteurs comportant un motif metallise. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136438A JP2634300B2 (ja) | 1990-05-24 | 1990-05-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0429330A true JPH0429330A (ja) | 1992-01-31 |
| JP2634300B2 JP2634300B2 (ja) | 1997-07-23 |
Family
ID=15175131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2136438A Expired - Lifetime JP2634300B2 (ja) | 1990-05-24 | 1990-05-24 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2634300B2 (ja) |
| FR (1) | FR2662542B1 (ja) |
| GB (1) | GB2244376B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60030417D1 (de) | 2000-05-08 | 2006-10-12 | St Microelectronics Srl | Elektrische Verbindungsstruktur für elektronische Leistungsbauelemente und Verbindungsmethode |
| JP2004079886A (ja) | 2002-08-21 | 2004-03-11 | Toshiba Corp | 実装体の製造方法、半導体装置及び実装体 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2379911A2 (fr) * | 1975-10-30 | 1978-09-01 | Alsthom Atlantique | Semi-conducteur de puissance non encapsule |
| JPS57196537A (en) * | 1981-05-28 | 1982-12-02 | Nec Home Electronics Ltd | Manufacture of semiconductor device |
| JPH0215652A (ja) * | 1988-07-01 | 1990-01-19 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
1990
- 1990-05-24 JP JP2136438A patent/JP2634300B2/ja not_active Expired - Lifetime
-
1991
- 1991-05-15 GB GB9110492A patent/GB2244376B/en not_active Expired - Fee Related
- 1991-05-24 FR FR919106289A patent/FR2662542B1/fr not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2662542B1 (fr) | 1993-01-08 |
| FR2662542A1 (fr) | 1991-11-29 |
| JP2634300B2 (ja) | 1997-07-23 |
| GB2244376A (en) | 1991-11-27 |
| GB2244376B (en) | 1994-10-26 |
| GB9110492D0 (en) | 1991-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2848682B2 (ja) | 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア | |
| US5426319A (en) | High-frequency semiconductor device including microstrip transmission line | |
| US6046501A (en) | RF-driven semiconductor device | |
| US5901042A (en) | Package and semiconductor device | |
| JPH1174439A (ja) | 樹脂モールドパッケージ | |
| JPH098186A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2971449B2 (ja) | 半導体装置、その製造方法及び半導体装置のリードフレーム | |
| JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
| JPH0429330A (ja) | 半導体装置 | |
| JP2574510B2 (ja) | 高周波半導体装置 | |
| JPH09213730A (ja) | 高周波用モジュール基板およびそれを用いた高周波電力増幅モジュール | |
| JP2526515B2 (ja) | 半導体装置 | |
| JP2833592B2 (ja) | 半導体容器 | |
| JP2845218B2 (ja) | 電子部品の実装構造およびその製造方法 | |
| US5161000A (en) | High-frequency thick-film semiconductor circuit | |
| JP3127895B2 (ja) | マイクロ波半導体素子用キャリア、該キャリアに搭載される整合回路基板およびマイクロ波半導体装置 | |
| JPH11260989A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2901941B2 (ja) | 高周波電力用半導体装置 | |
| JP2685941B2 (ja) | マイクロ波半導体素子用キャリアプレート | |
| JPS63140556A (ja) | 半導体装置 | |
| US20020062971A1 (en) | Ultra-thin-film package | |
| JP2003078098A (ja) | 複合リードフレーム及びその製造方法 | |
| JP4015118B2 (ja) | 半導体装置 | |
| JP3420137B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2848488B2 (ja) | 半導体装置とその製造方法 |